TWI697454B - 奈米裝置 - Google Patents
奈米裝置 Download PDFInfo
- Publication number
- TWI697454B TWI697454B TW104128387A TW104128387A TWI697454B TW I697454 B TWI697454 B TW I697454B TW 104128387 A TW104128387 A TW 104128387A TW 104128387 A TW104128387 A TW 104128387A TW I697454 B TWI697454 B TW I697454B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- electrode
- gate
- current
- value
- Prior art date
Links
- 239000002105 nanoparticle Substances 0.000 claims abstract description 54
- 230000010355 oscillation Effects 0.000 claims description 64
- 230000000630 rising effect Effects 0.000 claims description 2
- 239000002082 metal nanoparticle Substances 0.000 abstract description 45
- 238000012545 processing Methods 0.000 abstract description 8
- 239000010931 gold Substances 0.000 description 46
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 45
- 229910052737 gold Inorganic materials 0.000 description 44
- 239000010410 layer Substances 0.000 description 39
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 26
- 238000000034 method Methods 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 20
- 239000000758 substrate Substances 0.000 description 19
- 230000008859 change Effects 0.000 description 17
- 239000000523 sample Substances 0.000 description 17
- 238000005259 measurement Methods 0.000 description 16
- 230000009471 action Effects 0.000 description 12
- 239000010408 film Substances 0.000 description 11
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 10
- 229910003460 diamond Inorganic materials 0.000 description 9
- 239000010432 diamond Substances 0.000 description 9
- 239000008186 active pharmaceutical agent Substances 0.000 description 8
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 239000013545 self-assembled monolayer Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- TVMXDCGIABBOFY-UHFFFAOYSA-N octane Chemical compound CCCCCCCC TVMXDCGIABBOFY-UHFFFAOYSA-N 0.000 description 7
- PMBXCGGQNSVESQ-UHFFFAOYSA-N 1-Hexanethiol Chemical compound CCCCCCS PMBXCGGQNSVESQ-UHFFFAOYSA-N 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000002094 self assembled monolayer Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000609 electron-beam lithography Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 238000004050 hot filament vapor deposition Methods 0.000 description 3
- 230000006386 memory function Effects 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007717 exclusion Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 125000006239 protecting group Chemical group 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- CXMXRPHRNRROMY-UHFFFAOYSA-N sebacic acid Chemical compound OC(=O)CCCCCCCCC(O)=O CXMXRPHRNRROMY-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 241001363516 Plusia festucae Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 108010038083 amyloid fibril protein AS-SAM Proteins 0.000 description 1
- 229960005070 ascorbic acid Drugs 0.000 description 1
- 235000010323 ascorbic acid Nutrition 0.000 description 1
- 239000011668 ascorbic acid Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 239000007771 core particle Substances 0.000 description 1
- WXZKPELXXQHDNS-UHFFFAOYSA-N decane-1,1-dithiol Chemical compound CCCCCCCCCC(S)S WXZKPELXXQHDNS-UHFFFAOYSA-N 0.000 description 1
- VTXVGVNLYGSIAR-UHFFFAOYSA-N decane-1-thiol Chemical compound CCCCCCCCCCS VTXVGVNLYGSIAR-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910001922 gold oxide Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- KZCOBXFFBQJQHH-UHFFFAOYSA-N octane-1-thiol Chemical compound CCCCCCCCS KZCOBXFFBQJQHH-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005325 percolation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N99/00—Subject matter not provided for in other groups of this subclass
- H10N99/05—Devices based on quantum mechanical effects, e.g. quantum interference devices or metal single-electron transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Mathematical Optimization (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- Mathematical Analysis (AREA)
- Evolutionary Computation (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Read Only Memory (AREA)
Abstract
本發明提供一種可控制金屬奈米粒子的電荷狀態的奈米裝置。奈米裝置具有：奈米間隙電極5，以具有奈米尺寸之間隙的方式配置有一方電極5A與另一方電極5B而構成；奈米粒子7，設置於該奈米間隙電極5之間；以及複數個閘極電極9；使用複數個閘極電極9之中至少一個作為浮接閘極電極，控制奈米粒子7的電荷狀態。藉此，可實現多值記憶體、可覆寫的邏輯運算處理。
Description
本發明係有關於在奈米間隙(nanogap)電極間設置奈米粒子且控制該奈米粒子之電荷狀態的奈米裝置(nanodevice)。
使以具有奈米間隙之方式成一組的電極相對向且在該奈米間隙配置奈米粒子或分子所構成的裝置係因具有開關(switching)功能或記憶體(memory)功能，而有期望被視為嶄新的裝置。本發明人等之目標係在於將化學合成後之金奈米粒子導入於藉由無電解鍍金所製作的奈米間隙電極而組裝單電子電晶體(Single Electron Transistor：SET)，從而構建可在常溫下動作的SET積體電路(非專利文獻1)。又，成功以90%之良率製作具有5nm以下之間隙長度的奈米間隙電極(非專利文獻2)，進而開發出使用界面活性劑分子作為樣板(template)的「分子尺無電解鍍金法」(Molecular Ruler Electroless Gold Plating：MoREGP)，且已確立重現性佳地製作具有2nm之間隙長度的奈米間隙電極之技術(專利文獻1、非專利文獻3)。
另一方面，於非專利文獻4中，已報告有在多晶矽超薄膜細線與閘極電極隔著氧化膜而彼此交叉的構造之電晶體中關於單電子記憶體之動作。多晶矽係具有鋪填有數nm之結晶粒的構造，若施加閘極電壓，則於多晶矽結晶粒將逐漸充滿電子，滲透通道(percolation path)接通，成為於源極與汲極之間流動電流。若更施加高電壓作為閘極電壓，則電子將被捕獲於蓄積點(accumulation dot)，因電子間的庫倫相斥力而使電流路徑之電導(conductance)變化，產生記憶體效果。
非專利文獻5中揭示了一種技術，係將碳奈米管以氮化矽(SiN)膜覆蓋，設置金點(Au dot)與阻擋(blocking)層Al2O3，使用金點作為電荷蓄積節點(node)，並於金點上設置頂閘極(top gate)。
專利文獻1：國際公開2012/121067號公報。
非專利文獻1：K. Maeda, Y. Majima et al., ACS Nano, 6, 2798 (2012)。
非專利文獻2：Victor M. Serdio V., Yutaka Majima et al., Nanoscale, 4,7161 (2012)。
非專利文獻3：N. Okabayashi, Yutaka Majima et al., Appl. Phys. Lett.,100, 033101(2012)。
非專利文獻4：K. Uchida et al., IEEE Trans Electron DeV., 41, 1628(1994)。
非專利文獻5：Y. Fujii et al., Jpn. J. Appl. Phys., 51, 06FD11(2012)。
非專利文獻6：T. Teranishi et al., Adv. Mater. 13, 1699 (2001)。
然而，以一個裝置實現難以實現金屬奈米粒子之電荷狀態的控制，難以使感應於金屬奈米粒子的電荷狀態變化基本電荷的一半程度。
因此，有鑑於上述課題，本發明的目的係提供一種可控制奈米粒子的電荷狀態之奈米裝置。
為了解決本發明的課題，本發明係採用以下的手段。
[1]一種奈米裝置，具有：奈米間隙電極，以具有奈米尺寸之間隙的方式配置有一方電極與另一方電極而構成；奈米粒子，設置於該奈米間隙電極間；以及複數個閘極電極；使用複數個該閘極電極之中的至少一個作為浮接閘極
電極，控制該奈米粒子的電荷狀態。
[2]如前述[1]所記載之奈米裝置，其中施加於該浮接閘極的電壓係庫倫振盪(Coulomb oscillation)的峰值狀態與谷值狀態的電壓之間。
[3]如前述[1]所記載之奈米裝置，其中藉由將施加於該浮接閘極的電壓分為複數個階層，而使於該一方電極與該另一方電極之間流動的電流階段性地不同。
[4]如前述[3]所記載之奈米裝置，其中施加於該浮接閘極的電壓係使用庫倫振盪特性之中的平緩的傾斜或陡峭的傾斜之任一者。
[5]如前述[1]所記載之奈米裝置，其中與將一週期分的庫倫振盪中之提供峰值電流的閘極電壓與提供相鄰之峰值電流的閘極電壓之電壓差△V予以二等分、三等分或四等分後的某一個電壓區間之兩端相當的值係被設定作為與施加於複數個該閘極電極的電壓之高電位(High)與低電位(Low)之輸入相當的電位差。
[6]如前述[1]至[5]之任一個所記載之奈米裝置，其中複數個該閘極電極係由與該奈米間隙電極具有同一個面的一個或複數個側閘極電極所構成。
[7]如前述[1]至[5]之任一個所記載之奈米裝置，其中該奈米間隙電極與該奈米粒子係被絕緣層所覆蓋；複數個該閘極電極係由側閘極電極及頂閘極電極所構成。
[8]如前述[1]所記載之奈米裝置，其中更於在挾著該浮接閘極電極而與該奈米粒子對向的位置具有控制閘極電
極；藉由於該控制閘極電極施加電壓，使該浮接閘極電極的電荷狀態變化並控制該奈米粒子的電荷狀態。
[9]如前述[1]所記載之奈米裝置，其中該一方電極與該另一方電極係挾著該奈米粒子而配置；該側閘極電極與該浮接閘極電極係挾著該奈米粒子配置而作為複數個該閘極電極；以挾著該浮接閘極電極而與該奈米粒子對向的方式配置有控制閘極電極。
[10]如前述[9]所記載之奈米裝置，其中該一方電極、該另一方電極、該側閘極電極、該浮接閘極電極及該控制閘極電極配置於同一面上。
依據本發明，由於使用複數個閘極電極中的至少一個作為浮接閘極電極，故可任意地控制奈米粒子的電荷狀態，可以用一個奈米裝置構成多值記憶體，或可以用一個奈米裝置構成可覆寫的邏輯運算元件。藉此，依據本發明，可期待對於省電力的單電子快閃(flash)記憶體、邏輯運算元件的應用。
1‧‧‧基板(半導體基板)
2‧‧‧第1絕緣層(絕緣層)
3A、3B‧‧‧種電極(初始電極)
4A、4B‧‧‧鍍覆電極
5‧‧‧奈米間隙電極
5A‧‧‧一方電極(源極電極)
5B‧‧‧另一方電極(汲極電極)
6‧‧‧自組裝單分子膜
7‧‧‧金屬奈米粒子(金奈米粒子)
8‧‧‧第2絕緣層(另一絕緣層)
9‧‧‧閘極電極
9A‧‧‧側閘極電極
9B‧‧‧側閘極電極(浮接閘極電極)
9C‧‧‧頂閘極電極
9D‧‧‧底閘極電極
10、10A、20‧‧‧奈米裝置
11‧‧‧開關
12‧‧‧控制閘極電極
圖1係表示本發明之實施形態的奈米裝置之構成的示意圖。
圖2係表示圖1所示的奈米裝置的一形態，圖2(A)為剖面圖，圖2(B)為俯視圖。
圖3係表示與圖2不同的奈米裝置的一形態，圖3(A)為剖面圖，圖3(B)為俯視圖。
圖4係用以說明將本發明之實施形態的奈米裝置作為多值記憶體而活用的情形之圖，圖4(A)表示施加某個值的汲極電壓時的汲極電流-閘極電壓特性，圖4(B)表示汲極電流的時間特性。
圖5係表示三輸入的真值表之圖。
圖6係表示於某個汲極電壓中，對應於各閘極電壓流動的汲極電流之波形的示意圖。
圖7係將汲極電壓Vd與各閘極電壓Vg1、Vg2、Vtop-gate設定為各值時的汲極電流I的微分電導的示意圖。
圖8係本發明之實施形態的奈米裝置的一形態，圖8(A)為剖面圖，圖8(B)為俯視圖。
圖9係顯示在實施例製作的樣品中，相對於汲極電壓的汲極電流。
圖10係顯示分別掃描(sweep)第1側閘極電壓VG1(V)、第2側閘極電壓VG2(V)時的汲極電壓VD(mV)與微分電導之映射(mapping)(穩定圖(stability diagram))的圖。
圖11係顯示庫倫振盪特性的圖，圖11(A)為使第2側閘極成為0V時相對於施加在第1側閘極的電壓的汲極電流IDS(pA)依存性的圖，圖11(B)為使第1側閘極成為0V時相對於施加在第2側閘極的電壓的汲極電流IDS(pA)依存性的圖。
圖12係擴大圖11(A)的原點附近的圖。
圖13係將施加於第1側閘極的電壓VG1為25mV、95mV的情形抽出的圖。
圖14係表示進行如圖13所示之測量後的庫倫振盪特性的圖，圖14(A)為使第2側閘極成為0V時相對於施加在第1側閘極的電壓的汲極電流IDS(pA)依存性，圖14(B)表示使第1側閘極為0V時相對於施加在第2側閘極的電壓的汲極電流IDS(pA)依存性。
圖15係在第1側閘極進行電荷形成(forming)，在第2側閘極電壓測量庫倫振盪特性的圖。
圖16係表示第2側閘極電壓的脈衝寬度的輸入依存性，圖16(A)、圖16(B)、圖16(C)分別表示當脈衝寬度為5秒、0.5秒、0.05秒的情形。
圖17係表示在側閘極進行電荷形成時的汲極電流之時間依存性的圖，實線表示奈米裝置的汲極電流，虛線表示側閘極電壓。
圖18(A)、圖18(B)、圖18(C)分別表示在圖3的奈米裝置中，相對於三個閘極電壓的庫倫鑽石(Coulomb diamond)特性的圖。
圖19係表示對於三個閘極電壓施加脈衝列，奈米裝置顯示XOR動作的圖。
圖20係表示在實施例4所製作的奈米裝置中，分別掃描第1側閘極電壓VFG(V)、第2側閘極電壓VCG(V)時的汲極電壓VD(mV)與微分電導之映射(穩定圖)的圖。
圖21係表示在實施例4所製作的奈米裝置中，將2輸
入的閘極電極分別獨立掃描時的庫倫振盪的圖，圖21(A)為在VFG施加0V的狀態下切斷開關，使浮接閘極電極成為浮接狀態時的IDS-VCG特性，圖21(B)為表示使電壓VCG為0V時的IDS-VFG特性的圖。
圖22係表示在實施例4所製作的奈米裝置中，使浮接電極的電荷形成的電壓為30mV、45mV、100mV而作為浮接閘極使用時的電流之時間依存性的圖。
圖23係表示在實施例5所製作的奈米裝置的SEM(scanning electron microscopc；掃描式電子顯微鏡)像與測量電路的圖。
圖24係表示在實施例5所製作的奈米裝置的汲極電流-汲極電壓特性的圖。
圖25係表示在實施例5所製作的奈米裝置中，於控制閘極施加脈衝電壓時的汲極電流-閘極電壓特性的圖。
圖26(A)為在實施例5所製作的奈米裝置中，在浮接閘極電壓未有電荷蓄積的狀態下，將汲極電流的微分值描點(plot)在汲極電壓及側閘極電壓之二次元平面的圖，圖26(B)為將在控制閘極施加20V脈衝後的汲極電流的微分值描點在汲極電壓及側閘極電壓之二次元平面的圖。
圖27係表示隨著寫入信號、消除信號的循環輸入之汲極電流的變化圖。
以下，參照圖式具體說明用以實施本發明的實施形態。
圖1係表示本發明之實施形態的奈米裝置之構成的示意圖。
本發明之實施形態的奈米裝置10係具有：奈米間隙電極5，係以具有奈米間隙的方式設置一方電極5A與另一方電極5B而構成；金屬奈米粒子7，係設置於前述奈米間隙間；以及複數個閘極電極9；複數個前述閘極電極9的至少一個係作為浮接閘極電極9B發揮功能。
圖2係表示圖1所示的奈米裝置的一形態，圖2(A)為剖面圖，圖2(B)為俯視圖。奈米裝置10具體而言係具有：基板1；絕緣層2；奈米間隙電極5，係設置於該絕緣層2上；自組裝單分子膜(self-assembled monolayer；以下亦簡稱為SAM)6，係設置於奈米間隙電極5上；金屬奈米粒子7，係隔著自組裝單分子膜6設置於奈米間隙間；以及複數個閘極電極9(9A、9B)，在前述絕緣層2上以與奈米間隙電極5的排列方向交錯的方式設置。複數個閘極電極9皆為側閘極電極，使側閘極電極9B之中的一個作為浮接閘極電極而發揮功能。奈米間隙電極5(5A，5B)為由1個或2個以上的層構成的種電極3A、3B及鍍覆電極4A、4B所組成。
複數個閘極電極9之中的至少一個側閘極電極9A係
以可施加閘極電壓的方式佈線連接。其他的側閘極電極9B中，如圖1所示地開關11的一端被連接，而可於浮接電極施加浮接電壓Vf俾使其成為某個電位。
圖3係與圖2不同的奈米裝置的一形態，圖3(A)為剖面圖，圖3(B)為俯視圖。奈米裝置10A具體而言係具有：基板1；絕緣層2；奈米間隙電極5，係設置於該絕緣層2上；自組裝單分子膜6，係設置於奈米間隙電極5上；金屬奈米粒子7，係隔著自組裝單分子膜6設置於奈米間隙間；以及複數個閘極電極9。複數個閘極電極9在圖3所示的實施形態中與圖2所示的實施形態不同，係具有側閘極電極9A、9B、頂閘極電極9C及底閘極電極9D。閘極電極9的數量是由在前述絕緣層2上以於奈米間隙電極的排列方向交錯的方式設置的側閘極電極9A、9B及頂閘極電極9C之組合所設定。側閘極電極9A、9B及頂閘極電極9C的數量是因應奈米裝置10A的用途而適切地設定。
於圖3所示的奈米裝置10A中，於奈米間隙電極5、金屬奈米粒子7及側閘極電極9A、9B上形成第2絕緣層8，於該第2絕緣層8上形成頂閘極電極9C。另外，底閘極電極9D係形成於基板1上而可由基板1施加電位。於圖3所示的奈米裝置10A中，也將複數個閘極電極9之中的至少一個作為浮接閘極電極使用。
複數個閘極電極9之中的至少一個閘極電極係以可施加閘極電壓的方式佈線連接。於其他的閘極電極係連接開關的一端，而可於浮接電極施加浮接電壓Vf俾使其成為某個電位。以下的說明中雖以圖2所示的實施形態為主進行說明，但對於圖3所示的實施形態亦同。
構成為於作為一方電極5A的源極電極連接電流計，於作為另一方電極5B的汲極電極可施加汲極電壓Vd，藉由汲極電壓而計測於奈米間隙電極間流動的電流。
圖1乃至圖3所示的奈米裝置係將閘極電極9的至少一個作為浮接閘極電極使用，故具有記憶體功能、邏輯運算功能等的各種功能。以下依序說明。
本發明之實施形態的奈米裝置中，於浮接閘極電極施加浮接電壓Vf後，即使將開關斷開(OFF)，亦可先藉由蓄積於浮接閘極的電荷記憶金屬奈米粒子之電荷的狀態。如後述的實施例所示，於現狀下可獲得12小時以上的保留特性。
本發明之實施形態的奈米裝置係藉由施加於浮接閘極電極的電壓而可使金屬奈米粒子的電荷狀態階段性地成為
不同，結果，可使於奈米間隙電極間流動的電流階段性地成為不同。藉此，由於可設定任意的閘極電壓，可使金屬奈米粒子的電荷狀態階段性地成為不同，而可用一個記憶體表示複數個狀態，而作為多值記憶體使用。
圖4係用以說明將本發明之實施形態的奈米裝置作為多值記憶體而活用的情形，圖4(A)為施加某個值的汲極電壓時的汲極電流-閘極電壓特性，圖4(B)表示汲極電流的時間特性。圖4(A)的横軸為浮接閘極電壓(V)，縱軸為汲極電流(pA)。圖4(B)的橫軸為時間(sec)，縱軸為汲極電流(pA)。於圖4(A)中的實線與虛線係相當於電壓的掃描前後。由於金屬奈米粒子係作為庫倫島而作用，故於汲極電流-閘極電壓特性可觀察到庫倫振盪。庫倫振盪的傾斜之中，藉由將上昇的部分、下降的部分之任一者分成任意的階段而使汲極電流成為不同的值。因此，如圖4(B)所示地，藉由將閘極電壓設定於例如1(V)至4(V)的某個範圍內，流動對應於其範圍的汲極電流。藉此，因應於浮接閘極電壓Vf的值，可將複數個狀態予以保持。
本實施形態的奈米裝置中，藉由將開關導通/斷開而得到浮接狀態。不會因該開關動作而給單電子電晶體的記憶體動作帶來影響。
本發明之實施形態的奈米裝置係於複數個閘極9之中具有：作為信號輸入端子使用之輸入閘極；及控制閘極，用以施加進行覆寫動作的浮接電壓。藉由於控制閘極施加電壓而將奈米粒子的電荷狀態變換，使單電子電晶體的動作反轉。藉由使輸入閘極成為例如三輸入，而實現XOR(exclusiveor；互斥或)、XNOR(exclusive not OR；反互斥或)等的各種邏輯運算處理。
說明具有三個輸入閘極的奈米裝置進行的邏輯運算處理。圖5係表示三輸入的真值表，且同時表示有用以使其進行各邏輯動作的閘極電壓之設定方法。由於奈米裝置係具有單電子電晶體的構造，故由金屬奈米粒子構成的單電子島的電荷因閘極電壓而被調變，結果，可觀察到電流流動的狀態與未流動的狀態的二個狀態週期性地出現的所謂庫倫振盪現象。圖6係表示於某個汲極電壓中，對應於各閘極電壓流動的汲極電流之波形的示意圖。圖7係將汲極電壓Vd與各閘極電壓Vg1、Vg2、Vtop-gate設定為各值時的汲極電流I的微分電導的示意圖。圖7中係顯示汲極電流I的微分電導的大小按照網格(mesh)的數量而變大。如圖6所示，庫倫振盪特性中的電流波形係在汲極電壓Vd與各閘極電壓之二個電壓方向以具有正的傾斜與負的傾斜的直線外插，而電流值係具有峰值。
如圖5所示，提供峰值電流的閘極電壓V1與提供右鄰之峰值電流的閘極電壓V2之電壓差△V(=V2-V1)，相當於1週期分的庫倫振盪，而閘極電容C係以C=e/△V來提供。在此，e為基本電荷(elementary charge)。該△V之值係依存於金屬奈米粒子與一方電極及另一方電極之配置關係，進而依存於二個側閘極電極與頂閘極電極及(或)底閘極電極之配置關係。因此，△V之值係依存於三個閘極電極之配置，所以在三個閘極電極之每一個閘極電極上，與汲極電流Id之1週期分的庫倫振盪對應的△V之值皆有所不同。
在對具有三個輸入閘極的奈米裝置進行互斥或之動作的情況中，只要將各閘極電壓的值設定成如下即可。在XOR動作中，以與施加於三個閘極的「0」之電壓與「1」之電壓之輸入相當的電壓之差，成為與△V/2(2分之1週期)相當的電壓差之方式來調整汲極電壓。然後，例如將相當於「1」之輸入的頂閘極電壓設為取得庫倫振盪之峰值電流的閘極電壓，且將相當於「0」之輸入的閘極電壓設為達至△V/2之較小的電壓值。頂閘極電壓係設為先前已決定的「0」之輸入，其次，一方的側閘極電壓係將取得峰值電流的側閘極電壓設為相當於「1」之輸入的閘極電壓，且將相當於「0」之輸入的閘極電壓設為達至△V/2之較小的電壓值。頂閘極電壓與一方的側閘極電壓設為「0」之輸入，
更且，另一方的側閘極電壓係將取得峰值電流的閘極電壓設定為相當於「1」之輸入的閘極電壓，且將相當於「0」之輸入的閘極電壓設為達至△V/2之較小的電壓值。此時，以三個閘極電壓同時為相當於「1」之輸入的閘極電壓且取得輸出為「1」之電流峰值的方式，來設定輸入之閘極電壓。
當將三個閘極電壓全部設為「0」之狀態時，電流就不會流動而輸出會變成「0」。
當將三個閘極電極之其中任一個閘極電壓設為「1」之狀態並將其餘的二個閘極電壓設為「0」之狀態時，就會流動峰值電流，而輸出會變成「1」。
在三個閘極電極之中，當將其中任二個閘極電壓設為「1」之狀態並將其餘的一個閘極電壓設為「0」之狀態時，就會發生藉由閘極電壓而引起朝單電子島之電荷感應的重疊，且成為施加有1週期分之△V的狀態，故而輸出會變成「0」之狀態。
當三個閘極電壓設為「1」之狀態時，由於與施加1.5週期分之△V的狀態相等，所以輸出會變成「1」。
圖5之邏輯對應表的XOR之行中，係顯示上述輸出電流之結果。輸出結果中，「0」係顯示電流未流動的狀態或是較小的狀態，「1」係顯示電流有流動的狀態或是電流較大的狀態。
在邏輯對應表之最下欄位係顯示1週期分的庫倫振盪
(橫軸為閘極電壓，縱軸為汲極電流)，黑色圈(●)符號係顯示「0」之電流輸出狀態，白色圈(○)符號係顯示「1」之電流輸出狀態。在XOR動作中，使用△V/2之電位差作為與輸入閘極電壓之「0」與「1」之狀態相當的電位之差，由於輸入在「0」側且輸出為「0」，所以使用1週期分的庫倫振盪之左半部的電壓區域作為施加於各閘極電極的電壓。
如上所述，閘極電極之輸入的組合與輸出之關係係成為互斥或XOR動作的輸出。因此，在奈米裝置中，可以藉由庫倫振盪特性、與藉由複數個閘極電極而引起朝單電子島之電荷感應的重疊現象，來實現邏輯運算。
本發明之實施形態的奈米裝置中，將複數個閘極電極之中任意數量的未作為輸入閘極電極使用的剩餘的閘極電極作為浮接閘極電極使用，使浮接閘極電極的庫倫振盪之峰值至峰值的電壓往+側或-側偏移一半的電壓的大小分量，使開關成為斷開，於浮接閘極感應電荷。藉由該感應電荷而使金屬奈米粒子的電荷狀態反轉。藉由如此的浮接閘極，而以奈米裝置實現可覆寫的邏輯運算電路。
在此，施加於浮接閘極的電壓並不必要為庫倫振盪之峰值至峰值的電壓的一半電壓，只要為足以使金屬奈米粒子的電荷狀態反轉的電壓即可。作為決定施加於浮接閘極
的電壓的要素，可列舉：第1，金屬奈米粒子與奈米間隙電極之配置關係；第2，金屬奈米粒子與各閘極電極的配置關係；第3，閘極之中係使用頂閘極或底閘極作為浮接閘極；第4，用以設置頂閘極的第2絕緣層之厚度及介電係數的值；係受到該等中至少一個以上的要素之影響。
就對奈米裝置進行反互斥或之動作的情況加以說明。在此情況下，只要將各閘極電壓之值設定如下即可。亦即，在XNOR動作中，雖然與XOR同樣以「0」與「1」之狀態的輸入電壓之差成為相當於△V/2的閘極電壓差之方式調整汲極電壓，但係以當三個閘極電壓皆為相當於「0」之輸入的閘極電壓時出力成為「1」之電流峰值的方式設定輸入的閘極電壓。如此，藉由與XOR同樣的動作原理，可以用該閘極電壓之設定實現XNOR之邏輯運算。此係使用1週期分的庫倫振盪之圖的右半部之電壓區域作為施加於各閘極電壓的電壓。
其次，對於奈米裝置使用△V/4(4分之1週期)作為輸入「0」與輸入「1」之電壓差，而施加具有△V/4之電壓差的二個閘極電壓時，以顯示在庫倫振盪之電流峰值前之正的斜率(slop)與峰值後之負的斜率之途中的值成為同一電流值之方式調節汲極電壓。當以處於圖4的4分之
1週期的庫倫振盪特性之方式，逐次以△V/4錯開閘極電壓時，就變化為「0」、「1」、「1」、「0」。
就進行運算A之動作或運算C之動作的情況加以說明。在此情況，只要將各閘極之輸入電壓值設定成與圖5的4分之1週期的庫倫振盪之運算A相當的閘極電壓即可。亦即，例如，以將△V予以四等分後的值在庫倫振盪之峰值電流之正負的斜率上成為同一電流值之方式調節汲極電壓，且將與「0」之輸入相當的頂閘極電壓設定成峰值電流之負的斜率上的電壓之值，且將與「1」之輸入相當的頂閘極電壓設定成比該設定後的電壓之值達至△V/4之較高的電壓值。
其次，針對一方的側閘極電壓之設定，頂閘極電壓係設為先前已決定的「0」之輸入，而作為與「0」之輸入相當的側閘極電壓之值，以將△V予以四等分後的值在庫倫振盪之峰值電流之正負的斜率上成為同一電流值之方式，設定成峰值電流之負的斜率上的電壓之值，且將與「1」之輸入相當的頂閘極電壓設定成比該設定後的電壓之值達至△V/4之較高的電壓值。
更且，針對另一方的側閘極電壓之設定，將頂閘極電壓與一方的側閘極電壓設為「0」之輸入，作為與「0」之輸入相當的另一方的側閘極電壓之值，以將△V予以四等
分後的值在庫倫振盪之峰值電流之正負的斜率上成為同一電流值之方式，設定成峰值電流之負的斜率上的電壓之值，且將與「1」之輸入相當的頂閘極電壓設定成比該設定後的電壓之值高出達至△V/4的電壓值。
以三個閘極電壓同時為與「1」之輸入相當的閘極電壓且取得輸出為「1」之電流峰值的方式，設定輸入之閘極電壓。如此，僅有在朝三個閘極電壓之輸入為(0、0、0)及(1、1、1)的情況輸出才成為「1」，而在除此以外的情況輸出成為「0」，而進行運算A之動作。
反之，將相當於運算C的閘極電壓設定如下。亦即，例如將與「1」之輸入相當的頂閘極電壓，以將△V予以四等分後的值在庫倫振盪之峰值電流之正負的斜率上成為同一電流值之方式，設定成峰值電流之正的斜率上的電壓之值，將與「0」之輸入相當的頂閘極電壓設定成比該設定後的電壓之值低達至△V/4的電壓值。
其次，針對一方的側閘極電壓的設定，頂閘極電壓係設為先前已決定的「0」之輸入，而作為與「1」之輸入相當的一方的側閘極電壓之值，以將△V予以四等分後的值在庫倫振盪之峰值電流之正負的斜率上成為同一電流值之方式，設定成峰值電流之正的斜率上的電壓之值，且將與「0」之輸入相當的頂閘極電壓設定成比該設定後的電壓之
值低達至△V/4的電壓值。
更且，針對另一方的側閘極電壓之設定，將頂閘極電壓與一方的側閘極電壓設為「0」之輸入，而作為與「1」之輸入相當的另一方的側閘極電壓之值，以將△V予以四等分後的值在庫倫振盪之峰值電流之正負的斜率上成為同一電流值之方式，設定成峰值電流之正的斜率上的電壓之值，且將與「0」之輸入相當的頂閘極電壓設定成比該設定後的電壓之值低達至△V/4的電壓值。
如此，僅有在朝三個閘極之輸入為(0、0、0)及(1、1、1)的情況輸出才成為「0」，而在除此以外的情況輸出成為「1」，從而實現運算C之邏輯運算處理。
其次，就對進行運算B之動作或運算D之動作的情況加以說明。在此情況，亦使用△V/4作為輸入「0」與輸入「1」之電壓差，來調整汲極電壓。藉此，在峰值電流之正的斜率與負的斜率之途中的值設為相同值。相當於運算B的閘極電壓設定如下。
例如作為與「1」之輸入相當的頂閘極電壓，以將△V予以四等分後的值在庫倫振盪之峰值電流之正負的斜率上成為同一電流值之方式，對峰值電流之正的斜率上的電壓之值設定成△V之3/4倍的較高值，且將與「0」之輸入
相當的頂閘極電壓設定成比該設定後的電壓之值低達至△V/4的電壓值。
其次，針對一方的側閘極電壓之設定，頂閘極電壓係設為先前已決定的「0」之輸入，而作為與「1」之輸入相當的一方的側閘極電壓之值，以將△V予以四等分後的值在庫倫振盪之峰值電流之正負的斜率上成為同一電流值之方式，對峰值電流之正的斜率上的電壓之值設定高△V之3/4倍的值，且將與「0」之輸入相當的頂閘極電壓設定成比該設定後的電壓之值低達至△V/4的電壓值。
更且，針對另一方的側閘極電壓之設定，將頂閘極電壓與一方的側閘極電壓作為「0」之輸入，而作為與「1」之輸入相當的另一方的側閘極電壓之值，以將△V予以四等分後的值在庫倫振盪之峰值電流之正負的斜率上成為同一電流值之方式，對峰值電流之正的斜率上的電壓之值設定成△V之3/4倍的較高值，且將與「0」之輸入相當的頂閘極電壓設定成比該設定後的電壓之值低達至△V/4的電壓值。
如此，輸入為「0」之個數為0個或是1個的情況輸出成為「0」，而在除此以外的情況輸出成為「1」，藉此實現運算B之邏輯運算。
反之，將相當於運算D的閘極電壓設定如下。例如作為與「0」之輸入相當的頂閘極電壓，以將△V予以四等分後的值在庫倫振盪之峰值電流之正負的斜率上成為同一電流值之方式，設定峰值電流之正的斜率上的電壓之值，且將與「1」之輸入相當的頂閘極電壓設定成比該設定後的電壓之值高達至△V/4的電壓值。而在輸入「1」時，以負的斜率成為與前述同一電流值相同的電流值。
其次，針對一方的側閘極電壓之設定，頂閘極電壓係設為先前已決定的「0」之輸入，而作為與「0」之輸入相當的側閘極電壓之值，以將△V予以四等分後的值在庫倫振盪之峰值電流之正負的斜率上成為同一電流值之方式，設定峰值電流之正的斜率上的電壓之值，且將與「1」之輸入相當的頂閘極電壓設定成比該設定後的電壓之值高達至△V/4的電壓值。
更且，針對另一方的側閘極電壓之設定，將頂閘極電壓與一方的側閘極電壓設為「0」之輸入，而作為與「0」之輸入相當的另一方的側閘極電壓之值，以將△V予以四等分後的值在庫倫振盪之峰值電流之正負的斜率上成為同一電流值之方式，設定峰值電流之正的斜率上的電壓之值，且將與「1」之輸入相當的頂閘極電壓設定成比該設定後的電壓之值高達至△V/4的電壓值。
如此，輸入為「0」之個數為0個或是1個的情況輸出成為「1」，而在除此以外的情況輸出成為「0」，藉此可實現運算D之邏輯運算。
亦可以對奈米裝置進行如下動作。亦即，在使用△V/3作為輸入「0」與輸入「1」之電壓差，且施加具有△V/3之電壓差的二個閘極電壓時，以顯示在庫倫振盪之電流峰值前之正的斜率與峰值後之負的斜率之途中的值成為同一電流值之方式調節汲極電壓。
將相當於運算E的閘極電壓設定如下。例如作為與「0」之輸入相當的頂閘極電壓，以將△V予以三等分後的值在庫倫振盪之峰值電流之正負的斜率上成為同一電流值之方式，設定峰值電流之正的斜率上的電壓之值，且將與「1」之輸入相當的頂閘極電壓設定成比該設定後的電壓之值高達至△V/3的電壓值。
其次，針對一方的側閘極電壓之設定，頂閘極電壓係設為先前已決定的「0」之輸入，而作為與「0」之輸入相當的一方的側閘極電壓之值，以將△V予以三等分後的值在庫倫振盪之峰值電流之正負的斜率上成為同一電流值之方式，設定峰值電流之正的斜率上的電壓之值，且將與「1」之輸入相當的頂閘極電壓設定成比該設定後的電壓之值高達至△V/3的電壓值。
更且，針對另一方的側閘極電壓之設定，將頂閘極電壓與一方的側閘極電壓設為「0」之輸入，而作為與「0」之輸入相當的另一方的側閘極電壓之值，以將△V予以三等分後的值在庫倫振盪之峰值電流之正負的斜率上成為同一電流值之方式，設定峰值電流之正的斜率上的電壓之值，且將與「1」之輸入相當的頂閘極電壓設定成比該設定後的電壓之值高達至△V/3的電壓值。
如此，實現僅有在輸入為「1」之個數為2個的情況輸出才成為「0」，而在除此以外的情況輸出成為「1」的邏輯運算E。
反之，將相當於運算F的閘極電壓設定如下。例如作為與「0」之輸入相當的頂閘極電壓，以將△V予以三等分後的值在庫倫振盪之峰值電流之正負的斜率上成為同一電流值之方式，設定峰值電流之負的斜率上的電壓之值，且將與「1」之輸入相當的頂閘極電壓設定成比該設定後的電壓之值高達至△V/3的電壓值。
其次，針對一方的側閘極電壓之設定，頂閘極電壓係設為先前已決定的「0」之輸入，而作為與「0」之輸入相當的一方的側閘極電壓之值，以將△V予以三等分後的值在庫倫振盪之峰值電流之正負的斜率上成為同一電流值之
方式，設定峰值電流之負的斜率上的電壓之值，且將與「1」之輸入相當的頂閘極電壓設定成比該設定後的電壓之值高達至△V/3的電壓值。
更且，針對另一方的側閘極電壓之設定，將頂閘極電壓與一方的側閘極電壓設為「0」之輸入，而作為與「0」之輸入相當的另一方的側閘極電壓之值，以將△V予以三等分後的值在庫倫振盪之峰值電流之正負的斜率上成為同一電流值之方式，設定峰值電流之負的斜率上的電壓之值，且將與「1」之輸入相當的頂閘極電壓設定成比該設定後的電壓之值高達至△V/3的電壓值。
如此，僅有在輸入為「1」之個數為1個的情況輸出才成為「0」，而在除此以外的情況輸出成為「1」，從而實現運算F之邏輯運算。
將相當於運算G的閘極電壓設定如下。例如與「1」之輸入相當的頂閘極電壓係設定如下。以將△V予以三等分後的值在庫倫振盪之峰值電流之正負的斜率上成為相同值之方式將△V進行三等分，且設為峰值電流之正的斜率上之值。將與「0」之輸入相當的頂閘極電壓設為比該設定後之值低達至△V/3的電壓值。
其次，針對一方的側閘極電壓之設定，頂閘極電壓係
設為先前已決定的「0」之輸入，而作為與「1」之輸入相當的一方的側閘極電壓之值係設定如下。以將△V予以三等分後的值在庫倫振盪之峰值電流之正負的斜率上成為相同值之方式將△V進行三等分，且設為峰值電流之正的斜率上之值。將與「0」之輸入相當的頂閘極電壓設為比該設定後之值低達至△V/3的電壓值。
更且，針對另一方的側閘極電壓之設定，將頂閘極電壓與一方的側閘極電壓設為「0」之輸入，而作為與「1」之輸入相當的另一方的閘極電壓之值係設定如下。以將△V予以三等分後的值在庫倫振盪之峰值電流之正負的斜率上成為相同值之方式將△V進行三等分，且設為峰值電流之正的斜率上的值。將與「0」之輸入相當的頂閘極電壓設為比該設定後之值低達至△V/3的電壓值。
如此，僅有在輸入為「1」之個數為1個或是2個的情況輸出才成為「1」，而在除此以外的情況輸出成為「0」，從而實現運算G之邏輯運算。
如以上說明般，奈米裝置係將High與Low之電位差例如「0」與「1」之電位差設為△V/n，且將n設定為2以上之整數的各值，藉此可以實現三輸入的邏輯運算處理。
在此，當漏電流從側閘極電極9A、9B對成為源極及
汲極之各電極的一方電極5A及另一方電極5B流動時，由於ON(導通)/OFF(斷開)比變差，所以不佳。因此，為了不流動有漏電流而有必要加大間隙長度。
本發明之實施形態的奈米裝置為了進行各種邏輯運算處理，與XOR的反轉處理相同，將複數個閘極電極之中未作為三輸入的閘極電極使用的剩餘的閘極電極作為浮接閘極電極使用，使浮接閘極電極的庫倫振盪之峰值至峰值的電壓往+側或-側偏移一半的電壓的大小分量，使開關成為斷開，於浮接閘極感應電荷。藉由該感應電荷而使金屬奈米粒子的電荷狀態反轉。藉由如此的浮接閘極，而以奈米裝置實現可覆寫的邏輯運算電路。
在此，施加於浮接閘極的電壓並不必要為庫倫振盪之峰值至峰值的電壓的一半電壓，只要為足以使金屬奈米粒子的電荷狀態反轉的電壓即可。作為決定施加於浮接閘極的電壓的要素，可列舉：第1，金屬奈米粒子與奈米間隙電極之配置關係；第2，金屬奈米粒子與各閘極電極的配置關係；第3，閘極之中係使用頂閘極或底閘極作為浮接閘極；第4，用以設置頂閘極的第2絕緣層之厚度及介電係數的值；係受到該等中至少一個以上的要素之影響。
就本發明之各實施形態的奈米裝置之製作方法加以說明。以下係舉圖3所示的奈米裝置為例來加以說明。
第1步驟：在半導體基板1上形成第1絕緣層2。又，為了形成底閘極電極9D，蝕刻半導體基板1且預先留下作為底閘極電極9D的部分。
第2步驟：於第1絕緣層2上形成部分地構成種電極3A、3B的密合層。
第3步驟：藉由無電解電鍍法形成電極組與側電極組，之後按照需要藉由分子尺無電解電鍍法來縮窄間隙長度以便使間隙長度成為預定值。藉由第2步驟及第3步驟，形成具有種電極3A、3B與鍍覆電極4A、4B的奈米間隙電極5。另外，於第2步驟及第3步驟時形成側閘極電極9A、9B。
第4步驟：如圖3的一點鏈線所示，將被保護分子覆蓋的金屬奈米粒子7導入奈米間隙間，使用Cat-CVD(Catalytic Chemical Vapor Deposition，觸媒化學氣相沉積)法或光CVD(Chemical Vapor Deposition，化學氣相沉積))法等形成第2絕緣層8。於其上形成頂閘極電極9C。
具體而言，第2步驟中，例如在第1絕緣層2上以具有比最後間隙長度還更為大的間隙之方式形成密合層。之後，以隔開間隔地成組之方式將種電極層形成於密合層上。如此，準備以具有初始間隔之方式隔開間隔地形成有
種電極組的基板作為樣品。
其次，在第3步驟中，藉由無電解電鍍法來形成電極組。此時，將樣品浸漬於無電解電鍍液中。浸漬時間係按照電鍍液中所含的金屬離子之濃度來設定。當將樣品浸漬於電鍍液中並經過一定時間時，就交換電鍍液。藉此，可以形成平坦的表面。但平坦的表面並不一定受限於平面，亦可包含在具有段差的部分上具有光滑的曲面的情形。在此，所謂平坦的表面係指相對於基準面，凹凸的高度、深度為5nm以上30nm以下之意。
本發明之實施形態中，並沒有使閘極電極為三個的必要，閘極電極亦可為四個或其以上。閘極電極係因應配置位置而被區分為底閘極電極、頂閘極電極、側閘極電極。只要可於各電極施加預定的電壓則不論其材質等。
於三個以上的閘極電極之中，例如四個閘極電極，亦即二個側閘極電極、一個底閘極電極、一個頂閘極電極之中，將任意的三個用為電壓輸入用，剩餘的一個作為電壓調整用的電極使用。由於二個側閘極電極係相對於一方電極與另一方電極間之配置的軸具有對稱性，故較佳為使底閘極電極及頂閘極電極之任一方作為電壓調整用的電極。電壓調整用的電極係例如設定於0V，以其為基準，可設定施加於其他的閘極電極的電壓之值。
圖8係本發明之實施形態的奈米裝置的一形態，圖8(A)為剖面圖，圖8(B)為俯視圖。本發明之實施形態的奈米裝置20係具備：奈米間隙電極5，以具有奈米間隙的方式設置一方電極5A與另一方電極5B而構成；金屬奈米粒子7，設置於奈米間隙間；及複數個閘極電極9；複數個閘極電極9的至少一個係作為浮接閘極電極9B發揮功能。例如一方電極5A係對應於源極電極，另一方電極5B係對應於汲極電極。本發明之實施形態的奈米裝置20係如圖8所示地更具有控制閘極電極12。控制閘極電極12係可視為閘極電極9的一種。
一方電極5A與另一方電極5B係挾著金屬奈米粒子7而配置，作為複數個閘極電極9，側閘極電極9A與浮接閘極電極9B係挾著金屬奈米粒子7而配置。控制閘極電極12係挾著浮接閘極電極9B而以與金屬奈米粒子7對向的方式配置。
如圖8所示，一方電極5A、另一方電極5B、側閘極電極9A、浮接閘極電極9B及控制閘極電極12係配置於同一面上。
配置有該等電極的面係如圖3(A)所示的實施形態相同
地為設置於基板1上的第1絕緣層2的面。第1絕緣層2之上配置有一方電極5A、另一方電極5B、側閘極電極9A、浮接閘極電極9B及控制閘極電極12，一方電極5A與另一方電極5B的奈米間隙之間配置有金屬奈米粒子7。較佳為，與圖3(A)所示的實施形態同樣地，第2絕緣層8係以覆蓋一方電極5A、另一方電極5B、側閘極電極9A、浮接閘極電極9B、控制閘極電極12及金屬奈米粒子7的方式配置。
浮接閘極電極9B及/或控制閘極電極12沒有設置於第1絕緣層2上的必要，例如亦可設置於第2絕緣層8上，且不僅可將各種電極配置於水平方向，亦可將各種電極配置於垂直方向。亦即，將浮接閘極電極9B設置於第2絕緣層8上時，亦可於金屬奈米粒子7上作為頂閘極構造的浮接閘極電極9B。更且，亦可將第3絕緣層設置於第2絕緣層8及頂閘極構造的浮接閘極電極9B上，於第3絕緣層上設置控制閘極電極。
控制閘極電極12係藉由被施加電壓，而使浮接閘極電極9B的電荷狀態變化，藉此用於控制金屬奈米粒子7的電荷狀態。於圖1所示的實施形態中，係將浮接閘極電極9B的電荷狀態以開關11的導通/斷開予以控制，相對於此，圖8所示的實施形態中，浮接閘極電極9B的電荷狀態係由對於浮接閘極電極12的脈衝電壓所控制。
關於用以使浮接閘極電極的電荷狀態變化的脈衝電壓之脈衝寬度、電壓，其係依存於浮接閘極電極、控制閘極電極、源極電極、汲極電極、由矽基板構成的背閘極電極之各構造及材料，且依存於隨之形成的電容與施加電壓時的電阻。浮接閘極電極係與控制閘極電極、源極電極、汲極電極、背閘極電極之各者間分別具有電容，於控制閘極電極施加脈衝電壓時，產生對應於各電容的電位差。從與浮接閘極電極之間的電阻為最低的電極起，以使與該電極間之電位差成為零的方式，電荷係從該電極往浮接閘極電極流動，結果，成為於浮接閘極電極感應有電荷的狀況。當電位差一旦成為零，則即使在從此以後的時間施加脈衝電壓，浮接閘極電極的電荷亦不會變化。因此，即使使脈衝寬度成為於浮接閘極電極蓄積使電位差成為零的電荷之時間以上，感應電荷亦不會有變化，但若較該時間為短，則成為可控制所蓄積的電荷量。關於脈衝電壓，由於在浮接閘極電極感應電荷的傳導機構為非線性的傳導，故必須為足以移動電荷的充分的脈衝電壓。
又，奈米間隙電極5、側閘極電極9A、浮接閘極電極9B及控制閘極電極12亦可並非由分子尺電鍍法所製作，而是由電子束描繪法及電子束蒸鍍法及剝離製程(lift off process)所製作。
以如下之要領來製作圖2所示的奈米裝置10作為實施例1。
首先，以電子束微影法(EBL：Electron Beam Lithography)製作金奈米間隙電極5。對於形成有氧化矽(SiO2)膜作為第1絕緣層2的半導體基板1之矽基板，以丙酮(acetone)、乙醇(ethanol)進行超音波洗浄。進行臭氧洗浄後，以將正(positive)型阻劑(resist)ZEP-520a與ZEP-a(皆為日本Zeon製)1：2混合而得的溶液藉由旋轉塗覆(spin coat)而塗布。將塗布阻劑的基板以180℃烘烤(baking)2分鐘後，於該基板進行EBL描繪，藉由ZEP-520(日本Zeon製)進行顯像。於顯像後的基板，藉由電子束蒸鍍而蒸鍍鈦與金。將基板浸漬於ZDMAC(日本Zeon製)，將阻劑剝離，藉此製作間隙長25nm的初始金奈米間隙電極。之後，藉由光微影(photolithography)、鈦與金的蒸鍍而製作用於取得探測器(prober)與奈米間隙電極之電性接點的連接墊(contact pad)。
其次，藉由無電解鍍金法形成間隙長10nm左右的金奈米間隙電極。其詳細因已記載於非專利文獻2故在此省略。將金奈米間隙電極浸漬於混合了碘酒、金箔、抗壞血酸(ascorbic acid)的溶液，使初始金奈米間隙電極成長，形成間隙長約10nm的金奈米間隙電極5A、5B與二個側閘極
電極9A、9B。
於該金奈米間隙電極藉由以下的程序而導入自組裝單分子膜6與金奈米粒子7。金奈米粒子的製作法已公開於非專利文獻6。首先，為了使金奈米間隙電極潔淨，進行丙酮與乙醇的煮沸洗浄各10分鐘，以氧電漿進行灰化(ashing)處理共計20分鐘。於前述洗浄後，為了去除金奈米間隙電極表面的金之氧化膜，將其浸漬於乙醇溶液1小時浸漬。其次，將電極浸漬於己硫醇(hexanethiol)分子0.1mM的乙醇溶液(40℃)24小時，形成自組裝單分子膜6。之後，將其浸漬於藉由化學合成而製作的辛烷(octanethiol)/癸二(decanedithiol)混合膜保護金奈米粒子的甲苯(toluene)溶液30分鐘。核心直徑8.2nm的金奈米粒子溶液係為了使凝集體分散而於事前先以150℃加熱5分鐘。金奈米粒子的核心直徑為8.2nm，經由保護基中的癸二分子而化學吸附於金。因此，金奈米粒子7係於間隙長10nm的金奈米間隙電極5間交聯，作為單電子電晶體的單電子島而動作。藉此，製作實施例1的奈米裝置10。
將所製作的奈米裝置10於真空中9K中，進行電性測量，使其作為可覆寫動作的電路元件而動作。電性測量係使用探測器進行，且採用可將側閘極電極的電性接點機械性地分離(脫離(retract))的方式。
圖9為表示實施例1所製作的樣品中的汲極電流-汲極電壓特性的圖。測量温度為9K。横軸為汲極電壓VD(V)，縱軸為汲極電流IDS(pA)。線圖中的R1、R2、C1、C2、Q0表示在記載於非專利文獻3的等效電路中，從雙隧道接合的電流電壓特性的理論式求得的值。實線為使用前述參數計算理論式所得的結果，可知其與實験結果非常一致。此乃因所製作的樣品係形成如圖2所示般的理想的雙隧道接合。
圖10係顯示分別掃描第1側閘極電壓VG1(V)、第2側閘極電壓VG2(V)時的汲極電流VD(mV)與微分電導(dI/dV)之映射(穩定圖)的圖。横軸為施加於各側閘極的電壓(V)，縱軸為汲極電壓VD(V)，濃淡表示汲極電流(nA)、汲極電流的微分電導(nS)。測量温度為9K。可觀察到起因於透過汲極電極與源極電極之間的庫倫島的電流之抑制(庫倫障礙(Coulomb blockade))之被稱為庫倫鑽石的平行四邊形狀之電壓區域。由此可知所製作的樣品係作為單電子電晶體來動作。另外，庫倫鑽石的形狀係成為平行四邊形且對於VG1呈現週期性的構造。該結果亦教示所製作樣本僅具有1個庫倫島，成為如圖1所示的理想的單電子電晶體構造。
圖11係顯示庫倫振盪特性的圖，圖11(A)為使第2側閘極成為0V時相對於施加在第1側閘極的電壓的汲極電流IDS(pA)依存性的圖，圖11(B)為使第1側閘極成為0V
時相對於施加在第2側閘極的電壓的汲極電流IDS(pA)依存性的圖。又，汲極電壓VD係5mV。與對於庫倫島的側閘極電極的閘極電容CG1、CG2對應，可觀察到週期性的庫倫振盪。從此開始的圖中，將VG1作為浮接閘極電壓而以非接觸調整奈米粒子上的電荷狀態，VG2係作為用以觀察庫倫振盪的信號輸入端子而發揮作用。
圖12係擴大圖11(A)的原點附近的圖。横軸為第1側閘極電壓VG1(V)，縱軸為汲極電流IDS(pA)。使第2側閘極電壓為0V，使汲極電壓為5mV，進行對於第1側閘極的電壓施加4次，將其測量結果重疊顯示。重複測量亦可知，Low狀態(約0pA)與High狀態(約230pA)附近係穩定。此乃為進行穩定的邏輯運算動作所必要的條件。
圖13係表示將施加於第1側閘極的電壓作為參數，測量汲極電流的時間依存性的結果。使施加於第1側閘極的電壓分別成為25mV、95mV後，將用以施加電壓的探針脫離。在此係將對於該浮接閘極的帶電作業稱為電荷形成。亦即，所謂電荷形成係意味著「將某個所期望的閘極電壓施加於電壓施加用的探針，且維持該電壓不變地使電壓施加用的探針從閘極電極遠離(脫離)」的作業。藉此，使於閘極電極所感應的電荷以與探針非接觸的狀態被保持。上側的波形為VG1=95mV之情形的汲極電流時間依存性，下側的波形為VG1=25mV之情形的汲極電流時間依存性。由
圖13可知如圖12所示的High狀態與Low狀態在電荷形成後的時間特性中亦可區別。
圖14係表示進行如圖13所示之測量後的庫倫振盪特性的圖，圖14(A)為使第2側閘極成為0V時相對於施加在第1側閘極的電壓的汲極電流IDS(pA)依存性，圖14(B)表示使第1側閘極為0V時相對於施加在第2側閘極的電壓的汲極電流IDS(pA)依存性。汲極電壓VD為5mV。與圖11比較，由於奈米粒子上的電荷狀態變化，於該庫倫振盪的情形中，第1閘極電壓VG1=30mV成為High狀態，VG1=100mV而成為Low狀態。
圖15係在第1側閘極進行電荷形成，在第2側閘極電壓測量庫倫振盪特性的圖。將施加於第1側閘極的電壓VG1固定於30mV、100mV，進行電荷形成。藉由將VG1從30mV增加至100mV，可以使庫倫振盪偏移半週期。結果，可知藉由電荷形成可使金屬奈米粒子的電荷狀態剛好變化0.5e(在此，e為基本電荷)。在此VG1的條件下，若使第2閘極電壓於0V與0.4V這2值振動，則可預想奈米裝置的特性將於High、Low振動。
圖16係表示第2側閘極電壓的脈衝寬度的輸入依存性，圖16(A)、圖16(B)、圖16(C)分別表示當脈衝寬度為5秒、0.5秒、0.05秒的情形。以使第1側閘極電壓VG1為
30mV、100mV的二示例進行電荷形成。之後，於第2側閘極輸入取為0V與0.4V之2值的脈衝電壓。
由圖16可知，比較第1側閘極電壓VG1為30mV的情形與為100mV的情形，第2側閘極電壓的脈衝響應係呈現逆轉。亦即，藉由電荷形成條件，而使相對於奈米裝置10的VG2的動作被覆寫。另外，可知使脈衝寬度為5秒、0.5秒、0.05秒之任一者時皆獲得同樣的結果，而亦可期待電路的高速動作。
由以上的實施例1可知，藉由使於閘極電極的至少一個施加的電壓變化庫倫振盪的半週期分，使該閘極電極成為浮接狀態，則可使金屬奈米粒子的電荷狀態反轉。另外，可知藉由將該閘極電極作為浮接電極使用，可將奈米裝置10的動作覆寫。
說明有關於圖2所示的奈米裝置10的另一實施例。藉由與實施例1同樣的製作手法，製作金奈米間隙電極5及2個側閘極電極9A、9B。於該金奈米間隙電極5用以下的程序導入自組裝單分子膜6與金奈米粒子7。首先，將電極浸漬於辛烷分子1mM的乙醇溶液24小時，以乙醇沖洗。之後，將電極浸漬於癸二分子500mM的乙醇溶液24小時，將癸二分子插入辛烷單分子膜內。藉此，形成由辛烷與癸
二混合的自組裝單分子膜6。且於以乙醇沖洗後，將其浸漬於以化學合成製作的癸(decanethiol)保護金奈米粒子7的甲苯溶液16小時。使直徑6.2nm的金奈米粒子藉由自組裝單分子膜6中的癸二分子而化學吸附於金奈米間隙電極5間。於該元件設置浮接閘極電極，成為可藉由電荷形成而將元件導通/斷開的方式。藉此，製作作為實施例2的奈米裝置10。
圖17係表示在側閘極進行電荷形成時的汲極電流之時間依存性的圖，實線表示奈米裝置的汲極電流，虛線表示側閘極電壓。測量温度為9K。該元件的汲極電流-閘極電壓依存性係如圖4所示。汲極電壓為Vd=60mV。當電荷形成電壓Vf從0V起階段性地增加1V，直到4V為止時，汲極電流係階段性地増加。由此，可知奈米裝置係藉由電荷形成而作為多值記憶體動作。另外，可知在約經過300秒後，即使使電荷形成電壓Vf保持4V不變地將電壓施加用的探針脫離，而使側閘極電極成為浮接狀態，但在約12小時內，汲極電流之值仍幾乎沒有變化。此乃因金奈米粒子上的電荷狀態係被浮接狀態的側閘極電極長時間保持，而進行了由電荷形成所致的奈米裝置之動作覆寫。約經過43500秒後，為了使電荷形成電壓成為Vf=0V，而使脫離的電壓施加用的探針接地於浮接閘極時，則汲極電流回到0pA的初始狀態。圖4中，雖表示有在圖17的測量前後之奈米裝置的汲極電流-閘極電壓依存性，但在測量前後係
表示相同特性。
由該實施例2的結果可知，藉由電荷形成，奈米裝置的特性不會劣化，且電荷形成後的奈米粒子上的電荷狀態具有12小時以上的保持時間。
說明三輸入的XOR、XNOR等的邏輯電路動作所需要的如圖3所示的具有三個輸入閘極的奈米裝置10A的實施例。首先，以與實施例2同樣的製作手法製作具有2個輸入閘極的奈米裝置。確認奈米裝置的動作後，使用Cat-CVD法將成為第2絕緣層8的Si3N4層堆積50nm於奈米裝置上。堆積製程時的基板温度為65℃左右。最後，於Si3N4層上設置頂閘極電極9C。以與製作金奈米間隙電極5與側閘極電極9A、9B時相同的條件進行EBL重疊曝光與電極蒸鍍，於金屬奈米粒子7的正上方製作頂閘極電極9C。藉此，製作作為實施例3的奈米裝置10A。
圖18係表示分別使用圖3所示的奈米裝置的三個閘極電極觀察庫倫鑽石特性的結果的圖，圖18(A)、圖18(B)、圖18(C)表示於閘極電極9A、9B、9C分別施加閘極電壓Vg1、Vg2、Vtop-gate的情形。測量温度為9K，獲得了相較於所使用的金屬奈米粒子之尺寸為妥當的奈米裝置的特性。圖19為表示動作結果的圖，附有真值表。表示藉由以使奈
米粒子上的電荷狀態偏移達0.5e的電壓亦即△V/2作成脈衝列且將其施加於三個閘極電極，奈米裝置係進行三輸入的XOR動作。於該構造中，若以使一個閘極電極作為浮接電極且偏移0.5e的方式進行電荷形成，則成為可使用剩餘的二電極將二輸入的XOR邏輯電路覆寫成二輸入的XNOR。
由以上的各實施例可知，藉由浮接閘極可任意地控制金屬奈米粒子的電荷狀態，而可用一個奈米裝置提供可覆寫的邏輯運算處理。
以與實施例1相似的製作方法製作具有二個輸入閘極的單電子電晶體。以與實施例1同樣的製作方法製作金奈米間隙電極5及二個側閘極電極9。於該金奈米間隙電極藉由以下的程序導入自組裝單分子膜6與金奈米粒子7。首先，將電極浸漬於己硫醇分子0.1mM的乙醇溶液15小時，以乙醇沖洗。藉此，形成己硫醇的自組裝單分子膜6。再以乙醇沖洗後，再以化學合成製作的具有混合辛烷與癸二的保護基的金奈米粒子7之甲苯溶液浸漬0.5小時。使直徑8.2nm的金奈米粒子藉由金奈米粒子7中的癸二分子而化學吸附於金奈米間隙電極5間。於該元件設置浮接閘極電極，成為可藉由電荷形成而使元件導通/斷開。藉此，製作實施例4的奈米裝置10。
圖20係表示將第1側閘極電壓(浮接電壓)VFG(V)、第2側閘極電壓(控制電壓)VCG(V)分別掃描時的汲極電壓VD(mV)與微分電導(dI/dV)的映射(穩定圖)的圖。横軸為施加於各側閘極的電壓(V)，縱軸為汲極電壓VD(V)，濃淡表示汲極電流(nA)、汲極電流的微分電導(nS)。測量温度為9K。可觀察到起因於透過汲極電極與源極電極之間的庫倫島的電流之抑制(庫倫障礙)之被稱為庫倫鑽石的平行四邊形狀之電壓區域。由此可知所製作的樣品係作為單電子電晶體來動作。另外，庫倫鑽石的形狀係成為平行四邊形且對於VFG、VCG呈現週期性的構造。該結果亦教示所製作樣本僅具有1個庫倫島，成為如圖1所示的理想的單電子電晶體構造。
測量將二輸入的閘極電極分別獨立掃描時的庫倫振盪。圖21(A)為在VFG施加0V的狀態下切斷開關，使浮接閘極電極成為浮接狀態時的IDS-VCG特性，圖21(B)為表示使電壓VCG為0V時的ID-VFG特性的圖。從圖21可明瞭地觀察到呼應於圖20之穩定圖的庫倫振盪。可知浮接閘極電極側的△V為150mV，控制閘極側的△V為730mV。
若使浮接電極的電荷形成之電壓以30mV、45mV、100mV作為浮接閘極使用，當如圖22所示地使VCG為0V時，可知其係作為可取3值之電流值的多值記憶體而動
作。又，VFG=30mV、VCG=0V時，於該單電子電晶體係取峰值電流。
另外，當控制閘極電壓為相當於△V/2的365mV時，亦可用取前述3值的方式選擇浮接閘極的形成電壓。亦即，若以於產生峰值電流的VFG=30mV加上相當於△V/2的75mV而得的VFG=105mV作為形成電壓，則將於VCG=365mV產生峰值電流，於VCG=0則成為關斷。同樣地，若採於45mV、100mV分別加上75mV而得的VFG=120mV、175mV，則相當於圖22的VFG=45mV、100mV的電流值可在VCG=365mV獲得。但，於VFG=175mV時，即使VCG=0，電流亦不會成為0。為了使電流成為0可採用以下的方式。亦即，將汲極電壓設小，在△V/2的電壓範圍內成為電流持續為0的狀態，在VCG為0mV與365mV的範圍，以使電流持續為0的方式選擇VFG即可。
作為實施例5，用以下要領作成具有如圖8所示的控制閘極電極12的奈米裝置20。於設有氧化矽層的矽基板上，使用電子束描繪法及電子束蒸鍍法，製作具有奈米間隙電極5、浮接閘極電極9B、控制閘極電極12及側閘極電極9A的電極構造體。將所製作的電極構造體浸漬於乙醇溶媒的濃度1mM的辛烷溶液12小時，將辛烷自組裝單分子膜製作於電極構造體的表面。之後，藉由浸漬於乙醇溶
媒的濃度1mM的癸二溶液12小時而而進行將辛烷分子部分地置換為癸二的混合自組裝單分子膜的製作。藉由將該試料浸漬於甲苯溶媒的金奈米粒子溶液，而於奈米間隙電極間導入金奈米粒子，進行作為奈米裝置20之具有浮接閘極電極的單電子電晶體的製作。圖23係表示在實施例5所製作的奈米裝置的SEM像與測量電路的圖。
於該構造中，源極電極-汲極電極間存有奈米粒子構成的單電子島，在空間性孤立的浮接閘極電極9B之一端係取代側閘極電極而對向於單電子島。在浮接閘極電極9B的另一端則對向有控制閘極12。於該SEM像中，雖可於間隙間觀察到三個金屬奈米粒子7，但僅能觀察到通過最上方的金屬奈米粒子7的電流。其他的二個金屬奈米粒子係藉由庫倫盒(coulomb box)，亦即於金屬奈米粒子上量子化的電子係藉由汲極電壓及閘極電壓而一個一個逐漸加入，對於作為單電子島而作用的金屬奈米粒子7而言，該等庫倫盒的電荷係因單電子島與金屬奈米粒子7之間的電容而對於金屬奈米粒子7的漂移(offsct)電荷造成影響。
圖24係表示在實施例5所製作的奈米裝置的汲極電流-汲極電壓(ID-VD)特性的圖。測量温度為9K。可明確地觀察到在汲極電壓VD=0的附近不流動電流的庫倫障礙現象。圖中，白圈(○)印係實験結果，實線係使用圖中的參數計算的理論曲線。線圖中的R1、R2、C1、C2、Q0係表示
在非專利文獻3所記載的等效電路中，從雙隧道接合的電流電壓特性的理論式求得的值。實線為使用前述參數計算理論式所得的結果，可知其與實験結果非常一致。此乃因所製作的樣品係形成理想的雙隧道接合。
圖25中，(1)所表示的線係於該單電子電晶體中，在施加汲極電壓VD=40mV之條件下掃描側閘極電壓VG2時的汲極電流-側閘極電壓特性(ID-VG2特性)。可觀察到被稱為庫倫振盪的閘極調變現象。側閘極的給予峰值電壓之電壓的差△V為15V，故側閘極電容為10.7zF。
其次，使汲極電極、源極電極、側閘極電極、背面矽電極之全部成為0V且對於控制閘極電極12以脈衝寬度0.5秒施加+20V。之後使控制閘極電壓為0V且測量ID-VG2特性。該測量結果係如圖25中的(2)之線所示地ID-VG2特性往VG2軸的正方向平行地偏移7V。此乃隨著+20V的控制閘極電極12的脈衝電壓之施加，於浮接閘極電極9B感應電荷，該電荷在使控制閘極電壓成為0V後亦被保持，單電子島的漂移充能(offset charge)為-0.47e，亦即相當於幾乎變化達e/2變化。在此，e為基本電荷。該偏移係意謂著幾乎相當於△V之半週期分的單電子島的電荷被調變。
其次，藉由同樣的程序對於控制閘極電極12以脈衝寬
度0.5秒(s)施加-15V。之後，使控制閘極電壓成為0V且測量ID-VG2特性。該測量結果係於圖25中如(3)之線所示，ID-VG2特性係於VG2軸之負方向平行地偏移7V。該狀態下的因庫倫振盪所致之ID-VG2特性係與初始狀態的因庫倫振盪所致之ID-VG2特性重疊。藉此，浮接閘極電極9B的電荷係回到與初始狀態相同的狀況，被浮接閘極的電荷所感應，單電子島的漂移電荷係回到初始狀態。
如以上所述，藉由對於控制閘極電極12的+20V的脈衝電壓之施加，於浮接閘極電極9B蓄積電荷，可使單電子島的漂移電荷偏離達基本電荷的一半，故藉由-15V的脈衝電壓之施加，可使蓄積於浮接閘極電極9B的電荷回到初始狀態，這也意味著單電子島的漂移電荷回到初始狀態。側閘極電壓VG2為7V時的電流值係於初始狀態中為0A，且於施加正的脈衝電壓後成為峰值電流。藉此，由於奈米裝置20係作為浮接閘極記憶體而動作且導通被切換為關斷而關斷被切換為導通，故可知構築了可覆寫的電路。
圖26中，圖26(A)為於浮接閘極電極9B未蓄積有電荷的狀態下將汲極電流的微分值dID/dVD描點於汲極電壓VD與側閘極電壓VG2之二次元平面(dID/dVD-VD-VG2描點)的結果。可明瞭地觀察到於單電子電晶體中所觀察到的被稱為庫倫鑽石的菱形形狀。
其次，使汲極電極、源極電極、側閘極電極、背面矽電極之全部成為0V且對於控制閘極電極12以脈衝寬度0.5秒施加+20V，之後使控制閘極電壓為0V且測量dID/dVD-VD-VG2描點。結果，如圖26(B)所示地庫倫鑽石往VG2軸的正方向平行地偏移7V。此乃符合庫倫振盪之實験結果，隨著+20V的脈衝電壓之施加，於浮接閘極電極蓄積有電荷，藉由該電荷而使單電子島的金奈米粒子之漂移電荷變化，保持其狀況。
由dID/dVD-VD-VG2描點的測量時間為13小時可知，感應、蓄積於浮接閘極電極的電荷係極為穩定，可視為保持了至少13小時以上。
其次，於施加側閘極電壓VG2=6.5V的條件中，於控制閘極電極12將+20V與-15V的電壓脈衝以脈衝寬度1秒交互地輸入，且於各自的電壓脈衝施加瞬後的汲極電流ID以施加汲極電壓VD=40mV的條件下測量。圖27為表示隨著寫入信號、消除信號的循環輸入的汲極電流的變化的圖。於施加+20V的脈衝瞬後可觀察到2pA左右的汲極電流ID，相對於此，於施加-15V的脈衝之瞬後的汲極電流係成為ID=0。
藉此，可知實施例5所製作的奈米裝置之單電子記憶體元件係可重複寫入及消除。
奈米裝置20中，藉由施加+20V與-15V的電壓脈衝，可使浮接閘極電極9B的電荷變化。由於浮接閘極周圍的構造之差異，即使施加同樣的電壓亦有無法使浮接閘極電極的電荷變化的情形。此乃表示於浮接閘極感應電荷的傳導機構存有非線性，故會因些微的構造之差異而使引起傳導之部分的電場強度等不同，而有不會引起傳導的情形。於上述情形中，可施加更大的脈衝電壓等而使其動作。
實施例5的奈米裝置20係於9K動作。為了使其於室温下動作，必須使金屬奈米粒子7的核心粒徑成為更小，使其成為可在常温下穩定的觀察到庫倫障礙現象。
本發明之實施形態及實施例中，雖使用金屬奈米粒子，但亦可適用於半導體等的奈米粒子、分子。
5‧‧‧奈米間隙電極
5A‧‧‧一方電極(源極電極)
5B‧‧‧另一方電極(汲極電極)
7‧‧‧金屬奈米粒子(金奈米粒子)
9‧‧‧閘極電極
9A‧‧‧側閘極電極
9B‧‧‧側閘極電極(浮接閘極電極)
10‧‧‧奈米裝置
11‧‧‧開關
Claims (10)
- 一種奈米裝置，具有：奈米間隙電極，以具有奈米尺寸之間隙的方式配置有一方電極與另一方電極而構成；奈米粒子，設置於該奈米間隙電極間；以及複數個閘極電極；使用複數個該閘極電極之中的至少一個作為浮接閘極電極，控制該奈米粒子的電荷狀態；複數個該閘極電極的至少一個與該浮接閘極電極係挾著該奈米粒子而配置。
- 如請求項1所記載之奈米裝置，其中施加於該浮接閘極的電壓係庫倫振盪的峰值狀態與谷值狀態的電壓之間。
- 如請求項1所記載之奈米裝置，其中藉由將施加於該浮接閘極的電壓分為複數個階層，而使於該一方電極與該另一方電極之間流動的電流階段性地不同。
- 如請求項3所記載之奈米裝置，其中施加於該浮接閘極的電壓係使用庫倫振盪傾斜之中的上昇的部分或下降的部分之任一者。
- 如請求項1所記載之奈米裝置，其中與將一週期分的庫倫振盪中之提供峰值電流的閘極電壓與提供相鄰之峰值電流的閘極電壓之電壓差ΔV予以二等分、三等分或四等分後的某一個電壓區間之兩端相當的值係被設 定作為與施加於複數個該閘極電極的電壓之高電位與低電位之輸入相當的電位差；該電壓之高電位之輸入係電流有流動的狀態或是電流較大的狀態，該電壓之低電位之輸入係電流未流動的狀態或是電流較小的狀態。
- 如請求項1至5中任一項所記載之奈米裝置，其中複數個該閘極電極係由與該奈米間隙電極具有同一個面的一個側閘極電極或複數個側閘極電極所構成。
- 如請求項1至5中任一項所記載之奈米裝置，其中該奈米間隙電極與該奈米粒子係被絕緣層所覆蓋；複數個該閘極電極係由側閘極電極及頂閘極電極所構成。
- 如請求項1所記載之奈米裝置，其中更於在挾著該浮接閘極電極而與該奈米粒子對向的位置具有控制閘極電極；藉由於該控制閘極電極施加電壓，使該浮接閘極電極的電荷狀態變化並控制該奈米粒子的電荷狀態。
- 如請求項1所記載之奈米裝置，其中該一方電極與該另一方電極係挾著該奈米粒子而配置；以挾著該浮接閘極電極而與該奈米粒子對向的方式配置有控制閘極電極。
- 如請求項9所記載之奈米裝置，其中該一方電極、該另一方電極、該側閘極電極、該浮接閘極電極及該控制閘極電極配置於同一面上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014176634 | 2014-08-29 | ||
| JP2014-176634 | 2014-08-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201619042A TW201619042A (zh) | 2016-06-01 |
| TWI697454B true TWI697454B (zh) | 2020-07-01 |
Family
ID=55399722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104128387A TWI697454B (zh) | 2014-08-29 | 2015-08-28 | 奈米裝置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10170547B2 (zh) |
| JP (1) | JP6443699B2 (zh) |
| TW (1) | TWI697454B (zh) |
| WO (1) | WO2016031836A1 (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180105699A (ko) * | 2016-01-28 | 2018-09-28 | 로스웰 바이오테크놀로지스 인코포레이티드 | 대규모 분자 전자소자 센서 어레이들을 이용하여 분석물들을 측정하는 방법들 및 장치 |
| JP7080489B2 (ja) | 2016-01-28 | 2022-06-06 | ロズウェル バイオテクノロジーズ，インコーポレイテッド | 超パラレルｄｎａ配列決定装置 |
| EP3414784B1 (en) | 2016-02-09 | 2021-04-14 | Roswell Biotechnologies, Inc | Electronic label-free dna and genome sequencing |
| US11656197B2 (en) | 2017-01-19 | 2023-05-23 | Roswell ME Inc. | Solid state sequencing devices comprising two dimensional layer materials |
| KR20200002897A (ko) | 2017-04-25 | 2020-01-08 | 로스웰 바이오테크놀로지스 인코포레이티드 | 분자 센서들을 위한 효소 회로들 |
| US10508296B2 (en) | 2017-04-25 | 2019-12-17 | Roswell Biotechnologies, Inc. | Enzymatic circuits for molecular sensors |
| EP4023764A3 (en) | 2017-05-09 | 2022-09-21 | Roswell Biotechnologies, Inc. | Binding probe circuits for molecular sensors |
| EP3676389A4 (en) | 2017-08-30 | 2021-06-02 | Roswell Biotechnologies, Inc | PROCESSIVE ENZYMATIC MOLECULAR ELECTRONIC SENSORS FOR STORING DNA DATA |
| CN111373051A (zh) | 2017-10-10 | 2020-07-03 | 罗斯威尔生命技术公司 | 用于无扩增dna数据存储的方法、装置和系统 |
| TWI772618B (zh) * | 2018-03-02 | 2022-08-01 | 國立研究開發法人科學技術振興機構 | 奈米縫隙電極及其製作方法以及具有奈米縫隙電極的奈米裝置 |
| CA3104725A1 (en) * | 2018-05-21 | 2019-11-28 | Innovasion Labs Pinc, Inc. | Parallel integrated nano components (pinc) & related methods and devices |
| US20210341415A1 (en) * | 2020-05-04 | 2021-11-04 | The Hong Kong Polytechnic University | Dual-gate organic electrochemical transistors |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040155253A1 (en) * | 2003-02-07 | 2004-08-12 | Chae Soo-Doo | Single electron transistor having memory function and method of manufacturing the same |
| US7465953B1 (en) * | 2005-01-07 | 2008-12-16 | Board Of Regents, The University Of Texas System | Positioning of nanoparticles and fabrication of single election devices |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09312378A (ja) * | 1996-03-19 | 1997-12-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4049988B2 (ja) * | 2000-11-24 | 2008-02-20 | 株式会社東芝 | 論理回路 |
| JP4571396B2 (ja) * | 2003-12-11 | 2010-10-27 | 日本電信電話株式会社 | 電界型単電子箱多値メモリ回路およびその制御方法 |
| US7419849B2 (en) * | 2006-02-06 | 2008-09-02 | Matsushita Electric Industrial Co., Ltd. | Method for producing single electron semiconductor element |
| CN100468748C (zh) * | 2006-11-01 | 2009-03-11 | 中国科学院半导体研究所 | 一种具有侧栅结构的硅基单电子记忆存储器及其制作方法 |
| CN106206685B (zh) | 2011-03-08 | 2019-12-24 | 国立研究开发法人科学技术振兴机构 | 具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件 |
| JP5674220B2 (ja) * | 2012-02-28 | 2015-02-25 | 独立行政法人科学技術振興機構 | ナノデバイス及びその製造方法 |
-
2015
- 2015-08-25 JP JP2016545560A patent/JP6443699B2/ja active Active
- 2015-08-25 US US15/507,530 patent/US10170547B2/en active Active
- 2015-08-25 WO PCT/JP2015/073917 patent/WO2016031836A1/ja active Application Filing
- 2015-08-28 TW TW104128387A patent/TWI697454B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040155253A1 (en) * | 2003-02-07 | 2004-08-12 | Chae Soo-Doo | Single electron transistor having memory function and method of manufacturing the same |
| US7465953B1 (en) * | 2005-01-07 | 2008-12-16 | Board Of Regents, The University Of Texas System | Positioning of nanoparticles and fabrication of single election devices |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016031836A1 (ja) | 2016-03-03 |
| US20170288017A1 (en) | 2017-10-05 |
| JPWO2016031836A1 (ja) | 2017-08-17 |
| TW201619042A (zh) | 2016-06-01 |
| JP6443699B2 (ja) | 2018-12-26 |
| US10170547B2 (en) | 2019-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI697454B (zh) | 奈米裝置 | |
| EP1939941B1 (en) | Method of operating a switching element | |
| Prinz et al. | A new approach to the fabrication of VO 2 nanoswitches with ultra-low energy consumption | |
| TWI591801B (zh) | 奈米裝置、積體電路及奈米裝置的製造方法 | |
| KR20170096508A (ko) | 터널링 랜덤 액세스 메모리 | |
| Tang et al. | Energy-band engineering for improved charge retention in fully self-aligned double floating-gate single-electron memories | |
| Kolliopoulou et al. | Integration of organic insulator and self-assembled gold nanoparticles on Si MOSFET for novel non-volatile memory cells | |
| JP6352243B2 (ja) | 論理演算素子 | |
| Cortie et al. | Conduction, storage, and leakage in particle-on-SAM nanocapacitors | |
| JP6799880B2 (ja) | 単分子トランジスタ | |
| Tran et al. | Fabrication of high temperature capacitively-and resistively-coupled single electron transistors using gold nanoparticles | |
| JP5706077B2 (ja) | 半導体素子とその製造及び動作方法 | |
| KR20100123250A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| Ghosh | Molecular Electronics | |
| US20100237325A1 (en) | Highly resolved, low noise, room-temperature coulomb-staircase and blockade up to 2.2V in isolated 50 micron long one dimensional necklace of 10 NM AU particles | |
| Uchida et al. | Evaluation of serially coupled triple quantum dots with a compact device structure by a simultaneous voltage-sweeping method | |
| Nackashi | Circuit and integration technologies for molecular electronics | |
| Kase et al. | Field-emission-induced electromigration method for precise tuning of electrical properties of Ni-based single-electron transistors | |
| Olmedo | Study of Nanocrystal Structures and Their Memory Applications | |
| Mathur | Redox-active Organic Molecules on Silicon and Silicon Dioxide Surfaces for Hybrid Silicon-molecular Memory Devices. | |
| Yagi et al. | Structural tuning of nanogaps using field-emission-induced electromigration with bipolar biasing | |
| Erokhin et al. | Single Electron and Quantum Phenomena in Ultra Small Particles | |
| Tour et al. | MOLECULAR COMPUTING: INTEGRATION FOR NANOCOMPUTING OF MOLECULES | |
| Tomoda | Study on planar-type ferromagnetic nanoscale devices fabricated by novel nanofabrication techniques | |
| Luo | Electron transport in nanoparticle single-electron transistors |