JP4940150B2 - 導体通路上での分子構造の構築方法及び分子メモリマトリックス - Google Patents

導体通路上での分子構造の構築方法及び分子メモリマトリックス Download PDF

Info

Publication number
JP4940150B2
JP4940150B2 JP2007545830A JP2007545830A JP4940150B2 JP 4940150 B2 JP4940150 B2 JP 4940150B2 JP 2007545830 A JP2007545830 A JP 2007545830A JP 2007545830 A JP2007545830 A JP 2007545830A JP 4940150 B2 JP4940150 B2 JP 4940150B2
Authority
JP
Japan
Prior art keywords
molecular
metal
micelles
molecular memory
memory matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007545830A
Other languages
English (en)
Other versions
JP2008523633A (ja
Inventor
クロンホルツ・シュテファン
カルトホイザー・ジルヴィア
Original Assignee
フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング filed Critical フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング
Publication of JP2008523633A publication Critical patent/JP2008523633A/ja
Application granted granted Critical
Publication of JP4940150B2 publication Critical patent/JP4940150B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/701Organic molecular electronic devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24893Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including particulate material
    • Y10T428/24909Free metal or mineral containing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Stringed Musical Instruments (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Description

この発明は、導体通路上に分子の構造を構築する方法及び分子メモリマトリックスに関する。
分子エレクトロニクスでは、例えば、非特許文献1や非特許文献2などにより、個々の分子を接触させることができる方法が知られている。その他の方法は、単分子層として分子を接触させるものである。単分子層として分子を構築する方法は、分子と溶剤とから成る浴内に基板(分子層の望ましい支持体)を浸漬させるものである。更に、単分子の分子層を製作することは、非特許文献3でも可能である。
単分子層を使用する場合、完全な層又は層体系だけを配置して、接触させることができるという欠点が有る。そのために、個々の分子のアドレッシングが不可能となる。この方法では、大きな負担でのみ分子層の構造を構築することが可能であるために、分子メモリマトリックスを実現することは非常に難しい。この場合、構造の大きさは、常にその時々の最良の構造化手法に依存する。目下のところ、2nmまでの構造化が可能なのは、電子線リソグラフィーである。しかし、それは、時間がかかるシーケンシャルな手法である。この方法では、個々の分子の領域にまで進展させることはできない。
単分子層を構造化する場合、メモリ素子として配備される分子を損傷する虞が有る。更に、「ラングミュア・ブロジェット法」を用いて配置された分子は電極と化学的に結合しないという欠点が有る。この事実の結果、分子と電極の接触抵抗が高くなるとともに、分子層の安定性が低下する。同様に、「ナノギャップ法」又は「ブレークジャンクション法」では、多数の分子メモリ素子から成るスイッチングマトリックスを配置することはできない。
前記の方法では、基本的に、ナノメートル次元のメモリマトリックス内に複数の分子接点サイトを集積することは不可能である。更に、単一のマトリックス構造に対して、常に分子内の情報を「アドレッシングする」ための一対と「読み出す」ための一対の二つの電極対が必要である。そのため、現時点では、配列としてではなく、個別分子接点としてのみ個々の分子を目的通り呼び出す方法が種々存在するだけである。
従来技術では、分子を接触させるための下部電極として、これまで雲母又は金の単結晶上の薄い金の膜が主に用いられて来た。その根拠は、それらの下部電極が形成する表面粗さが小さく良好に再現可能であるとともに、金と硫黄の接点が有利であることにある。しかし、その欠点は、基板としてシリコンを使用する有力なCMOSプロセスを用いることができないことである。
"Nanogap-Methode" (C. Li, H. He, N.J. Tao, Applied Physics Letters 77, 3995 (2000)) "Break-Junction-Methode" (M.A. Reed, C. Zhou, C.J. Muller, T.P. Burgin, and J.M. Tour, Science 278, 252 (1997)) "Langmuir-Blodgett-Methode" (H. Wang, A. Reichert, J.O. Nagy, Langmuir 13, 6524 (1977)) J. Spatz, M. Moeller, P. Ziemann, Phy. Blaetter 55, 49 (1999)
以上のことから、この発明の課題は、前記の欠点を克服することができる、導体通路上に分子の構造を構築する改善された方法及び分子メモリマトリックスを提供することである。
この課題は、この発明にもとづき、請求項1の上位概念を出発点として、請求項1の特徴部に挙げた特徴により解決される。更に、この課題は、この発明にもとづき、請求項11の上位概念を出発点として、請求項11の特徴部に挙げた特徴により解決される。
この発明にもとづく方法により、任意の数の分子又は分子メモリ素子の構造を導体通路上に目的通り安価に構築することが初めて可能になるとともに、それによりメモリマトリックスを分子レベルで準備することが初めて可能となる。そこで、この発明にもとづくメモリマトリックスにより、従来から周知のメモリ媒体では実現することができなかった非常に高いメモリ密度を達成することが可能である。
有利な改善構成は、従属請求項に示されている。
図面は、この発明による方法の多くの可能な実施構成を模式的に図示している。
図1は、例えば、導体通路上に分子の構造を構築するとともに、分子メモリマトリックスを製作する方法の可能な工程を模式的に図示している。工程a)は、基板1を図示している。工程b)は、フォトレジスト2をコーティングされた基板1を図示している。工程c)は、フォトレジスト2内に生成された所望の構造3を図示している。工程d)は、導体通路4としての役割を果たす、フォトレジストの構造上に配置された層を図示している。工程e)は、「リフトオフ」後に基板1上に残った導体通路4を図示している。工程f)は、導体通路4と基板1上に塗布されたフォトレジスト2を図示している。工程g)は、周知の構造化手法を用いてフォトレジスト2を取り去った導体通路4を図示している。工程h)は、導体通路4とフォトレジスト2上に配置されたミセル5を図示している。工程i)は、例えば、プラズマエッチングによりポリマー鎖を除去された、分子のアンカーサイトとしての役割を果たすことができる金属クラスタ6を図示している。工程j)は、「リフトオフ」により露出され、金属クラスタ6を上に配置した導体通路4を図示している。工程k)は、保護層7で被われた導体通路4と基板1を図示している。工程l)は、保護層7内のエッチングにより露出された金属クラスタ6を図示している。工程m)は、金属クラスタ(6)の露出されたアンカーサイトと結合された機能分子8を図示している。工程n)は、保護層7内の基板1上に組み込まれ、機能分子8と結合された金属クラスタ6の上に有る、例えば、インプリントにより形成された上部電極9を図示している。
図2は、疎水性(A)と親水性(B)の分子部分から成るミセルの構造とその化合物を図示しており、「m」は疎水性の分子部分の数を、「n」は親水性の分子部分の数を示している。非極性の溶剤内では、ミセル構造(C)となる。(D)は、金属クラスタを組み込んだミセルを図示している。
以下では、この発明による方法の個々の工程の例を詳しく述べるが、この方法の工程a)〜e)は、複数の従来技術で周知の導体通路の構造化方法を示している。工程f)からは、この発明による導体通路上に分子の構造を構築する方法を図解している。
先ずは、CMOSプロセスの主な材料であるシリコンから成る基板1(工程a)に回転塗布によりフォトレジスト2をコーティングする(工程b)。次に、フォトレジスト2の一部を露光し(工程c)、その結果それに続く現像後には、例えば、約2〜20nmの幅の狭い軌道3などの導体通路4に関する所望の構造が、フォトレジスト2の層内に出来上がる。このことは、例えば、電子線リソグラフィーにより行うことができ、導体通路の構造を構築することが可能な周知の全ての直接的及び間接的な方法も同様に適している。従来技術により周知の方法を用いて、フォトレジスト2の層内に所望の任意の如何なる構造及び面を作り出すとともに、それにより導体通路4として任意の構造を使用することも可能である。
次の工程では、リソグラフィーにより露出させた構造3上及びフォトレジスト2が依然として残っている面上に導体通路4に関する材料を配置する(工程d)。この場合、例えば、蒸着やスパッタリングなどの周知の方法を用いることができる。導体通路4が満たさなければならない基本的な条件は、導電率が良好なことである。この理由から、例えば、金、銅、アルミニウム、プラチナなどの材料を使用すべきである。この方法の次の(「リフトオフ」とも呼ばれる)工程(工程e)では、溶剤、例えば、アセトンを用いた処理により、導体通路4の材料を上に載せたフォトレジスト2の層を基板1から取り去り、その結果基板1の直ぐ上に有る導体通路4だけが依然として残ることとなる。ここで、フォトレジスト2の層を再び塗布して、基板1と導体通路4の上に配置する(工程f)。この方法の次の工程(工程g)では、例えば、電子線照射とそれに続く現像によって、再度導体通路4上のフォトレジスト2の層を取り除き、導体通路4を露出させる。この構造を、例えば、金イオンや金クラスタなどの金属イオン又はクラスタ6を組み込まれたミセル5を含む溶液内に浸漬させることによって、ミセル5が、フォトレジスト2の上と導体通路4の直ぐ上に配置されることとなる(工程h)。
ミセル5は、疎水性と親水性の分子部分から成る両親媒性の分子で構成されており、それらの分子は、例えば、トルエンなどの非極性の溶剤内でミセル5を形成する(非特許文献4)。
これらのミセル5のコア部には、例えば、金、プラチナ、パラジウム、チタン、インジウム、銀、銅、ガリウム又はその他の所望の金属クラスタなどの非常に様々な金属を組み込むことができる。この発明の範囲内において、「クラスタ」という用語は、複数の金属原子から成るクラスタと、還元によりクラスタに移行することができる金属イオンの集合体との両方を意味するものとする。ポリマーの除去では、例えば、プラズマ反応、所謂プラズマエッチングの処理によって、プラズマの強さと形式に応じて、ポリマーを気化又は化学的に取り除いている(工程i)。この気化プロセスによって、導体通路4又はフォトレジストの層の上には、ミセル内に組み込まれた金属クラスタ6だけが残る。次の工程(工程j)では、溶剤(例えば、アセトン)を用いた処理により、フォトレジスト2を除去し、その結果例えば、金クラスタなどの金属クラスタ6が安定的に結合した導体通路4だけが残る。次の工程(工程k)では、後で分子用のアンカーサイトとしての役割を果たす個々の金属クラスタ6は、例えば、酸化シリコンなどの電気絶縁材料から成る保護層7(protection-layer)を重ねて載せることにより、電気的に絶縁されるとともに、周囲環境の直接的な影響からも保護される。例えば、「RIBE(Reactive Ion Beam Echting )」などの除去方法により表面を処理することによって、金属クラスタ6は、再び保護層7を除去され、その結果金属クラスタ6の表面にアクセスすることが可能となる(工程l)。ここで、この金属クラスタ6上に、機能分子8が配置される(工程m)。このことは、例えば、分子が濃縮された溶液内に浸漬することによって、或いはガス相の分子を蒸着させることによっても実現することができる。機能分子8を金属クラスタ6のアンカーサイトに結合させることは、例えば、金と硫黄の架橋によって行うことができる。例えば、インプリント(imprint )により上部電極9を取り付けることによって、この方法は終了する(工程n)。
この発明は、導体通路上に分子の構造を構築する方法に関し、次の工程を有する。
−構造化された導体通路4上に金属クラスタ6を組み込んだミセル5を配置する工程
−金属クラスタ6の周りからミセル5のポリマー鎖を除去する工程
−電気絶縁性の保護層7内に金属クラスタ6を組み入れる工程
−機能分子8のために金属クラスタ6を露出させる工程
−機能分子8を金属クラスタ6と結合させる工程
金属クラスタ6の相互間隔は、ミセル5を形成する分子のポリマー鎖の長さを変化させることにより直接所定通り設定することができる。金属クラスタ6当りの機能分子8の数は、露出される金属クラスタ6の大きさにより(例えば、金属クラスタ6の大きさと金属クラスタ6の露出される横断面の大きさの両方によって)所定通り設定することができる。ミセル5自体は、構造化された導体通路上に整然とした形で配置することができるので、メモリマトリックスを構造化するための負担と費用のかかる工程が省略される。そのため、最終的に高密度のメモリマトリックスを安価に簡単な手法で構成することが可能となり、その点密度は、専ら機能分子の分子サイズによって制限される。
この方法の別の有利な実施形態では、基板表面上に相異なる幅の導体通路4が実現される。更に、金属クラスタ6を相異なる形で組み込んだ、相異なる大きさのミセル5が使用される。ミセル5の大きさは、ミセル5の疎水性と親水性の成分量によって設定することができる。そうすることによって、そのために配備され事前に構造化された導体通路4の相異なる幅だけに対応した、或いはその面積に対応したミセル5の配置が実現される。例えば、先ずは「大きな」ミセル5を配置することによって、幅の広い導体通路4を占有する。そして、次に別の金属クラスタを組み込んだ「小さい」ミセル5を幅の狭い導体通路4に配置する。即ち、単一の基板表面上に非常に様々な金属クラスタ6を構造化された形態で配置することができる。この方法の有利な実施形態では、金属クラスタ6として、Au、Pt、Pd、Ti、Fe、In、Ag、Co、Gaから成るグループの中の少なくとも一つの成分が用いられる。相異なる大きさの金属クラスタ6が、ミセル5の大きさに応じて、導体通路4の相異なる大きさの面又は幅の上に配置される。この利点は、相異なるスイッチング能力を持つ分子を、相異なるアンカーグループに応じて、所定の位置の金属クラスタと(例えば、COOHアンカーグループの分子はTiクラスタと、SHアンカーグループの分子は金クラスタと)選択的に結合させることができることである。この利点は、選択した様々な(少なくとも二つの相異なる)機能分子8を、金属クラスタ6の予め決められた様々な種類のアンカーサイトと限定的に結合させることができる、即ち、様々な特性を規定することが可能なメモリマトリックスを構成することができるということである。
この方法の有利な実施形態は、相異なる長さのポリマー鎖を有するミセル5を用いることを特徴とする。即ち、例えば、10〜200nmのポリマー鎖を有するミセル5を用いることができる。このことによって、機能分子8の点密度を所定通り設定することが可能となり、分子メモリ素子の密度を、例えば、約109 〜1011個/mm2 とすることができる。
この方法の別の有利な実施形態では、相異なる大きさの金属クラスタ6を用いる。即ち、面積当りの機能分子8の数を所定通り設定することができる。金属クラスタ6は、例えば、0.5〜20nmの直径を持つことができる。機能分子8は、0.1〜1.5nm2 の面積を占めることができるので、金属クラスタ6の直径に応じて、約1〜3500個の機能分子8を金属クラスタ6のアンカーサイトと結合させることができる。
この方法の有利な実施形態では、エッチングプロセスによって、金属クラスタ6の表面へのアクセス可能性とそのため金属クラスタ6当りのアンカーサイト数を変化させるものである。保護層を除去された金属クラスタ6の表面が大きくなるのに応じて、より多くのアンカーサイトが機能分子8に対して提供することが可能となる。従って、金属クラスタ6上における機能分子8の数を所定通り設定する別の可能性が得られる。
この方法の有利な実施形態は、電界、電磁気的条件、光及び電気化学的条件の中の一つ以上が変化した場合に、電荷密度、電子構造、配座、原子グループの運動、電子の励起状態及び磁気スピンの中の一つ以上を変化させる形で反応する機能分子8を用いることを含むものである。
この発明による方法の利点は、メモリ素子(分子メモリ素子)として用いることができる機能分子が、小数の分子群(Nは分子の数に等しく、その数はアンカーサイトの大きさによって規定され、1<N、N<100で、有利には、N≒2〜10)の形で10〜200nmの所定の間隔で任意の材料の導体通路上に配置することができることである。この手法によってのみ、メモリ又は回路素子に関して、個々の分子の離散的なエネルギー準位を活用することが可能である。
この方法の実施に関して、その目的に適っている場合には、この方法に反しない限り、別の工程を取り入れることができる。
更に、この発明の対象は、この発明にもとづく方法により製作された分子メモリマトリックスである。
導体通路上に分子の構造を構築する方法の工程 ミセルの構造とその化合物

Claims (13)

  1. 導体通路上に分子の構造を構築する方法であって、
    −構造化された導体通路(4)上に金属クラスタ(6)を組み込んだミセル(5)を配置する工程と、
    −金属クラスタ(6)の周りからミセル(5)のポリマー鎖を除去する工程と、
    −電気絶縁性の保護層(7)内に金属クラスタ(6)を組み入れる工程と、
    −機能分子(8)のために金属クラスタ(6)を露出させる工程と、
    −機能分子(8)を金属クラスタ(6)と結合させる工程と、
    を有する方法。
  2. 配置するミセル(5)の大きさに依存して、導体通路(4)の面を露出させることを特徴とする請求項1に記載の方法。
  3. 金属クラスタ(6)として、Au、Pt、Pd、Ti、Fe、In、Ag、Co、Gaから成るグループの中の少なくとも一つの成分を用いることを特徴とする請求項1又は2に記載の方法。
  4. ミセル(5)の配置が、ミセル(5)を含む溶液内に基板(1)を浸漬することによって行われることを特徴とする請求項1から3までのいずれか一つに記載の方法。
  5. 相異なる長さのポリマー鎖を有するミセル(5)を用いることを特徴とする請求項1から4までのいずれか一つに記載の方法。
  6. 10〜200nmのポリマー鎖を有するミセル(5)を用いることを特徴とする請求項1から5までのいずれか一つに記載の方法。
  7. 相異なる大きさの金属クラスタ(6)を用いることを特徴とする請求項1から6までのいずれか一つに記載の方法。
  8. 0.5〜20nmの大きさの金属クラスタ(6)を用いることを特徴とする請求項1から7までのいずれか一つに記載の方法。
  9. エッチングプロセスによって、金属クラスタ(6)のアンカーサイトの大きさを変化させることを特徴とする請求項1から8までのいずれか一つに記載の方法。
  10. 電界、電磁気的条件、光及び電気化学的条件の中の一つ以上が変化した場合に、電荷密度、電子構造、配座、原子グループの運動、電子の励起状態及び磁気スピンの中の一つ以上を変化させる形で反応する機能分子(8)を選択することを特徴とする請求項1から9までのいずれか一つに記載の方法。
  11. 請求項1から10までのいずれか一つに記載の方法により製造された分子メモリマトリックスにおいて、
    導体通路(4)上に、機能分子(8)を結合させた金属クラスタ(6)を有し、
    上部電極(9)が、導体通路(4)と交差するように配置されている、
    ことを特徴とする分子メモリマトリックス。
  12. 分子メモリ素子の点密度が、10〜1011個/mmであることを特徴とする請求項11に記載の分子メモリマトリックス。
  13. 導体通路(4)上の所定の位置に所定の数の分子メモリ素子を有することを特徴とする請求項11又は12に記載の分子メモリマトリックス。
JP2007545830A 2004-12-15 2005-11-30 導体通路上での分子構造の構築方法及び分子メモリマトリックス Active JP4940150B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004060738.9 2004-12-15
DE102004060738A DE102004060738B4 (de) 2004-12-15 2004-12-15 Verfahren zum strukturierten Aufbringen von Molekülen auf eine Leiterbahn
PCT/DE2005/002157 WO2006063553A1 (de) 2004-12-15 2005-11-30 Verfahren zum strukturierten aufbringen von molekülen auf eine leiterbahn sowie molekulare speichermatrix

Publications (2)

Publication Number Publication Date
JP2008523633A JP2008523633A (ja) 2008-07-03
JP4940150B2 true JP4940150B2 (ja) 2012-05-30

Family

ID=35976473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007545830A Active JP4940150B2 (ja) 2004-12-15 2005-11-30 導体通路上での分子構造の構築方法及び分子メモリマトリックス

Country Status (7)

Country Link
US (1) US7691433B2 (ja)
EP (1) EP1825534B1 (ja)
JP (1) JP4940150B2 (ja)
CN (1) CN101080826B (ja)
AT (1) ATE404998T1 (ja)
DE (2) DE102004060738B4 (ja)
WO (1) WO2006063553A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5445991B2 (ja) * 2007-08-09 2014-03-19 独立行政法人物質・材料研究機構 ナノフレーク状金属複合材料、その製造方法および表面増強ラマン散乱活性基板
JP5396063B2 (ja) * 2008-10-27 2014-01-22 独立行政法人物質・材料研究機構 機能性金属複合基板およびその製造方法
DE102009035419B4 (de) 2009-07-31 2018-03-08 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Herstellung eines CMOS-Bauelements mit molekularen Speicherelementen in einer Kontaktdurchführungsebene
CN103343317A (zh) * 2013-07-11 2013-10-09 南京大学 基于纳米团簇束流沉积系统制备TiO2纳米颗粒减反膜的方法
JP7166586B2 (ja) 2015-06-25 2022-11-08 ロズウェル バイオテクノロジーズ,インコーポレイテッド 生体分子センサーおよび方法
EP3408219B1 (en) 2016-01-28 2022-08-17 Roswell Biotechnologies, Inc Massively parallel dna sequencing apparatus
KR20180105699A (ko) 2016-01-28 2018-09-28 로스웰 바이오테크놀로지스 인코포레이티드 대규모 분자 전자소자 센서 어레이들을 이용하여 분석물들을 측정하는 방법들 및 장치
EP3882616A1 (en) 2016-02-09 2021-09-22 Roswell Biotechnologies, Inc Electronic label-free dna and genome sequencing
US9829456B1 (en) 2016-07-26 2017-11-28 Roswell Biotechnologies, Inc. Method of making a multi-electrode structure usable in molecular sensing devices
WO2018132457A1 (en) 2017-01-10 2018-07-19 Roswell Biotechnologies, Inc. Methods and systems for dna data storage
KR102601324B1 (ko) 2017-01-19 2023-11-10 로스웰 바이오테크놀로지스 인코포레이티드 2차원 레이어 재료를 포함하는 솔리드 스테이트 시퀀싱 디바이스들
US10508296B2 (en) 2017-04-25 2019-12-17 Roswell Biotechnologies, Inc. Enzymatic circuits for molecular sensors
WO2018200687A1 (en) 2017-04-25 2018-11-01 Roswell Biotechnologies, Inc. Enzymatic circuits for molecular sensors
EP3622086A4 (en) 2017-05-09 2021-04-21 Roswell Biotechnologies, Inc LINK PROBE CIRCUITS FOR MOLECULAR SENSORS
WO2019046589A1 (en) 2017-08-30 2019-03-07 Roswell Biotechnologies, Inc. PROCESSIVE ENZYME MOLECULAR ELECTRONIC SENSORS FOR STORING DNA DATA
WO2019075100A1 (en) 2017-10-10 2019-04-18 Roswell Biotechnologies, Inc. METHODS, APPARATUS AND SYSTEMS FOR STORING DNA DATA WITHOUT AMPLIFICATION

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159620A (en) 1997-03-31 2000-12-12 The Regents Of The University Of California Single-electron solid state electronic device
WO2001073150A1 (en) * 2000-03-24 2001-10-04 The State Of Oregon, Acting By And Through The State Board Of Higher Education On Behalf Of The University Of Oregon Scaffold-organized clusters and electronic devices made using such clusters
US6728129B2 (en) 2002-02-19 2004-04-27 The Regents Of The University Of California Multistate triple-decker dyads in three distinct architectures for information storage applications
JP3849632B2 (ja) * 2002-11-01 2006-11-22 ソニー株式会社 複合材料、複合材料の製造方法、人工発光毛髪および人工発光繊維
US6773954B1 (en) * 2002-12-05 2004-08-10 Advanced Micro Devices, Inc. Methods of forming passive layers in organic memory cells
JP4454931B2 (ja) * 2002-12-13 2010-04-21 キヤノン株式会社 ドットパターンを有する基板の製造方法及び柱状構造体の製造方法
US7597814B2 (en) * 2004-03-23 2009-10-06 Hewlett Packard Development Company, L.P. Structure formed with template having nanoscale features
JP4863428B2 (ja) * 2004-08-26 2012-01-25 独立行政法人科学技術振興機構 金属微粒子配列シート

Also Published As

Publication number Publication date
US7691433B2 (en) 2010-04-06
WO2006063553A1 (de) 2006-06-22
JP2008523633A (ja) 2008-07-03
EP1825534B1 (de) 2008-08-13
US20080220229A1 (en) 2008-09-11
DE102004060738A1 (de) 2006-08-10
ATE404998T1 (de) 2008-08-15
CN101080826A (zh) 2007-11-28
EP1825534A1 (de) 2007-08-29
DE102004060738B4 (de) 2008-07-03
DE502005005056D1 (de) 2008-09-25
CN101080826B (zh) 2010-08-11

Similar Documents

Publication Publication Date Title
JP4940150B2 (ja) 導体通路上での分子構造の構築方法及び分子メモリマトリックス
US7413973B2 (en) Method for manufacturing nano-gap electrode device
JP4505683B2 (ja) ナノチューブリボンを利用した電気機械式メモリアレイ及びその製造方法
Cagli et al. Resistive‐Switching Crossbar Memory Based on Ni–NiO Core–Shell Nanowires
US8142984B2 (en) Lithographically patterned nanowire electrodeposition
EP1374310A4 (en) NANOFABRICATION
US20080232153A1 (en) Non-volatile memory device
JP3864229B2 (ja) ナノギャップ電極の製造方法及び該方法により製造されたナノギャップ電極を有する素子
EP1496012A1 (en) Production device and production method for conductive nano-wire
KR20030085013A (ko) 분자 전자 장치를 제조하는 방법, 장치 및 메모리 시스템
WO2012050533A1 (en) A memristor comprising a protein and a method of manufacturing thereof
US7964443B2 (en) Method of forming a crossed wire molecular device including a self-assembled molecular layer
Subramanian et al. Reduced Stochastic Resistive Switching in Organic‐Inorganic Hybrid Memristors by Vapor‐Phase Infiltration
Lee et al. Enhancement of resistive switching under confined current path distribution enabled by insertion of atomically thin defective monolayer graphene
US7759160B2 (en) Method for producing conductor structures and applications thereof
US7456508B2 (en) Hosting structure of nanometric elements and corresponding manufacturing method
JP2010502033A (ja) プログラム可能な高分子電解質の電気スイッチ
KR100844987B1 (ko) 분자 소자 구조물 및 그 제조 방법
JP2005191214A (ja) 微細電子デバイスの製造方法
JP2004158530A (ja) 導電性有機分子薄膜を有する素子
EP2030241A2 (en) Molecular electronic devices and methods of fabricating same
JP2005501427A5 (ja)
JP2007044847A (ja) 電着方法
KR20080096126A (ko) 탄소 나노튜브 반도체 소자 제조 방법 및 그에 의한 탄소나노튜브 반도체 소자
WO2002095434A1 (es) Sensor magnetico basado en magnetoresistencia balistica mediante multicapas y pinholes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080718

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S801 Written request for registration of abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311801

ABAN Cancellation due to abandonment
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350