JP4454931B2 - ドットパターンを有する基板の製造方法及び柱状構造体の製造方法 - Google Patents

ドットパターンを有する基板の製造方法及び柱状構造体の製造方法 Download PDF

Info

Publication number
JP4454931B2
JP4454931B2 JP2002363132A JP2002363132A JP4454931B2 JP 4454931 B2 JP4454931 B2 JP 4454931B2 JP 2002363132 A JP2002363132 A JP 2002363132A JP 2002363132 A JP2002363132 A JP 2002363132A JP 4454931 B2 JP4454931 B2 JP 4454931B2
Authority
JP
Japan
Prior art keywords
substrate
component
columnar
dot pattern
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002363132A
Other languages
English (en)
Other versions
JP2004193525A (ja
JP2004193525A5 (ja
Inventor
美紀 小川
浩克 宮田
オットー・アルブレヒト
央 大倉
朗 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2002363132A priority Critical patent/JP4454931B2/ja
Priority to AU2003285773A priority patent/AU2003285773A1/en
Priority to PCT/JP2003/015950 priority patent/WO2004055872A2/en
Priority to US10/535,452 priority patent/US7387967B2/en
Publication of JP2004193525A publication Critical patent/JP2004193525A/ja
Publication of JP2004193525A5 publication Critical patent/JP2004193525A5/ja
Priority to US12/119,739 priority patent/US7892979B2/en
Application granted granted Critical
Publication of JP4454931B2 publication Critical patent/JP4454931B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Micromachines (AREA)
  • ing And Chemical Polishing (AREA)
  • Physical Vapour Deposition (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、微細な構造を有する柱状構造体及びその製造方法に係り、より詳細には、非常に微細な径を有し大きさの揃った柱状構造体を、非常に狭い間隔で基板上に配列形成することが可能な柱状構造体の作製方法に関する。特に、本発明は、量子効果を利用した電子デバイス及び光デバイスの高機能化並びに高性能化に寄与するものである。
【０００２】
【従来の技術】
バンドギャップの狭い半導体の微細構造が、バンドギャップの広い半導体によって２次元もしくは３次元にわたって囲まれた、いわゆる「低次元量子構造」は、光素子、電子素子の高機能化、高性能化に有望であり、将来の光・電子産業発展の鍵として、近年多大な関心を集めている。特に、３次元量子閉じこめ構造である量子ドットは、電子の強い閉じ込め効果に基づく状態密度の先鋭化に由来して、顕著な量子効果が多岐に渡り発現するため、従来にない優れた機能、性能を有する光・電子デバイスの基本構造としてその実現が期待されている。
【０００３】
これらの微細構造を形成する技術として、電子ビームやイオンビーム、STM針を利用したリソグラフィー技術があり、近年では１００ｎｍ以下の微細加工まで可能となっている。しかし、これらの方法は製造コストがまだ高価であり、また、加工時間が非常にかかるという欠点を持っている。また、閉じ込め効果をより増大させるためには、１００ｎｍオーダーのサイズよりさらに微細なサイズの構造が必要とされている。
【０００４】
これらを解決するために、微細構造をもったマスクを用いて基板をエッチングすることにより微細な構造体を形成する方法が提案されている。この、マスクを用いる方法では多数の微細構造体を一度に形成することが可能であり、加工時間において非常に有利である。
【０００５】
例えば、特許文献１では、まず複数の貫通孔を有するスルーホールメンブレンと呼ばれる多孔質体をマスクとして基板上にマスク材料を堆積させ、そのマスク材料からなるドットパターンを形成し、そのドットパターンをマスクとして基板をエッチングすることで基板表面に微細な突起を形成する方法が開示されている。
【０００６】
また、非特許文献１では、ジブロックコポリマーから形成されたミセルの核部分を利用して、基板表面に金のクラスターを形成し、該クラスターをマスクとして用い、ピラー状構造体を作製する方法が報告されている。ここでは、マスク、つまりクラスターの大きさはジブロックポリマー溶液に溶解した金属塩の量で、また、配列間隔はジブロックポリマーの疎水部分の分子量で規定できると記載されている。
【０００７】
【特許文献１】
特開平１１−１１２０９９号公報
【非特許文献１】
Journal of Applied Physics, Vol.91, No.9, 6057(2002)
【０００８】
【発明が解決しようとする課題】
これらマスクを用いる方法では、最終的に形成される微細構造体の大きさ、配列の間隔はマスクの構造によってほぼ決められると言える。
【０００９】
前記特許文献１でも微細な突起の構造は、最初のマスクとなるスルーホールメンブレンの構造に決定される。前記特許文献１のスルーホールメンブレンは、アルミニウム基板に所望の配列の突起を有する別基板を押し付け、該アルミニウム基板に微細な窪みパターンを形成し、次に該アルミニウム基板を酸性電解質溶液中において陽極酸化することにより窪み部分を孔として形成されるものである。よって、配列間隔を初めの別基板の突起の配列以下にすることはできず、実質的には数十ナノメートルのオーダーが限界と思われる。また、孔径は後処理によって配列間隔以内で大きくすることは可能であるが小さくすることは難しいため実質的には数十ナノメートルオーダーであることが多い。
【００１０】
しかしながら、半導体の微細構造の寸法をおよそ２０ｎｍ以下にすると、その構造内の電子や正孔のエネルギー分布幅を非常に狭くすることができると言われている。例えば、量子細線や量子ドットと呼ばれる微細構造を半導体レーザに応用すれば、閾値電流の極めて低い半導体レーザを実現することができる。よって、このような半導体レーザを実現するにためには、上記数十ナノメートルオーダーよりもさらに微細なサイズの形状を有する構造体を均一にかつ高密度に形成する技術が必要とされている。
【００１１】
また、これら微細な構造体は単電子トランジスタや単電子メモリといった単電子デバイスへの応用にも期待されているが、量子サイズ効果等の特異的な性質を発現するのは多くの場合、１０ｎｍ未満の大きさになった場合である。よって、単電子デバイスへの応用を考えた上でも、さらなる超微細構造の実現が望まれているのである。
【００１２】
一方、非特許文献１の報告では、１０ｎｍ以下の直径のピラー状構造体が可能となっている。しかし、配列の間隔はジブロックポリマーから形成されるミセルの大きさに規定され、１００ｎｍ前後である。安定的にミセルを形成させるには、ジブロックポリマーの疎水部と親水部の安定的な分離が必要であり、このためにはポリマー内の疎水部、親水部それぞれにある程度の鎖長が必要である。よって、疎水部の鎖長の短縮による配列間隔の短縮にも実際には限界があり、上記高密度化に対してはまだ問題が残されていると言える。
【００１３】
本発明は、上記問題点に鑑みなされたもので、非常に微細なサイズの柱状構造体を微細な間隔で低コストかつ短時間で基板上に形成する方法、及び、その製造方法により形成された柱状構造体を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、ドットパターンを有する基板の製造方法であって、基板上に、第１の成分と該第１の成分とは異なる第２の成分とを蒸着することによって、該第１の成分を含む複数の柱状の部材と、該第２の成分を含み且つ該柱状の部材を取り囲む領域とを含み構成される構造体を用意する工程と、前記構造体から前記柱状の部材を除去する除去工程と、ドットパターンを形成するために、前記除去工程によって得られる多孔体が有する柱状の空孔内に材料を導入する導入工程と、前記多孔体を除去する工程と、を有し、前記第１の成分と第２の成分との全量に対して、該第２の成分が２０atomic％以上７０atomic％以下の割合で含まれていることを特徴とする。
【００１５】
前記第１の成分と前記第２の成分とが互いに共晶系にあることが望ましい。
【００１６】
本発明は、ドットパターンを有する基板の製造方法であって、基板上に、第１の成分と該第１の成分とは異なる第２の成分とをスパッタリングすることによって、該第１の成分を含む複数の柱状の部材と、該第２の成分を含み且つ該柱状の部材を取り囲む領域とを含み構成される構造体を用意する工程と、前記構造体から前記柱状の部材を除去する除去工程と、ドットパターンを形成するために、前記除去工程によって得られる多孔体が有する柱状の空孔内に材料を導入する導入工程と、前記多孔体を除去する工程と、を有し、前記第１の成分と第２の成分との全量に対して、該第２の成分が２０atomic％以上７０atomic％以下の割合で含まれていることを特徴とする。
【００１７】
前記第１の成分と前記第２の成分との全量に対して、該第２の成分が３０ａｔｏｍｉｃ％以上６０ａｔｏｍｉｃ％以下の割合で含まれることが望ましい。
【００１８】
前記柱状の部材が、結晶性の柱状アルミニウムであることが望ましい。
【００１９】
前記領域が、非晶質なシリコンとゲルマニウムの混合物であることが望ましい。
【００２０】
前記柱状の部材の直径が０．５ｎｍ以上１５ｎｍ以下であることが望ましい。
【００２１】
前記柱状の部材どうしの間隔が５ｎｍ以上２０ｎｍ以下であることが望ましい。
【００２２】
前記材料が金属類であることが望ましい。
【００２３】
前記柱状の部材を除去する除去工程がエッチングであることが望ましい。
【００２４】
前記導入工程が電着であることが望ましい。
【００２５】
また、本発明は、上記いずれかに記載の方法により製造されたドットパターンを有する基板を用いた柱状構造体の製造方法であって、前記ドットパターンをマスクとして前記基板をエッチングする工程と、前記ドットパターンを除去する工程と、を有することを特徴とする。前記ドットパターンをマスクとして前記基板をエッチングする工程において、該エッチングがドライエッチングであることが望ましい。
【００２６】
以下、上記多孔体の母材となる構造体について説明を加える。
【００２７】
本発明で適用される構造体は、第１の成分と第２の成分を含み構成される構造体であって、該第１の成分を含み構成される柱状物質が、該第２の成分を含み構成される部材に取り囲まれているものである。この構成では、該構造体には該第２の成分が、該第１の成分と第２の成分の全量に対して２０atomic％以上７０atomic％以下の割合で含まれていることが望ましい。
【００２８】
上記割合は、前記構造体を構成する前記第１の成分と第２の成分の全量に対する前記第２の成分の割合のことであり、好ましくは２５atomic％以上６５atomic％以下、より好ましくは３０atomic％以上６０atomic％以下である。
【００２９】
なお、前記柱状物質は、実質的に柱状形状が実現していればよく、例えば柱状物質の成分として第２の成分が含まれていてもよいし、前記部材に第１の成分が含まれていてもよい。また、前記柱状物質やその周囲の部材に酸素、アルゴン、窒素、水素などが少量含まれていてもよい。
【００３０】
上記割合は、例えば誘導結合型プラズマ発光分析法で定量分析することにより得られる。
【００３１】
前記第１及び第２の成分としては、両者の成分系相平衡図において、共晶点を有する材料（いわゆる共晶系の材料）であることが好ましい。特に共晶点が３００℃以上好ましくは４００℃以上であるのがよい。なお、第１の成分と第２の成分として好ましい組み合わせとしては、第１の成分としてＡｌを用い、第２の成分としてＳｉを用いる形態、第１の成分としてＡｌを用い、第２の成分としてＧｅを用いる形態、あるいは第１の成分としてＡｌを用い、第２の成分としてＳｉxＧｅ1-x（０＜ｘ＜１）を用いるのが好ましい。
【００３２】
前記柱状物質の平面形状は、円形あるいは楕円形状である。前記構造体には、前記第２の成分を含み構成されるマトリックス中に複数の前記柱状物質が分散していることになる。柱状物質の径（平面形状が円の場合は直径）は、主として前記構造体の組成（即ち、前記第２の成分の割合）に応じて制御可能であるが、その平均径は、０．５ｎｍ以上５０ｎｍ以下、好ましくは０．５ｎｍ以上２０ｎｍ以下、さらに好ましくは０．５ｎｍ以上１５ｎｍ以下である。楕円等の場合は、最も長い外径部が、上記範囲内であればよい。ここで平均径とは、例えば、実際のＳＥＭ写真（約１００ｎｍ×７０ｎｍの範囲）で観察される柱状の部分を、その写真から直接、あるいはコンピュータで画像処理して、導出される値である。平均径の下限としては１ｎｍ以上、あるいは数ｎｍ以上であることが実用的な下限値である。
【００３３】
また、複数の柱状物質間の中心間距離２Ｒは、２ｎｍ以上３０ｎｍ以下、好ましくは５ｎｍ以上２０ｎｍ以下、更に好ましくは５ｎｍ以上１５ｎｍ以下である。勿論、中心間距離の下限として上記２Ｒは、柱状物質どうしが接触しない間隔は最低限備えている必要がある。
【００３４】
前記構造体は、膜状の構造体であることが好ましく、かかる場合、前記柱状の部材は膜の面内方向に対して略垂直になるように前記第２の成分を含み構成されるマトリックス中に分散していることになる。膜状構造体の膜厚としては、特に限定されるものではないが、１ｎｍ〜１００μｍの範囲で適用できる。プロセス時間等を考慮してより現実的な膜厚としては、１ｎｍ〜１μｍ程度である。特に３００ｎｍ以上の膜厚でも柱状構造が維持されていることが好ましい。
【００３５】
前記構造体は膜状の構造体であることが好ましく、基板上に当該構造体が設けられていてもよい。基板としては、特に限定されるものではないが、石英ガラスなどの絶縁性基板、シリコン基板、ガリウム砒素、あるいはインジウム燐などの半導体基板、アルミニウムなどの金属基板あるいは支持部材としての基板上に上記構造体が形成できるのであれば、フレキシブル基板（例えばポリイミド樹脂など）も用いることができる。
【００３６】
前記構造体は、非平衡状態で成膜する方法を利用して作製することができる。当該成膜方法としては、スパッタリング法が好ましいが、抵抗加熱蒸着、電子ビーム蒸着（ＥＢ蒸着）、イオンプレーティング法をはじめとする任意の非平衡状態で物質を形成する成膜法が適用可能である。スパッタリング法で行う場合には、マグネトロンスパッタリング、ＲＦスパッタリング、ＥＣＲスパッタリング、ＤＣスパッタリング法を用いることができる。スパッタリング法で行う場合は、アルゴンガス雰囲気中で反応装置内の圧力を０.２Ｐａから1Ｐａ程度にして成膜を行う。スパッタリングの際には、ターゲット原料として前記第１の材料と第２の材料をそれぞれ別途用意しても良いが、予め所望の割合で第１の材料と第２の材料が焼成されたターゲット材料を用いてもよい。
【００３７】
基板上に形成される前記構造体は、基板温度を２０℃以上３００℃以下、好ましくは２０℃以上２００℃以下で形成されることが好ましい。
【００３８】
前記構造体から前記柱状物質を除去（ウェットエッチングあるいはドライエッチングなど）することにより複数の柱状の孔を有する多孔体（多孔質体）が形成される。エッチングには、柱状の部材を選択的に除去できればよく、エッチング液としては例えば、燐酸、硫酸、塩酸、硝酸などの酸が好適である。当該除去により形成される多孔体の孔は、互いに連結せず独立していることが好適である。
【００３９】
上記構造体から多孔体を作製する方法として、第１の成分と第２の成分を含み構成される構造体であって、該第１の成分を含み構成される柱状の部材が、該第２の成分を含み構成される領域に取り囲まれており、且つ該構造体には該第２の成分が、該第１の成分と第２の成分の全量に対して２０atomic％以上７０atomic％以下の割合で含まれている該構造体を用意する工程、及び該構造体から該柱状の部材を除去する工程を有することが望ましい。
【００４０】
【発明の実施の形態】
以下、本発明に係る柱状構造体及びその製造方法の実施の形態を添付図面を参照して説明する。
【００４１】
本実施形態は、従来の多孔質体と比較して、孔径、及び、細孔の配列間隔が非常に微細な新規の多孔質膜を用いて微細なドットパターンを形成し、該ドットパターンをマスクとして非常に微細な構造をもった柱状構造体を作製するものである。
【００４２】
ここで、本実施形態による該多孔質膜について説明する。
【００４３】
基板上に、例えばスパッタリング等の方法で、互いに共晶系にある複数の物質の膜を形成した場合、各々の成分は、膜中において混合することなく独立に存在する。そして、特定の材料系について、成膜条件と物質の組成が最適化された場合、図２のようにある成分が微細な径の柱状の形態、すなわち柱状物質２２となって、他成分のマトリックス２３中に分散して存在した構造が形成される。この構造は、本発明者らによって発見された新規な構造体であり、柱状物質は、基板界面から膜表面まで貫通して存在する。形成される柱状物質の１本の柱の径は、０．５ｎｍから１５ｎｍの範囲である。また、柱状物質の中心間間隔は５ｎｍから２０ｎｍの範囲にある。
【００４４】
具体例を用いて説明すると、スパッタリングでアルミニウムとシリコンの混合膜を基板上に作製した場合、条件が最適化されると、非晶質なシリコンのマトリクス中に結晶性の柱状アルミニウムが形成される。形成される柱状アルミニウムの１本の柱の径は、０．５ｎｍから１５ｎｍの範囲である。アルミニウムは、膜中において、基板界面から膜表面に至るまで、単一の柱として存在していることが走査型電子顕微鏡の観察によって示されている。同様の構造は、スパッタリングで作製したアルミニウムとゲルマニウムの混合膜に関しても、形成が確認されている。膜厚は、スパッタリング時間を調整することで制御することが可能であり、スパッタリングを中断しない限り、膜厚を厚くしても柱状構造が途切れることはない。
【００４５】
本実施形態は、図３に示すように上記の柱状物質を含む膜から柱状物質を除去したものを多孔質膜３３として用い、その細孔にマスクの材料となる物質を導入し、該多孔質膜を除去することによって基板上に図４に示すようなドットパターン４２を得て、さらに、該ドットパターンをマスクとして基板をエッチングすることで、非常に微細な構造を持った柱状構造体を複数個同時に、つまり短時間で作製し得たものである。
【００４６】
次に、本実施形態の製造方法について説明する。
【００４７】
以下の工程（Ａ）〜工程（Ｄ）により、非常に微細な径の柱状構造体を基板上に非常に微細な間隔で形成することができる。図１は本実施形態による柱状構造体の製造方法を示した断面模式図である。
工程（Ａ）：基板の用意
まず、図１（ａ）に示すように、基板１１を用意する。この基板１１は、基本的に材質や厚さを限定されるものではなく、ガラス、金属、セラミックス、半導体、有機物等種々のものが使用可能である。該基板１１は、基板そのものが柱状構造体となるバルク材料であってもよいし、下地基板の上に柱状構造体となる材料層（柱状構造体形成層）が形成されていてもよい。本実施形態では、バルク材料である基板も、下地基板表面に柱状構造体形成層が形成されているものもあわせて基板と称する。
【００４８】
基板１１には、ＧａＡｓ、ＩｎＡｓ等の半導体が、光・電子デバイスへの応用を考えた上で有用であるが、これに限らない。所望の微細柱状構造体の構成にあわせて、例えばＡｌＧａＡｓ／ＧａＡｓやＧａＡｓ／ＩｎＧａＡｓといった２層以上から成る多重量子井戸構造の層が柱状構造体形成層として下地基板表面に形成されていても構わない。また、この柱状構造体形成層は、分子ビームエピタキシー法（MBE法）等既存の方で形成することができる。
工程（Ｂ）：多孔質膜形成
次に、この基板１１上に図１（ｃ）に示すような細孔１４を有する多孔質膜１５を形成する方法について詳細に説明する。
【００４９】
図１（ｂ）に示すように、互いに共晶径を形成する材料を適当な比率で含むターゲットを用いて、スパッタリング法により、柱状形態の第一の成分である柱状物質1２が他の成分のマトリクス１３中に分散されている構造の薄膜を、基板１１上に作製する。この場合、使用するターゲットは、２つの成分の混合体である必要はなく、一方の物質の上にもう一方の物質が置かれているようなものでも良く、また、２つの物質が所望の面積比を与えるように貼りあわせられているような構成のものでも良い。
【００５０】
例示すると、アルミニウムターゲット上にシリコンウエハーを適当な量置いた状態でスパッタリングを行うことで上記構造の膜を基板１１上に作製することができる。
【００５１】
膜形成は、スパッタリングを例にとって説明するが、同様の構造が形成できる成膜法であれば、本発明に適用することができる。
【００５２】
形成される柱状物質１２の柱一本の平均径２ｒは、０．５ｎｍから１５ｎｍの範囲である。また、柱状物質１２の平均中心間隔は２Ｒは５ｎｍから２０ｎｍの範囲にある。（図１（ｂ）参照）
次に、図１（ｃ）に示すように、作製した構造体から、上記柱状物質１２を除去して、多孔質膜１５を形成する。柱状物質１２の選択除去には、ウェットエッチングが好ましく用いられる。例えば、非晶質なシリコンのマトリクス中に形成された結晶性の柱状アルミニウムの場合には、リン酸や硫酸でエッチングすることによって、シリコンの形状を変化させることなく、アルミニウムのみを除去し細孔１４を形成することが可能である。
【００５３】
また、ここでその後のプロセスを簡便に行うため、形成された多孔質膜１５に対して化学処理を施し、多孔質層の性質を変化させる工程をおこなうこともある。この場合の化学処理とは、具体的には酸化処理等を示す。
工程（Ｃ）：ドットパターンの形成
次に、図１（ｄ）に示すように、多孔質膜１５の細孔１４内にドットパターン１６を形成する方法について説明する。
【００５４】
ドットパターンの材料としてはＰｔ、Ａｕ、Ｎｉ、Ａｌ、Ｔａ等金属類や酸化シリコン、窒化シリコンなどを用いればよい。すなわち、マスクとして、基板１１とのエッチングにおいて選択性がとれ、かつ後の工程において支障のない材料ならよい。また、基板１１が導電性を有していれば、電着プロセスによって、金属等は簡単に導入することができる。また、電着プロセス等で、細孔１４の底に触媒となる物質を形成し、その触媒の作用によって目的の材料を形成しても良い。また、細孔１４の底部の触媒は、多孔質膜１５を形成する前に基板１１の表面に蒸着等の方法によって形成しておいても良い。
【００５５】
また、有機物もドットパターンの材料として用いることが可能である。例えばポリアニリンなど、有機物を多孔質層の空孔内で電解重合することにより良好なマスクパターンとすることができる。
【００５６】
上記操作によって、図１（d）に示すように、最初の膜において柱状物質１２を取り囲んでいたマトリクス１３中に、目的のドットパターン材料で構成されるドットパターン１６が形成される。
【００５７】
次に、図１（ｅ）に示すように、多孔質膜１５を除去する。この工程では、多孔質膜１５を選択的に除去し、ドットパターン１６のみが基板１１上に配列した構造が形成される。図４は、この工程により基板１１（図中の例では符号４１）上に形成されたドットパターン１６（図中の例では符号４２）を示す斜視図である。
【００５８】
多孔質膜１５を選択的に除去する方法としては、エッチング等のプロセスを適用することが可能である。例えば、シリコンが最初の多孔質膜材料であり、工程（Ｂ）において化学処理を施し酸化ケイ素に変化した場合には、希フッ酸によるエッチングが良好に適用可能である。
【００５９】
以上の工程（Ｃ）により、図１（ｅ）に示すように基板１１上にドットパターン１６が形成される。
工程（Ｄ）：基板のエッチング
次に、図１（ｆ）に示すように、基板１１をエッチングすることにより、その基板表面に柱状構造体１７を形成する。ここで、このエッチングは酸などによりウェットエッチングを用いてもよいが、Ａｒイオンミリングや反応性イオンによるエッチング等のドライエッチングのほうがより好適である。中でも特にイオン銃により数百〜数kVに加速したイオンを試料に照射しエッチングする方法である反応性イオンビームエッチング法（ＲＩＢＥ）は精度の高い垂直加工が可能であり、好適である。
【００６０】
次に、図１（ｇ）に示すように、プラズマ酸化処理や適当な酸処理（ウェット）等によりマスクとなったドットパターン１６を除去すれば、所望の材料からなる柱状構造体１７が得られる。
【００６１】
また、ここで、形成された柱状構造体１７に対してさらにアニール処理を行い、柱状構造体１７内の再結晶化を行ってもよい。
【００６２】
また、ＭＢＥ法や有機金属気層エピタキシー法（ＭＯＶＰＥ）等の既存の結晶成長技術を用いて柱状構造体１７の空孔内に原子、分子あるいは反応ガス等を供給するようにすれば、他の材料による埋め込み層を形成することも可能である。
【００６３】
以上説明したように、本実施形態によれば、互いに共晶系にある複数の物質からなる膜から非常に微細な構造を持った新規な多孔質膜を作製し、その細孔にマスク材料となる物質を導入し、該多孔質膜を除去することによってドットパターンを得て、さらに、該ドットパターンをマスクとして基板をエッチングすることで、非常に微細な構造を持った柱状構造体を微細な配列間隔で、一括して複数個作製できる。
【００６４】
従って、本実施形態にて作製された柱状構造体を、例えば半導体レーザーに適用すれば、閾値電流の低下、特性の安定化、利得の向上などの高性能化を図ることができ、さらに、電子や光の閉じ込め効果及び量子効果を利用した演算素子等の電子デバイス及び光デバイスにも適用することもでき、その高機能化並びに高性能化に寄与することできる。
【００６５】
【実施例】
以下、実施例を用いてさらに詳細に本発明を説明するが、本発明は、これらの実施例に限定されるものではなく、材料、反応条件等は、同様な構造の柱状構造体が得られる範囲で自由に変えることが可能である。
（実施例１：第１の材料Ａｌ、第２の材料Ｓｉ）
本実施例では、多孔質膜の母材となる混合膜として、シリコンに周囲を囲まれたアルミニウム構造体部分が円柱状構造であり、その径２ｒが３ｎｍであり、間隔２Ｒが７ｎｍ、長さＬが２００ｎｍであるアルミニウム細線を得た。
【００６６】
まず、このアルミニウム細線の作製方法を説明する。
【００６７】
ガラス基板上に、ＲＦマグネトロンスパッタリング法を用いて、シリコンをアルミニウムとシリコンの全量に対して５５ａｔｏｍｉｃ％含んだアルミニウムシリコン混合膜を約２００ｎｍ形成する。ターゲットには、４インチのアルミニウムターゲット上に１５ｍｍ角のシリコンチップ１３を８枚おいたものを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：５０ｓｃｃｍ、放電圧力：０．７Ｐａ、投入電力：１ｋＷとした。また、基板温度は室温とした。
【００６８】
なお、ここではターゲットとして、アルミニウムターゲット上にシリコンチップを８枚置いたものを用いたが、シリコンチップの枚数はこれに限定されるものではなく、スパッタ条件により変化し、アルミニウムシリコン混合膜の組成が約５５ａｔｏｍｉｃ％近辺になれば良い。また、ターゲットはアルミニウムターゲット上にシリコンチップを置いたものに限定したものではなく、シリコンターゲット上にアルミニウムチップを置いたものでも良いし、シリコンとアルミニウムの粉末を焼結したターゲットを用いても良い。
【００６９】
次に、このようにして得られたアルミニウムシリコン混合膜をＩＣＰ（誘導結合型プラズマ発光分析）にて、シリコンのアルミニウムとシリコンの全量に対する分量（ａｔｏｍｉｃ％）を分析した。その結果、シリコンのアルミニウムとシリコンの全量に対する分量は約５５ａｔｏｍｉｃ％であった。なお、ここでは測定の都合上、基板として、カーボン基板上に堆積したアルミニウムシリコン混合膜を用いた。
【００７０】
ＦＥ−ＳＥＭ（電界放出走査型電子顕微鏡）にて、アルミニウムシリコン混合膜を観察した。基板真上方向から見た表面の形状は、シリコンに囲まれた円形のアルミニウムナノ構造体が二次元的に配列していた。アルミニウムナノ構造体部分の孔径は３ｎｍであり、その平均中心間間隔は７ｎｍであった。また、断面をＦＥ−ＳＥＭにて観察した所、高さは２００ｎｍであり、それぞれのアルミニウムナノ構造体部分はお互いに独立していた。
【００７１】
また、Ｘ線回折法でこの試料を観察した所、結晶性を示すシリコンのピークは確認できず、シリコンは非晶質であった。
【００７２】
従って、シリコンに周囲を囲まれた間隔２Ｒが７ｎｍ、径２ｒが３ｎｍ、高さＬが２００ｎｍのアルミニウム細線を含んだアルミニウムシリコンナノ構造体を作製することができた。
【００７３】
（比較例）
上記実施例の比較試料Ａとして、ガラス基板上に、スパッタ法を用いて、シリコンをアルミニウムとシリコンの全量に対して１５ａｔｏｍｉｃ％含んだアルミニウムシリコン混合膜を約２００ｎｍ形成した。ターゲットには、４インチのアルミニウムターゲット上に１５ｍｍ角のシリコンチップ１３を２枚おいたものを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：５０ｓｃｃｍ、放電圧力：０．７Ｐａ、投入電力：１ｋＷとした。また、基板温度は室温とした。
【００７４】
ＦＥ−ＳＥＭ（電界放出走査型電子顕微鏡）にて、比較試料Ａを観察した。基板真上方向から見た表面の形状は、アルミニウム部分は円形状にはなっておらず、縄状になっていた。即ち、アルミニウムの柱状構造体がシリコン領域内に均質に分散した微細構造体となっていなかった。さらに、その大きさは１０ｎｍを遥かに超えていた。また、断面をＦＥ−ＳＥＭにて観察した所、アルミニウム部分の幅は１５ｎｍを超えていた。なお、このようにして得られたアルミニウムシリコン混合膜をＩＣＰ（誘導結合型プラズマ発光分析）にて、シリコンのアルミニウムとシリコンの全量に対する分量（ａｔｏｍｉｃ％）を分析した。その結果、シリコンのアルミニウムとシリコンの全量に対する分量は約１５ａｔｏｍｉｃ％であった。
【００７５】
さらに、比較試料Ｂとして、ガラス基板上に、スパッタ法を用いて、シリコンをアルミニウムとシリコンの全量に対して７５ａｔｏｍｉｃ％含んだアルミニウムシリコン混合膜を約２００ｎｍ形成した。ターゲットには、４インチのアルミニウムターゲット上に１５ｍｍ角のシリコンチップ１３を１４枚おいたものを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：５０ｓｃｃｍ、放電圧力：０．７Ｐａ、投入電力：１ｋＷとした。また、基板温度は室温とした。
【００７６】
ＦＥ−ＳＥＭ（電界放出走査型電子顕微鏡）にて、比較試料Ｂを観察した。基板真上方向から見た試料表面には、アルミニウム部分を観察することができなかった。また、断面をＦＥ−ＳＥＭにて観察しても、明確にアルミニウム部分を観察することができなかった。なお、このようにして得られたアルミニウムシリコン混合膜をＩＣＰ（誘導結合型プラズマ発光分析）にて、シリコンのアルミニウムとシリコンの全量に対する分量（ａｔｏｍｉｃ％）を分析した。その結果、シリコンのアルミニウムとシリコンの全量に対する分量は約７５ａｔｏｍｉｃ％であった。
【００７７】
また、比較試料Ａを作製した場合と、シリコンチップの枚数の条件のみを変え、アルミニウムシリコン混合体の全量に対するシリコンの割合が、２０ａｔｏｍｉｃ％、３５ａｔｏｍｉｃ％、５０ａｔｏｍｉｃ％、６０ａｔｏｍｉｃ％、７０ａｔｏｍｉｃ％である試料を作製した。アルミニウムの柱状構造体がシリコン領域内に均質に分散した微細構造体となっている場合を○、なっていない場合を×としたものを以下に示す。
【００７８】
【表１】
Figure 0004454931
このように、アルミニウムとシリコンの全量に対するシリコン含有量を、２０ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下に調整することで、作製されたアルミニウムナノ構造体の孔径の制御が可能であり、また、直線性に優れたアルミニウム細線の作製が可能になる。なお、構造の確認には、ＳＥＭの他にもＴＥＭ（透過型電子顕微鏡）等を利用するのがよい。なお、上記含有量に関しては上記シリコンに代えてゲルマニウム、あるいはシリコンとゲルマニウムの混合物を用いても同様であった。
【００７９】
さらに、比較試料Ｃとして、ガラス基板上に、スパッタ法を用いて、シリコンをアルミニウムとシリコンの全量に対して５５ａｔｏｍｉｃ％含んだアルミニウムシリコン混合膜を約２００ｎｍ形成した。ターゲットには、４インチのアルミニウムターゲット上に１５ｍｍ角のシリコンチップ１３を８枚おいたものを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：５０ｓｃｃｍ、放電圧力：０．７Ｐａ、投入電力：１ｋＷとした。また、基板温度は２５０℃とした。
【００８０】
ＦＥ−ＳＥＭ（電界放出走査型電子顕微鏡）にて、比較試料Ｃを観察した。基板真上方向から見た試料表面には、アルミニウムとシリコンの明瞭な境界を確認することができなかった。つまり、アルミニウムナノ構造体を確認することができなかった。即ち、基板温度が高すぎると、より安定な状態に変化してしまうため、このようなアルミニウムナノ構造体を形成する膜成長ができていないと思われる。
【００８１】
なお、柱状の部材が分散した構造体を得る為に、ターゲットの組成をＡｌ：Ｓｉ＝５５：４５などに設定することも好ましい形態である。
（実施例２）
本実施例は、共晶を形成する物質としてアルミニウムとシリコンを用い酸化シリコンの多孔質膜を作製し、該多孔質膜を用いて金のドットパターンを作製し、代表的な半導体材料であるＧａＡｓからなる基板をエッチングして非常に微細な構造を有するＧａＡｓ柱状構造体を作製した例である。
【００８２】
本実施例では基板としてＧａＡｓ基板を用いた。この基板上にシリコン多孔質膜を形成する方法について説明する。
【００８３】
まず、前記基板上に１００ｎｍのアルミニウム−シリコン混合膜を成膜した。ターゲットは４インチのアルミニウムターゲット上に１５ｍｍ角のシリコンチップを６枚おいたものである。スパッタは、ＲＦ電源を用いて、Ａｒ流量：５０ｓｃｃｍ、放電圧力：０．７Ｐａ、投入電力：３００Ｗの条件で行った。また、基板温度は室温とした。
【００８４】
ここではターゲットとして、アルミニウムターゲット上にシリコンチップを６枚置いたものを用いたが、シリコンチップの枚数はスパッタ条件により変化するため、これに限定されるものではなく、後述するような、柱状のアルミウムがシリコン中に分散した所望の構造が形成できるものであればよい。また、ターゲットはアルミニウムターゲット上にシリコンチップを置いたものに限定したものではなく、シリコンターゲット上にアルミニウムチップを置いたものでも良いし、シリコンとアルミニウムの粉末を焼結したターゲットを用いても良い。
【００８５】
さらに、本実施例ではスパッタリング法としてＲＦスパッタリング法を用いたが、これに限定されるものではなく、ＥＣＲスパッタリング法、ＤＣスパッタリング法、イオンビームスパッタリング法でもよい。さらに、スパッタリング条件は装置に依存しており、これに限定されるものではない。また、スパッタ法以外の蒸着法であっても、所望の構造体が形成できる方法であれば、本発明に適用可能である。
【００８６】
このようにして得られたアルミニウム−シリコン混合膜をＩＣＰ（誘導結合型プラズマ発光分析）にて、アルミニウムとシリコンの全量に対する該シリコンの分量（atomic％）を分析した。その結果、アルミニウムとシリコンの全量に対する該シリコンの分量は約３７atomic％であった。
【００８７】
また、電界放出走査型電子顕微鏡（ＦＥ−ＳＥＭ）にて、以上のように作製されたアルミニウム−シリコン混合膜を観察したところ、シリコン部材に囲まれたほぼ円形の微細な柱状アルミニウムが二次元的に配列していた。柱状アルミニウム部分の画像処理より求めた平均径は２ｒは５ｎｍであり、その平均中心間隔２Ｒは１０ｎｍであった。また、断面をＦＥ−ＳＥＭにて観察した所、膜の高さＬは１００ｎｍであり、それぞれの柱状アルミニウムの部分はお互いに独立していた。
【００８８】
また、Ｘ線回折法でこの薄膜試料を分析したところ、シリコンの回折線は確認できず、シリコンは非晶質であることがわかった。一方、複数のアルミニウムの回折線が確認できたことより、アルミニウムは多結晶であることが分かった。
【００８９】
以上のことから、非晶質シリコンに周囲を囲まれ、平均径５ｎｍ、平均高さ１００ｎｍの結晶性の柱状アルミニウムが平均間隔１０ｎｍで配列されたアルミニウム−シリコン構造体の作製が確認できた。
【００９０】
次に、上記のように得られたアルミニウム−シリコン構造体を９８％硫酸に浸漬し、アルミニウム柱状構造部分のみを選択的にエッチングして細孔を形成した。エッチング後の膜をＦＥ−ＳＥＭで観察した結果、柱状のアルミニウムのみが除去され、多孔質膜になっていることが確認された。シリコン部の形状は、アルミニウム除去前と比較して実質的に変化していないことがわかった。この場合も断面をＦＥ−ＳＥＭで観察したところ、アルミニウムは基板界面まで完全に除去されていることが明らかとなった。以上の工程によって、基板上に基板に対して垂直な貫通孔を有するシリコンの多孔質膜を作製できた。
【００９１】
次に、作製した多孔質膜の細孔に金を導入し、ドットパターンを作製する方法について説明する。
【００９２】
まず、上記の工程で作製したシリコン多孔質膜を市販の電気メッキ液（高純度化学研究所製金用電気メッキ液、商品コードＫ−２４Ｅ）中に入れ、４０℃に保持した酸性浴（ｐＨ＝４．５）中において、０．５Ａ／ｄｍ2の電流密度で電着を行った。
【００９３】
金の電着を行った後の膜は、純水で洗浄した後、ＦＥ−ＳＥＭで、表面及び断面の観察を行った。その結果、金が細孔中に均一に導入され、微細な柱状構造を形成していることが確認された。
【００９４】
この膜をさらに３０％の水酸化ナトリウム水溶液中に浸漬し、金の周囲に存在するシリコンの除去を行った。この水酸化ナトリウム水溶液による処理には、ＧａＡｓ基板表面に存在する酸化物層を除去し洗浄する効果もある。シリコンの除去後の基板をＦＥ−ＳＥＭで観察した結果、表面に微細な柱状構造の金が高密度で配列され、金のドットパターンが形成されていることが確認された。画像処理より求めた柱状の金の平均径２ｒ´は５ｎｍであり、その平均中心間隔２Ｒは１０ｎｍであり、高さＬ´は１０ｎｍであった。
【００９５】
次に、ドットパターンが形成された該基板をエッチングした。エッチングは、反応性イオンビームエッチング法（ＲＩＢＥ）で行った。ただし、ＲＩＢＥ法を用いると、ぶつけられた加速イオンのため、ＧａＡＳ表面に損傷が入ってしまうことがある。この場合は後述のようにアニール処理を行うことが好ましい。
【００９６】
前記エッチング工程の後に（Ｎａ2ＳＯ4 ，Ｃ6ＦｅＫ3Ｎ6 ，Ｈ2ＮＣＳＮＨ2）水溶液に基板を浸漬して、金のドットパターンを除去した。
【００９７】
さらに、Ａｓリッチの雰囲気下に前記基板を設置し、５８０℃まで昇温してアニールし、再結晶化を行った。
【００９８】
透過電子顕微鏡（ＴＥＭ）にて、以上の工程を経た基板を観察したところ、微細な柱状形状のＧａＡｓが基板上に配列していることが観察され、柱状構造体が形成されたことが確認された。観察像から概算された柱状構造体の直径は４ｎｍ、高さは２０ｎｍであり、中心間隔は１０ｎｍで配列していた。
【００９９】
よって、本実施例によれは、上記多孔質膜からドットパターンを形成してマスクとして用いることにより、非常に微細な構造を有するＧａＡｓ柱状構造体を微細な間隔を持って複数同時に形成できることが確認された。
（実施例３）
本実施例は、共晶を形成する物質としてアルミニウムとゲルマニウムを用いゲルマニウムの多孔質膜を作製し、該多孔質膜を用いて金のドットパターンを作製し、ＧａＡｓ／ＩｎＧａＡｓからなる量子井戸構造が形成された基板をエッチングして、ＧａＡｓ／ＩｎＧａＡｓ柱状構造体を作製した例である。光学デバイスや電子デバイス等への応用を考えた場合、複数の半導体層からなる微細な柱状構造体は非常に有用である。
【０１００】
本実施例では、図５（ａ）に示すように下地基板５４上にＧａＡｓ／ＩｎＧａＡｓからなる柱状構造体形成層５５（第一のＧａＡｓ層５３、ＩｎＧａＡｓ層５４、第二のＧａＡｓ層５５）を形成し、基板として用いた。この基板上にゲルマニウム多孔質膜を形成する方法について説明する。
【０１０１】
まず、２００ｎｍのアルミニウム−ゲルマニウム混合膜を成膜した。ターゲットは４インチのアルミニウムターゲット上に１５ｍｍ角のゲルマニウムチップを４枚おいたものである。スパッタは、ＲＦ電源を用いて、Ａｒ流量：５０ｓｃｃｍ、放電圧力：０．７Ｐａ、投入電力：１ｋＷの条件で行った。また、基板温度は室温とした。
【０１０２】
ここではターゲットとして、アルミニウムターゲット上にゲルマニウムチップを４枚置いたものを用いたが、ゲルマニウムチップの枚数はスパッタ条件により変化するため、これに限定されるものではなく、後述するような、柱状のアルミウムがゲルマニウム中に分散した所望の構造が形成できるものであればよい。また、ターゲットはアルミニウムターゲット上にゲルマニウムチップを置いたものに限定したものではなく、ゲルマニウムターゲット上にアルミニウムチップを置いたものでも良いし、ゲルマニウムとアルミニウムの粉末を焼結したターゲットを用いても良い。
【０１０３】
さらに、ここではスパッタリング法としてＲＦスパッタリング法を用いたが、これに限定されるものではなく、ＥＣＲスパッタリング法、ＤＣスパッタリング法、イオンビームスパッタリング法でよい。さらに、スパッタリング条件は装置に依存しており、これに限定されるものではない。また、スパッタ法以外の蒸着法であっても、所望の構造体が形成できる方法であれば、本発明に適用可能である。
【０１０４】
次に、このようにして得られたアルミニウム−ゲルマニウム混合膜をＩＣＰ（誘導結合型プラズマ発光分析）にて、アルミニウムとゲルマニウムの全量に対する該ゲルマニウムの分量（atomic％）を分析した。その結果、アルミニウムとゲルマニウムの全量に対する該ゲルマニウムの分量は約３７atomic％であった。
【０１０５】
以上のように作製されたアルミニウム−ゲルマニウム混合膜を電界放出走査型電子顕微鏡（ＦＥ−ＳＥＭ）にて観察したところ、ゲルマニウム部材に囲まれたほぼ円形の微細な柱状アルミニウムが二次元的に配列していた。柱状アルミニウム部分の画像処理より求めた平均径は２ｒは１０ｎｍであり、その平均中心間隔２Ｒは１５ｎｍであった。また、断面をＦＥ−ＳＥＭにて観察した所、膜の高さＬは１００ｎｍであり、それぞれの柱状アルミニウムの部分は互いに独立していた。
【０１０６】
また、Ｘ線回折法でこの薄膜試料を分析したところ、ゲルマニウムの回折線は確認できず、ゲルマニウムは非晶質であることがわかった。一方、複数のアルミニウムの回折線が確認できたことにより、アルミニウムは多結晶であることが分かった。
【０１０７】
以上のことから、非晶質ゲルマニウムに周囲を囲まれた、径２ｒが１０ｎｍ、間隔２Ｒが１５ｎｍ、高さＬが１００ｎｍ、の結晶性の柱状アルミニウムを含んだアルミニウム−ゲルマニウム構造体の作製が確認できた。
【０１０８】
次に、このアルミニウム−ゲルマニウム構造体を９８％硫酸（濃硫酸）中に浸し、アルミニウム柱状構造部分のみを選択的にエッチングして細孔を形成した。
【０１０９】
エッチング後の膜をＦＥ−ＳＥＭで観察した結果、柱状のアルミニウムのみが除去され、多孔質膜になっていることが確認された。ゲルマニウム部の形状は、アルミニウム除去前と比較して実質的に変化していないことがわかった。この場合も断面をＦＥ−ＳＥＭで観察したところ、アルミニウムは基板界面まで完全に除去されていることが明らかとなった。以上の工程によって、基板上に基板に対して垂直な貫通孔を有するゲルマニウムの多孔質膜を作製できた。
【０１１０】
次に、作製した多孔質膜の細孔に金を導入し、ドットパターンを作製する方法について説明する。
【０１１１】
まず、上記の工程で作製したゲルマニウム多孔質膜を市販の電気メッキ液（高純度化学研究所製金用電気メッキ液、商品コードＫ−２４Ｅ）中に入れ、４０℃に保持した酸性浴（ｐＨ＝４．５）中において、０．５Ａ／ｄｍ2の電流密度で電着を行った。
【０１１２】
金の電着を行った後の膜は、純水で洗浄した後、ＦＥ−ＳＥＭで、表面及び断面の観察を行った。その結果、金が細孔中に均一に導入され、柱状構造を形成していることが確認された。
【０１１３】
この膜をさらに５０％の硝酸中に浸漬し、金の周囲に存在するゲルマニウムの除去を行った。ゲルマニウムの除去後のシリコン基板をＦＥ−ＳＥＭで観察した結果、表面に微細な柱状構造の金が高密度で配列され、金のドットパターンが形成されていることが確認された。画像処理より求めた柱状の金の平均径２ｒ´は１０ｎｍであり、その平均中心間隔２Ｒは１５ｎｍであった。
【０１１４】
次に、ドットパターンが形成された基板をエッチングした。エッチングは、反応性イオンビームエッチング法（ＲＩＢＥ）で行った。ただし、ＲＩＢＥ法を用いると、ぶつけられた加速イオンのため、ＧａＡＳ表面に損傷が入ってしまうことがある。この場合は後述のようにアニール処理を行うことが好ましい。
【０１１５】
前記エッチング工程の後に（Ｎａ2ＳＯ4 ，Ｃ6ＦｅＫ3Ｎ6 ，Ｈ2ＮＣＳＮＨ2）水溶液に基板を浸漬して、金のドットパターンを除去した。
【０１１６】
さらに、Ａｓリッチの雰囲気下に前記基板を設置し、５８０℃まで昇温してアニールし、再結晶化を行った。
【０１１７】
以上の工程を経た基板を透過電子顕微鏡（ＴＥＭ）にて観察したところ、図５（ｂ）に示すようなＧａＡｓ／ＩｎＧａＡＳから成る柱状構造体５６（第一のＧａＡｓ層５９、ＩｎＧａＡｓ層５８、第二のＧａＡｓ層５９）が基板５４上に配列していることが観察され、微細な柱状構造体５６が形成されたことが確認された。観察像から概算されたドットの直径は８ｎｍ、高さは６０ｎｍであり、中心間隔は１５ｎｍで配列していた。
【０１１８】
よって、本実施例によれば、上記多孔質膜からドットパターンを形成してマスクとして用いることにより、非常に微細な構造を有するＧａＡｓ／ＩｎＧａＡｓ柱状構造体を微細な間隔を持って複数個同時に形成できることが確認された。
【０１１９】
【発明の効果】
以上説明したように、本発明によれば、孔径、及び、細孔の配列間隔が非常に微細な新規の多孔質膜を用いて微細なドットパターンを形成し、該ドットパターンをマスクとすることで非常に微細な構造をもった柱状構造体を高密度な配列で作製することが可能となる。また、本発明に係る柱状構造体を、例えば半導体レーザーに適用すれば、閾値電流の低下、特性の安定化、利得の向上などの高性能化が図れる。さらに、本発明は、電子や光の閉じ込め効果及び量子効果を利用した、演算素子等の電子デバイス及び光デバイスの作製にも適用できることは言うまでもない。
【図面の簡単な説明】
【図１】（ａ）〜（ｇ）は、本発明の実施形態に係る柱状構造体の作製方法の一例を示す模式的な断面図である。
【図２】本発明の実施形態による柱状物質が形成された膜の構造を示す模式図である。
【図３】本発明の実施形態による多孔質膜の構造を示す模式図である。
【図４】本発明の実施形態によるドットパターンの配列を示す模式図である。
【図５】（ａ）及び（ｂ）は、実施例３における基板と柱状構造体を示す断面模式図である。
【符号の説明】
１１ 基板
１２ 柱状物質
１３ 他の成分のマトリクス
１４ 細孔
１５ 多孔質膜
１６ ドットパターン
１７ 柱状構造体
２１ 基板
２２ 柱状物質
２３ 他の成分のマトリクス
３１ 基板
３２ 細孔
３３ 多孔質膜
４１ 基板
４２ ドットパターン
５１ 第一ＧａＡｓ層
５２ ＩｎＧａＡｓ層
５３ 第二ＧａＡｓ層
５４ 下地基板
５５ 柱状構造体形成層
５６ 柱状構造体
５７ 第一ＧａＡｓ層
５８ ＩｎＧａＡｓ層
５９ 第二ＧａＡｓ層

Claims (13)

  1. ドットパターンを有する基板の製造方法であって、
    基板上に、第１の成分と該第１の成分とは異なる第２の成分とを蒸着することによって、該第１の成分を含む複数の柱状の部材と、該第２の成分を含み且つ該柱状の部材を取り囲む領域とを含み構成される構造体を用意する工程と、
    前記構造体から前記柱状の部材を除去する除去工程と、
    ドットパターンを形成するために、前記除去工程によって得られる多孔体が有する柱状の空孔内にマスク材料を導入する導入工程と、
    前記多孔体を除去する工程と、を有し、
    前記第１の成分と第２の成分との全量に対して、該第２の成分が２０ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下の割合で含まれていることを特徴とするドットパターンを有する基板の製造方法。
  2. 前記第１の成分と前記第２の成分とが互いに共晶系にあることを特徴とする請求項１に記載のドットパターンを有する基板の製造方法。
  3. ドットパターンを有する基板の製造方法であって、
    基板上に、第１の成分と該第１の成分とは異なる第２の成分とをスパッタリングすることによって、該第１の成分を含む複数の柱状の部材と、該第２の成分を含み且つ該柱状の部材を取り囲む領域とを含み構成される構造体を用意する工程と、
    前記構造体から前記柱状の部材を除去する除去工程と、
    ドットパターンを形成するために、前記除去工程によって得られる多孔体が有する柱状の空孔内にマスク材料を導入する導入工程と、
    前記多孔体を除去する工程と、を有し、
    前記第１の成分と第２の成分との全量に対して、該第２の成分が２０ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下の割合で含まれていることを特徴とするドットパターンを有する基板の製造方法。
  4. 前記第１の成分と前記第２の成分との全量に対して、該第２の成分が３０ａｔｏｍｉｃ％以上６０ａｔｏｍｉｃ％以下の割合で含まれることを特徴とする請求項１から３のいずれか１項に記載のドットパターンを有する基板の製造方法。
  5. 前記柱状の部材が、結晶性の柱状アルミニウムであることを特徴とする請求項１から４のいずれか１項に記載のドットパターンを有する基板の製造方法。
  6. 前記領域が、非晶質なシリコンとゲルマニウムの混合物であることを特徴とする請求項１から５のいずれか１項に記載のドットパターンを有する基板の製造方法。
  7. 前記柱状の部材の直径が０．５ｎｍ以上１５ｎｍ以下である請求項１から６のいずれか１項に記載のドットパターンを有する基板の製造方法。
  8. 前記柱状の部材どうしの間隔が５ｎｍ以上２０ｎｍ以下である請求項１から７のいずれか１項に記載のドットパターンを有する基板の製造方法。
  9. 前記マスク材料が金属類であることを特徴とする請求項１から８のいずれか１項に記載のドットパターンを有する基板の製造方法。
  10. 前記柱状の部材を除去する除去工程がエッチングであることを特徴とする請求項１から９のいずれか１項に記載のドットパターンを有する基板の製造方法。
  11. 前記導入工程が電着であることを特徴とする請求項１から１０のいずれか１項に記載のドットパターンを有する基板の製造方法。
  12. 請求項１から１１のいずれか１項に記載の方法により製造されたドットパターンを有する基板を用いた柱状構造体の製造方法であって、
    前記ドットパターンをマスクとして前記基板をエッチングする工程と、
    前記ドットパターンを除去する工程と、を有することを特徴とする柱状構造体の製造方法。
  13. 前記ドットパターンをマスクとして前記基板をエッチングする工程において、該エッチングがドライエッチングであることを特徴とする請求項１２に記載の柱状構造体の製造方法。
JP2002363132A 2002-12-13 2002-12-13 ドットパターンを有する基板の製造方法及び柱状構造体の製造方法 Expired - Fee Related JP4454931B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002363132A JP4454931B2 (ja) 2002-12-13 2002-12-13 ドットパターンを有する基板の製造方法及び柱状構造体の製造方法
AU2003285773A AU2003285773A1 (en) 2002-12-13 2003-12-12 Columnar structured material and method of manufacturing the same
PCT/JP2003/015950 WO2004055872A2 (en) 2002-12-13 2003-12-12 Columnar structured material and method of manufacturing the same
US10/535,452 US7387967B2 (en) 2002-12-13 2003-12-12 Columnar structured material and method of manufacturing the same
US12/119,739 US7892979B2 (en) 2002-12-13 2008-05-13 Columnar structured material and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002363132A JP4454931B2 (ja) 2002-12-13 2002-12-13 ドットパターンを有する基板の製造方法及び柱状構造体の製造方法

Publications (3)

Publication Number Publication Date
JP2004193525A JP2004193525A (ja) 2004-07-08
JP2004193525A5 JP2004193525A5 (ja) 2008-01-31
JP4454931B2 true JP4454931B2 (ja) 2010-04-21

Family

ID=32588192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002363132A Expired - Fee Related JP4454931B2 (ja) 2002-12-13 2002-12-13 ドットパターンを有する基板の製造方法及び柱状構造体の製造方法

Country Status (4)

Country Link
US (2) US7387967B2 (ja)
JP (1) JP4454931B2 (ja)
AU (1) AU2003285773A1 (ja)
WO (1) WO2004055872A2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4454931B2 (ja) * 2002-12-13 2010-04-21 キヤノン株式会社 ドットパターンを有する基板の製造方法及び柱状構造体の製造方法
JP4923477B2 (ja) * 2004-11-24 2012-04-25 株式会社豊田中央研究所 量子ドットアレイ及びその製造方法、並びに量子ドットアレイ素子及びその製造方法
DE102004060738B4 (de) * 2004-12-15 2008-07-03 Forschungszentrum Jülich GmbH Verfahren zum strukturierten Aufbringen von Molekülen auf eine Leiterbahn
WO2007062527A1 (en) * 2005-11-30 2007-06-07 The Governors Of The University Of Alberta Organic columnar thin films
FR2895391B1 (fr) * 2005-12-27 2008-01-25 Commissariat Energie Atomique Procede d'elaboration de nanostructures ordonnees
CN101400599B (zh) * 2006-03-10 2010-12-01 松下电器产业株式会社 各向异性形状部件的安装方法
US8045141B2 (en) * 2006-05-12 2011-10-25 Canon Kabushiki Kaisha Detecting element, detecting device and detecting method
EP1879214B1 (en) * 2006-07-11 2011-10-12 Canon Kabushiki Kaisha Substrate for mass spectrometry, and method for manufacturing substrate for mass spectrometry
KR101291223B1 (ko) * 2007-08-09 2013-07-31 한국과학기술원 블록 공중합체를 이용한 미세 패턴 형성 방법
KR101039140B1 (ko) * 2007-10-26 2011-06-03 주식회사 하이닉스반도체 고집적 반도체 메모리소자의 제조방법
JP2010016162A (ja) * 2008-07-03 2010-01-21 Oki Semiconductor Co Ltd 多孔質構造体の製造方法
WO2010099220A2 (en) * 2009-02-25 2010-09-02 California Institute Of Technology Methods for fabricating high aspect ratio probes and deforming high aspect ratio nanopillars and micropillars
WO2010151604A2 (en) 2009-06-26 2010-12-29 California Institute Of Technology Methods for fabricating passivated silicon nanowires and devices thus obtained
US8809093B2 (en) 2009-11-19 2014-08-19 California Institute Of Technology Methods for fabricating self-aligning semicondutor heterostructures using silicon nanowires
US9018684B2 (en) 2009-11-23 2015-04-28 California Institute Of Technology Chemical sensing and/or measuring devices and methods
JP6046974B2 (ja) * 2012-09-28 2016-12-21 東京エレクトロン株式会社 パターン形成方法
US9347196B2 (en) 2014-02-07 2016-05-24 Bennie R. Wagler Post-frame footing assembly and vertical post
US10761428B2 (en) 2018-08-28 2020-09-01 Saudi Arabian Oil Company Fabricating calcite nanofluidic channels
US10926227B2 (en) * 2018-12-03 2021-02-23 Saudi Arabian Oil Company Fabricating calcite nanofluidic channels
CN111637783B (zh) * 2020-05-11 2021-07-20 东南大学 一种用于蒸汽冷凝的仿生亲疏水结构及制备方法
US11961702B2 (en) 2021-12-09 2024-04-16 Saudi Arabian Oil Company Fabrication of in situ HR-LCTEM nanofluidic cell for nanobubble interactions during EOR processes in carbonate rocks
US11787993B1 (en) 2022-03-28 2023-10-17 Saudi Arabian Oil Company In-situ foamed gel for lost circulation
US11913319B2 (en) 2022-06-21 2024-02-27 Saudi Arabian Oil Company Sandstone stimulation

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6908381A (ja) * 1969-06-03 1970-12-07
JPS58142523A (ja) 1982-02-19 1983-08-24 Tadashi Mizoguchi 非平衡相薄膜作製装置
US4420365A (en) * 1983-03-14 1983-12-13 Fairchild Camera And Instrument Corporation Formation of patterned film over semiconductor structure
JP2684201B2 (ja) 1987-11-26 1997-12-03 日立マクセル株式会社 磁気記録媒体
US5068152A (en) * 1987-11-26 1991-11-26 Hitachi Maxell, Ltd. Magnetic recording medium
GB9014979D0 (en) 1990-07-06 1990-08-29 Walters Colin R Method of fabricating an elongated artefact
WO1992007386A1 (en) * 1990-10-15 1992-04-30 United Solar Systems Corporation Monolithic solar cell array and method for its manufacture
JPH0555545A (ja) 1991-08-27 1993-03-05 Matsushita Electric Ind Co Ltd 量子素子の製造方法
US5240558A (en) 1992-10-27 1993-08-31 Motorola, Inc. Method for forming a semiconductor device
JPH07202164A (ja) * 1993-12-28 1995-08-04 Furukawa Electric Co Ltd:The 半導体微細構造の製作方法
JP3135110B2 (ja) 1995-11-29 2001-02-13 工業技術院長 多孔質セラミックス膜とその製造方法
JP3182522B2 (ja) 1996-12-20 2001-07-03 ファインセラミックス技術研究組合 一次元貫通気孔を持つセラミック膜とその製造方法
JPH10189779A (ja) 1996-12-27 1998-07-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2993470B2 (ja) 1997-07-14 1999-12-20 日本電気株式会社 半導体立体量子構造の作製方法
JPH11112099A (ja) * 1997-09-30 1999-04-23 Nippon Telegr & Teleph Corp <Ntt> 半導体光素子の作製方法
JPH11251334A (ja) 1998-03-06 1999-09-17 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP4532634B2 (ja) * 1998-12-25 2010-08-25 キヤノン株式会社 細孔の製造方法
US6602620B1 (en) 1998-12-28 2003-08-05 Kabushiki Kaisha Toshiba Magnetic recording apparatus, magnetic recording medium and manufacturing method thereof
WO2000068941A1 (fr) * 1999-05-11 2000-11-16 Hitachi Maxell, Ltd. Support d'enregistrement magnetique et son procede de fabrication; enregistreur magnetique
JP2000327491A (ja) 1999-05-11 2000-11-28 Hitachi Maxell Ltd 無機化合物薄膜、磁気記録媒体および磁気記録装置
JP2001261376A (ja) 2000-03-17 2001-09-26 Asahi Glass Co Ltd 防曇膜および防曇膜付き基体
WO2001071394A1 (fr) 2000-03-21 2001-09-27 Asahi Glass Company, Limited Article antireflet et procédé de production
TW447013B (en) 2000-05-18 2001-07-21 Nat Science Council Manufacturing method for self-polymerized silicon quantum dots
US6518194B2 (en) * 2000-12-28 2003-02-11 Thomas Andrew Winningham Intermediate transfer layers for nanoscale pattern transfer and nanostructure formation
US6936854B2 (en) 2001-05-10 2005-08-30 Canon Kabushiki Kaisha Optoelectronic substrate
AU2003207199A1 (en) 2002-02-12 2003-09-04 Canon Kabushiki Kaisha Structure, method of manufacturing the same, and device using the same
WO2003078685A1 (fr) 2002-03-15 2003-09-25 Canon Kabushiki Kaisha Dispositif fonctionnel et procede de fabrication du dispositif, support d'enregistrement magnetique vertical, dispositif d'enregistrement et de lecture magnetique, et dispositif de traitement d'information
US6972146B2 (en) 2002-03-15 2005-12-06 Canon Kabushiki Kaisha Structure having holes and method for producing the same
AU2003221365A1 (en) 2002-03-15 2003-09-29 Canon Kabushiki Kaisha Porous material and process for producing the same
WO2003078687A1 (fr) 2002-03-15 2003-09-25 Canon Kabushiki Kaisha Materiau poreux et son procede de production
JP4454931B2 (ja) * 2002-12-13 2010-04-21 キヤノン株式会社 ドットパターンを有する基板の製造方法及び柱状構造体の製造方法

Also Published As

Publication number Publication date
WO2004055872A3 (en) 2005-02-24
AU2003285773A1 (en) 2004-07-09
US20060012013A1 (en) 2006-01-19
JP2004193525A (ja) 2004-07-08
WO2004055872A2 (en) 2004-07-01
US7892979B2 (en) 2011-02-22
US7387967B2 (en) 2008-06-17
US20080223824A1 (en) 2008-09-18

Similar Documents

Publication Publication Date Title
JP4454931B2 (ja) ドットパターンを有する基板の製造方法及び柱状構造体の製造方法
JP4434575B2 (ja) 熱電変換素子及びその製造方法
US7393458B2 (en) Porous material and production process thereof
US7545010B2 (en) Catalytic sensor structure
US8802047B2 (en) Embedded nanoparticle films and method for their formation in selective areas on a surface
WO2003078688A1 (en) Porous material and process for producing the same
US9099307B2 (en) Method for making epitaxial structure
Liang et al. Nonlithographic fabrication of lateral superlattices for nanometric electromagnetic-optic applications
US7348670B2 (en) Nanostructure, electronic device and method of manufacturing the same
EP1221179A1 (en) Strongly textured atomic ridges and dots
JP2002084037A (ja) 発光体、構造体及びその製造方法
EP2615062A2 (en) Method of growing carbon nanotubes laterally, and lateral interconnections and field effect transistor using the same
US9691849B2 (en) Ultra-long silicon nanostructures, and methods of forming and transferring the same
JP4035459B2 (ja) 酸化物多孔質体の製造方法
JP2005059135A (ja) カーボンナノチューブを用いたデバイス及びその製造方法
JP4035458B2 (ja) 多孔質体の製造方法
JP4411033B2 (ja) 構造体、及びその製造方法
JP4533412B2 (ja) 酸化物多孔質体の製造方法
KR101003167B1 (ko) 포토레지스트 스트리퍼
MONAICO Hybrid metal-semiconductor structures based on InP and GaAs nanotemplates for electronic and photonic applications
Ono et al. Nano/micro-patterning of semiconductors by site selective chemical etching using noble metals as catalyst
JP2005060763A (ja) 多孔質膜、及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071211

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091221

TRDD Decision of grant or rejection written
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees