JP2009513830A - 構造の作製方法 - Google Patents

構造の作製方法 Download PDF

Info

Publication number
JP2009513830A
JP2009513830A JP2008537283A JP2008537283A JP2009513830A JP 2009513830 A JP2009513830 A JP 2009513830A JP 2008537283 A JP2008537283 A JP 2008537283A JP 2008537283 A JP2008537283 A JP 2008537283A JP 2009513830 A JP2009513830 A JP 2009513830A
Authority
JP
Japan
Prior art keywords
gold
mask
gold layer
layer
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008537283A
Other languages
English (en)
Inventor
ブルディンスキ,ディルク
ベー アー スハルペ,リューベン
ハー ブレース,マルティン
ヒュスケンス,ユリアーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2009513830A publication Critical patent/JP2009513830A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0537Transfer of pre-fabricated insulating pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0582Coating by resist, i.e. resist used as mask for application of insulating coating or of second resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157Using means for chemical reduction
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/122Organic non-polymeric compounds, e.g. oil, wax or thiol

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Metallurgy (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

金層(20)が金酸化物マスク(30)でパターニングされる。前記マスクは、酸によってパターニングされ、好適にはマイクロコンタクトプリントによってパターニングされる。金酸化物マスク(30)は、金層(20)用のアルカリエッチング溶液中で安定である。金酸化物マスク(30)は、再曝露可能な金パッド(20)を形成するように維持されて良い。

Description

本発明は、金基板上にマスクを供することによって、金基板上に構造を作製する方法に関する。
本発明はまた、係る構造を有する作製工程を含むマイクロエレクトロニクス素子の製造方法にも関する。
係る方法はたとえば、特許文献1から既知である。その既知の方法は、マイクロコンタクトプリントの一具体例である。そのパターニング方法は、スタンプの押印面上に供されたパターンに従った、スタンプから基板層への材料の転写による表面のパターニング工程を含む。転写された材料は、基板上にSAMとして知られる自己集合単分子層を形成する。最も適切な基板は金であり、SAMを形成する好適材料はアルカンチオールで、特にn-オクタデカンチオールである。SAMは、基板層の後続エッチング用のエッチマスクとして用いられるのが適切だが、それで他の用途が排除されるわけではない。しかしこの方法は遅すぎるように思える。その既知の方法は、マイクロコンタクトプリントにおいてアルカンチオール以外の材料を転写し、かつアルカンチオールを有する槽中に浸漬させることで金層表面の残りを満たすことを提案している。その後、たとえばペンタエリトリトール-テトラキス(3-メルカプトプリオピオナート)のような他の材料が除去される。これは、他の材料が、下地の基板層用のエッチャントに対して耐性である完全なSAMを形成する必要がないという利点を有する。その結果、転写速度をかなり増大させることができる。
しかしマイクロエレクトロニクス素子の製造時に他の層を設けるために基板層を曝露させようとする、又はたとえば金のような基板層を接触させようとする際に、作製された基板層がSAMで覆われていることは欠点である。その後SAMを除去することは可能だが、酸化物プラズマ処理が必要となることは明らかである。そのようなプラズマ処理は基本的にはクリーンルーム内で行われる方法であり、かつ基板表面上の他の材料にとって有害となる恐れがある。よってそのようなプラズマ処理は、マイクロコンタクトプリントの用途を実効的に制限してしまう。
米国特許出願第2004/0102050号明細書 国際公開第2003/99463号パンフレット 国際公開第2001/59523号パンフレット 国際公開第2003/85728号パンフレット 応用物理A(Applied Physics A)、第71巻、pp.331-335、2000年、スプリンガー(Springer)社(米国)発行 シャープ(Sharpe)他、米国化学会誌(Journal of American Chemical Society)、第127巻、pp.10344-10349、2005年
従って本発明の目的は、パターニング及びマイクロコンタクトプリントの代替実施例を供することである。当該実施例では、基板層が容易に曝露可能となり、その後マスクを介して曝露されたその基板層上でプロセス工程が実行される。
この目的は、構造の作製方法であって、金層の表面を酸化及びパターニングして酸化物マスクを形成することによって金層のパターニング面を供する工程、並びに、マスクを介して曝露された金層上でプロセス工程を実行する工程、を有する方法によって実現される。
本発明によると、金層上に金酸化物マスクが形成される。たとえば金酸化物マスクは、あるプロセスによって適切に調製可能であることを発見した。そのプロセスでは、たとえばプラズマ装置のような酸化雰囲気中で金を酸化することによって金酸化物層が供され、かつ金層の表面は、軟リソグラフィによってパターニングされる。ナノインプリントリソグラフィでは酸化の前にパターニングが行われるが、マイクロコンタクトプリントではパターニングが行われる前に酸化される。あるいはその代わりに、好ましくないかもしれないが、パターニングを行う際に酸化剤を用いることで、金層が一度にパターニングされてかつ酸化されても良い。上記作用を起こす因子はたとえば、プラズマ、電気化学試薬、集束イオンビーム、酸素存在下での集束レーザービーム、又は走査プローブリソグラフィで用いられる物質である。
金酸化物マスクは、弱い還元剤又は酸によって除去可能でありながら、アルカリ溶液中ではエッチマスクとして安定であって非常に有用であるため、金酸化物マスクを用いるのは有利である。これにより、金酸化物マスク設置後の如何なる段階でも、金層を曝露することが可能となる。さらに、金酸化物マスクを部分的すなわち選択に除去することも可能である。このような除去は、それほど強くない酸、又はそれほど強くない適当な還元剤によって実行可能である。よってこのような除去はクリーンルーム外での処理が可能である。また他の互いに異なる複数の層を有する基板から金酸化物マスクを局所的に除去することも可能である。
金酸化物自体は既知である。非特許文献1は、マグネトロンスパッタリングを用いた、SrTiO3、サファイア、及びSiからなる基板上への金酸化膜の調製について論じている。非特許文献1はまた、走査集束レーザー及び走査集束イオンビーム照射によって、金酸化膜を金へ還元することについても報告している。しかしこれは実際には非常に難しいプロセスである。それに加えてプラズマ中で金層を酸化するときに得られる膜厚は、100nmとは異なる。阪田知巳他(NTTマイクロシステムインテグレーション研究所)がインターネット上で発表した“金電極上へ有機誘電体を電着するための前処理及び後処理(Pre- and Post-Treatment for electrodeposition of organic dielectrics on gold electrodes)”では、酸素プラズマの生成中に金酸化物を形成することが可能であること、及び金酸化膜は塩酸によって溶かすことが可能であることが述べられている。しかしこの報告は、上述のことを利用して金層にパターニング面を供することに関しては何も開示していない。
その結果生成された金酸化物マスクは、以降で論じられるように複数の方法で利用されて良い。明らかなように、曝露された金層上で実行されるプロセス工程は、堆積又はエッチングのいずれかである。予期せぬことに、金酸化膜は塩基性溶液に対して良好な安定性を示す一方で、酸溶液又は中性溶液中での安定性は不十分である。堆積工程にとっては、金酸化膜が、無機でかつ極性材料として振る舞う酸化物であることは大きな利点である。
まず第1に酸化物マスクは、金層上でのプロセス工程完了後に除去されて良い。上述したように、マスクの除去を容易に実行できることは利点である。プロセス工程がエッチング工程である場合には、酸化物マスクの除去は、さらなるプロセス工程を実行するため、又は接触を可能にするための金層の曝露が目的である。接触はたとえば、プローブ、電極、及び他の導体によって行われて良い。又はそれらだけではなくたとえば生体分子のような材料を選択的に吸着させることによって行われても良い。プロセス工程が、たとえば導電性材料の堆積工程である場合には、金層は、酸化物マスクの除去後に除去されて良い。この具体例はたとえば電気メッキプロセスである。他の例では、金酸化物マスクは部分的にしか除去されなくて良い。さらに他の例では、はんだ又はバンプ材料は選択的に堆積される。金酸化物マスクによって一時的に保護されている金層の一部は、その後たとえば検査のような他の目的に用いられて良い。さらに他の例では、金酸化物によって保護されている金層の一部は、たとえば電気メッキ層のような他の層が存在しない状態に保持されることで、たとえばその後はんだ材料等が上に設けられて良い。
第2に、酸化物マスクは、前にパターニングされた金層上に設けられて良い。酸化物マスクをプレパターニングと併用することは非常に有効である。たとえば接合するため、又は最大で垂直インターコネクトの製造物の高さまでさらに堆積するための局所領域が画定されて良い。あるいはその代わりに金酸化膜をエッチマスクとして用いるときには、すでにプレパターニングされた表面をさらにマイクロパターニング又はナノパターニングすることが可能となる。これは、たとえば電気メッキのようなプロセスによって作製された金のパターンの解像度を上昇させるので有利である。最終的には、金は、下地の金属層用のエッチマスクとして再度利用されて良い。具体的には特許文献2から既知となっている波状プリントで実施されているような軟リソグラフィは、そのような非平坦面上にパターンを供することが可能であることが観察された。
第3に、金酸化物マスクが供された後、所望パターンを有する他のマスクが曝露された金層上に設けられて良い。この場合特に適しているのは、たとえばアルカンチオールのような自己集合単分子層を第2マスクとして用いることである。このマスクはマイクロコンタクトプリントによって堆積可能である。それだけではなく、アルカンチオールのエッチング耐性と金酸化物のエッチング耐性とは関係がないことが分かった。金酸化物はアルカリ溶液中で安定である一方で、アルカンチオールはアルカリ溶液と酸溶液の両方で安定である。
このようなマスクの併用を、最終的なパターンの解像度の上昇に利用することができる。比較的大きな特徴部位サイズのスタンプによって可能であるこのような解像度の上昇は、両マスクが重なるときに起こる。金層の曝露部分と金酸化物マスクの下に位置する部分の両方が除去された後に、高解像度の金パターンが残される。波状プリントは、金酸化膜のパターニング、及び自己集合単分子層の提供に用いられるスタンプを、同一の位置合わせ印に従って位置合わせすることを可能にする。よって繰り返しになるが波状プリントは、望ましい。
他の利用方法は、金層の曝露領域上へのさらに他の材料の堆積と併用することで実現される。曝露部分が厚くなる一方で、自己集合単分子層によって覆われている部分は同じ厚さのままでありながら、金酸化膜によって覆われた部分が除去されて良い。
さらに他の用途では、アルカンチオールのような自己集合単分子層は、分子のアルカン鎖のため、無極性表面を有する。しかし金酸化膜は極性を有する。このような表面特性の差異は、新たなエッチマスクを必要とせずにさらに新たな材料を堆積するのに利用することができる。最終的には、金酸化物マスクを有する部分が他の層で覆われていない場合には、その下の金層は、プロセス中の以降の段階で接触させることが可能である。検査に加えて、このことも、受動部品の最終仕上げ及び任意で行われるプログラミングにとって非常に有用である。よって局所的に曝露された金層が除去されることで、相互接続線が切断される。
構造の作製は、たとえば半導体素子、受動的ネットワーク、フィルタ、バイオセンサ、又は生体分子を測定するアレイ型の素子、他の型のセンサ等のマイクロエレクトロニクス素子の製造の一部となりうることは明らかである。
本発明のこれら及び他の態様について、図を参照しながらさらに説明する。図は純粋に概略図であって、正しい縮尺で描かれていない。図中の同一参照番号は、同種の構成要素を指す。
図1は、本方法の第1実施例に係る6つの工程を断面図で示している。この実施例では、金酸化膜のパターニングを行うのにマイクロコンタクトプリントが用いられている。よって酸化後にパターニングが行われる。さらなる詳細は例1-7で与えられる。
図1Aは、上に金層20を有する基板10を図示している。基板はシリコン基板である。基板は熱酸化され、かつその基板にはTi接合層が供される。以後、プラズマ処理中に金層20を酸化することによって、金酸化膜30が供される(図1B)。続いて金酸化膜30は、スタンプ100を用いることによってパターニングされる(図1C)。マイクロコンタクトプリントに適したスタンプ100には、所望のパターンを有するスタンプ表面101が供される。当業者には既知であるように、係るスタンプはPDMSによって適切に作られ、かつインクは押印前にスタンプへ供される。インクは、活性成分を有する溶媒を含む。この例では、活性成分はエッチャントである。図8aは、トリフェニルホスフィンを活性成分とし、かつエタノールを溶媒として行われた実験の顕微鏡像及び強度プロファイルを図示している。図8bは、ジチオトレイトールを活性成分とし、かつトルエンを溶媒として行われた実験の顕微鏡像及び強度プロファイルを図示している。開口部31を有する金酸化膜30のパターニング結果が図1Dに示されている。金層20のエッチング結果が図1Eに示されている。弱い酸で金酸化膜を除去した後の結果が図1Fに示されている。このパターニング方法の利点は、一旦プラズマ処理中に酸化が実行されると、特殊な設備なしでコンタクトプリント工程をその後に実行することが可能な点である。
複数のスタンプの設計はマイクロコンタクトプリントでは知られている。適切なスタンプは、スタンプ表面への距離が増大するに従って狭くなる凹部を有するスタンプである。このようなスタンプは特許文献3から既知である。有利なスタンプは、化学的にパターニングされた表面を有するスタンプである。このようなスタンプは、未刊行出願WO-IB2005/052111(PHNL050195)から既知である。係るスタンプを作製する方法の1つは、マスクを介して酸素プラズマによってPDMSスタンプをパターニングすることである。曝露された領域は表面オキソ基の形成によって親水性となるが、未改質領域は疎水性のままである。このプロセスは可逆的であるが、ある特定の表面層の助けを借りて、疎水性領域を化学的に結合させることによって不可逆的にもなりうる。修正型では、スタンプ表面に可逆的パターンを生成するのに可逆性が利用される。本来の状態に回復するには数時間かかるが、たとえば還元プラズマを処理によって回復を加速させることも可能である。あるいはその代わりに、たとえば電場誘起スイッチング、熱スイッチング、又は光スイッチングによって、スタンプ表面に可逆的状態が供されて良い。光スイッチングは、表面に束縛されたスピロピランによって適切に実現されて良い。表面に束縛されたスピロピランは、アミノ終端鎖を用いることによって、(酸化)PDMSに移植されて良い。熱スイッチングは、臨界温度よりも高温で異なる配向となり、かつそれにより親水性が変化する材料の表面層を供することによって実現される。変化した配向はまた、室温にまで冷却されるときにも保持される。一例は、ポリ(N-イソプロピルアクリルアミド)(PNIPAM)の薄膜である。その理由は、PNIPAMの臨界温度が30℃から40℃の間であるからである。電気スイッチングは、電場がまっすぐな状態から曲がった状態になることで単分子の配向に影響を及ぼす帯電した端部基を有する単分子によって実現される。一例は、脱プロトン化したメルカプトヘキサデカノン酸である。
図2は、本方法の第2実施例に係る6つの工程を断面図で示している。図1Aには、第1工程が図示されている。図2Aの第1工程は、図1Dの第1工程と同様である。つまり基板は金層20及び金酸化物マスク30を有し、それらの間には開口部31が存在する。
以降図2Bに図示されているように、金酸化物マスク30上に他のマスク40が供される。これは、たとえばオクタデカンチオールのようなチオールによるマイクロコンタクトプリントによって実行される。ここではスタンプ100の使用されたスタンプ表面101は部分的に金酸化膜30と重なることが重要である。チオールは金酸化物マスクを還元することで、硫酸塩を生成することができる。この硫酸塩は、他のマスク目的には適しているかもしれないが、エッチマスクには適さない。よって結果は、スタンプ表面101が金酸化膜30と接触する領域では、金酸化膜は除去される。スタンプ表面101が金酸化膜30内の開口部と接触し、かつ金層が曝露される領域に、チオールが供される。金酸化物マスク30は、スタンプ表面が凹んでいる領域ではそのまま残る。
図2Cは、図2Bでの処理後に生成された、金酸化物部分30及びチオール部分40を有するエッチマスクを図示している。チオール部分40は、スタンプ100の本来のスタンプ表面101よりも高い解像度を有することが分かる。同時に、金層20が曝露されている開口部31も、より高い解像度を有する。ここでエッチャントの選択に基づいて、金層20内に狭いチャネル21がエッチングよって形成されているパターン(図2D)、又は金層20内に狭構造22が残されるパターン(図2F)のいずれかを得ることができる。続いて金酸化物マスク30は弱い酸によって、及びチオールマスク40はプラズマ処理によって、それぞれ除去されて良い。
図3は、本方法の第3実施例に係る5つの工程を断面図で示している。ここではマイクロコンタクトプリントの代わりにナノインプリントリソグラフィが用いられている。この結果、金層が酸化される前に、基板上には所望のパターンが供される。
図3Aは、金層20及びインプリント層25を有する基板10上にスタンプ100が押しつけられる。インプリント層25の構成それ自体は既知である。図3Aの結果が図3Bに図示されている。図3Aの結果、インプリント層25には開口部31を有するパターンが含まれる。その後、プラズマ処理が実行されることで、開口部31に酸化膜30が供される。続いてインプリント層25は除去され(図3D)、金酸化膜30をマスクとして用いながら、金層20がエッチングされる(図3E)。
図4は、本方法の第4実施例に係る4つの工程を断面図で示している。図示された例は電気メッキプロセスである。ここで金層20はメッキ用ベースとして機能する。メッキプロセスの完了後、金層は部分的に除去されるが、一部はパターンとして残される。メッキプロセス中に供された層は一般的に厚く、最大でμmオーダーであるので、ここではメッキ領域は、従来のフォトレジストマスクによって画定される。膜厚の小さい層のみのプロセスでは、堆積領域は、単分子構造によって画定されても良い。
図4Aは、第1工程において金層20を有する基板10を図示している。パターニングされた金酸化膜30が図示されている。パターニングされた金酸化膜30に加えて、金層20を曝露させる開口部31を有するフォトレジスト層35が存在する。その後メッキプロセスにおいて、開口部31は、たとえばCuのような導電性材料で満たされる。あるいはその代わりに、当業者に既知である無電解プロセスが用いられても良い。この結果、導電性パターン23が生成される。その後フォトレジストは、金酸化膜30がそのまま残るように、塩基又は有機溶媒によって除去される(図4C)。最終的に、導電性パターン23と金酸化膜30を複合エッチマスクとして用いることで、金層20はパターニングされる(図4D)。ここで金酸化膜30は除去されて良い。しかし金酸化膜30は、保護体として又はプロセスの後続工程において開口部を設けるために維持されても良い。その結果、導電性パターン23は、金層20よりも厚くなる。通常導電性パターン23は金以外の材料をも有する。ここで完成した構造は、任意で平坦化絶縁体によって覆われて良い。それにより導電性パターン23は曝露されて、金層は隠れた導体となる。あるいはその代わりに、十分なQ値が必要であれば、インダクタを画定するために導電性パターン23が用いられても良い。金層20は、同時に平坦であるため、キャパシタの底部電極に適している。
図5は、本方法の第5実施例に係る4つの工程を断面図で示している。ここで金酸化膜30はアセンブリ内でマスクとして用いられる。
図5Aは、複数のパッド20A-Dを有するようにパターニングされた金層20を有する基板10を図示している。基板10は、適切となるような絶縁性であり、かつたとえばエポキシのような成型材料であって良い。金層20は、リードフレームCuワイヤ上部の接合層又は積層体のような担体上の接合層として用いられている。Cuパッドが曝露されるリードフレームパッケージの例には、特許文献4から既知である、HVQFNパッケージ及び犠牲層パッケージが含まれる。
図5Bは、パッド20B上に金酸化物マスク30を供した後の結果を図示している。マイクロコンタクトプリントのような手法を用いることが適切である。その理由は、マイクロコンタクトプリントは、クリーンルームではなくつまりフォトリソグラフィの使用とは異なった環境中でパターンを供する容易な方法であるためである。
図5Cは、はんだレジスト38及びはんだバンプ39が供された後の結果を図示している。これは従来技術によって実行される。はんだレジスト38は通常スクリーンプリントされる。はんだバンプは、たとえばスズ-銀-銅合金(SACはんだ)又は好適には鉛-スズ共晶合金のような材料を有する。はんだレジスト38は省かれても良い。はんだバンプは、個別に、又はウエハレベルプロセス中に、供されて良い。図から分かるように、自己位置合わせプロセスにおいては、酸化パッドには、はんだバンプは供されないことが好ましい。酸化パッドにはんだバンプは供されない理由は、たとえば金酸化膜30とはんだバンプ39との間の接合が不十分であるためである。
図5Dは、酸化物マスクを除去した後の結果を図示している。酸化物マスクの除去により、金パッド20が曝露される。これは、検査目的及びプログラミング目的に用いられて良い。傾向としてはシステム・イン・パッケージ及び積層ダイパッケージの方向に向かっているので、プロセスの様々な工程を検査することは、歩留まりを維持するためにはますます重要となる。同時に、ウエハレベルのプロセスが用いられるときには、コストは劇的に減少する。はんだで被覆されておらず、かつ酸化膜30で保護されているテストパッドを作製することは、費用対効果の良い解決法に寄与する。
図6は、本方法の第6実施例に係る6つの工程を断面図で示している。ここでは金酸化物マスク30に加えてチオールマスク40が用いられる。さらに、選択堆積工程を供するため、チオールマスクは無極性である一方、金酸化物マスクは極性を有するという特徴を利用している。
図6Aは、金層20、金酸化物マスク30、及びチオールマスク40を有する基板10を図示している。適切なように、最初に金酸化膜30が供されて、その後チオールマスク40のみが供される。続いてエッチング工程が実行されることで、金層の一部が除去される(図6B)。その後チオールマスク40に上部層41を供するように、選択堆積工程が実行される。上部層41が基板10の曝露領域をも覆うことが排除されるわけではない(図6C)。続いて金酸化膜30が除去されることで、金層20の他の領域が曝露される(図6D)。このことにより、たとえば導電層のような他の層23を金層20上に供することが可能となる。あるいはその代わりに、たとえば試薬、生体分子等の他の層が金層20に堆積されても良い。最終的に、構造は、絶縁層29によって平坦化されて良い(図6F)。
図7は、本方法の第7実施例に係る7つの工程を断面図で示している。ここでは本発明による方法は、プレパターニングされた金層20の解像度を向上させるのに用いられる(図7A)。金酸化物マスク30は上述した方法で供される。上述した方法とは好適には、プラズマ処理中での酸化後にマイクロコンタクトプリントを行うことである。続いて金層20は、より高い解像度で、金パッド22にパターニングされる。1つの応用例は、プリント回路基板等である。ここでは当該方法は、パッドの解像度の向上に用いられて良い。そのような高解像度によって、微細ピッチのボールグリッドアレイパッケージ、又は微細ピッチコンタクト若しくはリードを有する他のパッケージを設置することが可能となる。解像度が局所的に向上する他の例は、たとえばより微細なドット中に生体分子を接合させるためのパッドアレイの作製である。金パッド22は、下地の導体層をパターニングするエッチマスクとしても用いられて良い。
図7D-Gは、他の4つの工程を図示している。これらの工程は、たとえばプレパターニングされた金層20を組み合わせることなく、各独立に適用されて良い。ここでは金酸化膜30は、他のコンタクトプリント工程をよって適切に選択除去される。パッド22A、22Bは開放されて良いが、他のパッド22Cは曝露されない(図7D)。続いて生体分子71は、パッド22A、22Bに接合する。その後他のパッド22Cは開放されて、他の試料の生体分子72が接合する。これにより、2種類の生体分子71,72をその場で比較することが可能になる。生体分子のラベリング及び検査自体は既知である。生体分子のラベリング及び検査はたとえば、任意で磁気抵抗素子によって実行されても良い。
金酸化膜はエッチング耐性を有する。シリコンウエハ基板が、上部の、熱シリコン酸化膜(厚さ約250nm)、蒸着したチタン接合層(厚さ5nm)、及び蒸着した金層(厚さ20nm)によって改質された。基板は、酸素プラズマ反応装置(0.30mbarのO2、300W)内で10分間酸素プラズマに曝露された。その後、評価及び処理が30分以内で行われる。酸化前に、金基板が、超純水(抵抗率>18MΩ-cm)及びエタノールによって順次洗浄された。
非酸化及び酸化基板をエッチング溶液に曝露させることで、エッチング溶液に対する酸化膜の安定性が判断された。水酸化カリウム(1.0M)、チオ硫酸カリウム(0.1M)、フェリシアン化カリウム(0.01M)、及びフェロシアン化カリウム(0.001M)を含むアルカリエッチング槽内の20nmの未処理金は、10分間で完全に剥離されたにもかかわらず、均一に酸化した金は、1時間以上後に劣化の兆候を示し始めたに過ぎない。別法として、酸性エッチング槽は、チオ尿素(0.1M)、Fe2(SO4)3(0.01M)、及び硫酸(0.01M)を含む。このチオ尿素ベースの槽を用いることによって、未処理基板及び酸化基板の両方は、2分間以内で完全に剥離された。
シリコンウエハ基板が、上部の、熱シリコン酸化膜(厚さ約250nm)、蒸着したチタン接合層(厚さ5nm)、及び蒸着した金層(厚さ20nm)によって改質された。また基板は、実施例1に記載されたように酸素プラズマ中で酸化した。マイクロコンタクトプリント用のスタンプは、ダウコーニング(Dow Corning)(登録商標)から販売されているポリ(ジメチルシロキサン)(PDMS)から作られた。PDMSは、硬化剤/プレポリマーを1:10の比で混合させ、60℃で終夜硬化させた。表面複製パターンを有するPDMSスタンプを、0.1モーラのジチオトレイトールを含むエタノール溶液に入れ、窒素流で乾燥させて、かつ酸化した金基板に30秒間接触させた。スタンプ除去後、水酸化カリウム(1.0M)、チオ硫酸カリウム(0.1M)、フェリシアン化カリウム(0.01M)、及びフェロシアン化カリウム(0.001M)を含む水性アルカリエッチング槽を用いて、金基板をエッチングした。スタンプの凸部によって接触した領域から金が選択的に除去されることで、基板内にはその凸部に対応したパターンが得られた。
金で覆われたシリコンウエハが、実施例1で記載されたように、酸素プラズマ中で調製及び酸化された。前述したように、PDMSスタンプを、0.1Mのトリフェニルホスフィンを含むエタノール溶液に入れ、乾燥させて、かつ基板に接触させた。水酸化カリウム(1.0M)、チオ硫酸カリウム(0.1M)、フェリシアン化カリウム(0.01M)、及びフェロシアン化カリウム(0.001M)を含む水性アルカリエッチング槽によって、表面が改質された基板のエッチングが行われた。スタンプの凸部によって接触した領域から金が選択的に除去されることで、基板内にはその凸部に対応したパターンが得られた。
金で覆われたシリコンウエハが、実施例1で記載されたように、酸素プラズマ中で調製及び酸化された。前述したように、PDMSスタンプを、0.1Mのトリフェニルホスフィン(TPP)を含むエタノール溶液に入れ、乾燥させて、かつ基板に接触させた。水酸化カリウム(1.0M)、チオ硫酸カリウム(0.1M)、フェリシアン化カリウム(0.01M)、及びフェロシアン化カリウム(0.001M)を含む水性アルカリエッチング槽によって、表面が改質された基板のエッチングが10分間行われた。スタンプの凸部によって接触した領域から金が選択的に除去されることで、基板内にはその凸部に対応したパターンが得られた(図8a)。
金で覆われたシリコンウエハが、実施例4で記載されたように、酸素プラズマ中で調製及び酸化された。前述したように、PDMSスタンプを、10mMのジチオトレイトール(DTT)を含むトルエン溶液に入れ、窒素流で少なくとも1時間乾燥させて、かつ基板に接触させた。続いて基板は実施例4に記載されているようにエッチングされた。スタンプの凸部によって接触した領域から金が選択的に除去されることで、基板内にはその凸部に対応したパターンが得られた。実施例4で得られた結果と比較すると、エッチング後の端部の明確さはさらに改善された。その理由は、溶媒が促進させる拡散が小さくなったためであると考えられる(図8b)。
金で覆われたシリコンウエハが、実施例1で記載されたように、酸素プラズマ中で調製及び酸化された。1H,1H,2H,2H-ペルフルオロデシルトリクロロシラン(PFDTS)バリヤ層を有する化学的にパターニングされた平坦なPDMSスタンプが、非特許文献2に記載されたように調製された。前述したように、前記PDMSスタンプを、0.1Mのトリフェニルホスフィンを含むエタノール溶液に入れ、乾燥させて、かつ基板に接触させた。水酸化カリウム(1.0M)、チオ硫酸カリウム(0.1M)、フェリシアン化カリウム(0.01M)、及びフェロシアン化カリウム(0.001M)を含む水性アルカリエッチング槽によって、表面が改質された基板のエッチングが10分間行われた。スタンプの凸部によって接触した領域から金が選択的に除去されることで、基板内には、サブミクロンの特徴部位を有する、その凸部に対応したパターンが得られた(図9)。
金で覆われたシリコンウエハが、実施例1で記載されたように、酸素プラズマ中で調製及び酸化された。基板表面上にパターンをマイクロコンタクトプリントするため、前述したように、PDMSスタンプが、アスコルビン酸を含むエタノール溶液に入れられ、かつ用いられた。実施例1に記載されたエッチング溶液はパターンの現像に用いられた。パターニングされた金層は、使用されたPDMSスタンプのパターンに従って得られた。スタンプの凸部によって接触した領域から金が選択的に除去された。そのパターンについての得られた端部解像度は、実施例1-6で得られた結果と比較して劣っていた。
A-Fは、本方法の第1実施例に係る6つの工程を断面図で示している。 A-Fは、本方法の第2実施例に係る6つの工程を断面図で示している。 A-Eは、本方法の第3実施例に係る5つの工程を断面図で示している。 A-Dは、本方法の第4実施例に係る4つの工程を断面図で示している。 A-Dは、本方法の第5実施例に係る4つの工程を断面図で示している。 A-Fは、本方法の第6実施例に係る6つの工程を断面図で示している。 A-Gは、本方法の第7実施例に係る7つの工程を断面図で示している。 A及びBは、2種類の異なるエッチャントについて金層中で得られた構造の光学顕微鏡像、及びそれぞれに対応する強度プロファイルを図示している。 本発明による方法によって作製された金柱状構造の六角形アレイの光学顕微鏡像を図示している。

Claims (18)

  1. 構造の作製方法であって:
    金層の表面を酸化及びパターニングして酸化物マスクを形成することによって金層のパターニング面を供する工程、並びに、前記マスクを介して曝露された金層上でプロセス工程を実行する工程、
    を有する方法。
  2. 前記酸化物マスクは、前記曝露された金層上でプロセス工程を実行した後に除去される、請求項1に記載の方法。
  3. 前記金層は、前記マスクを介して、塩基によってエッチングされる、請求項1に記載の方法。
  4. 前記プロセス工程は、前記曝露された金層に材料を堆積する工程を有する、請求項1又は2に記載の方法。
  5. 前記材料がメッキ法によって堆積される、請求項4に記載の方法。
  6. 前記材料が、前記曝露された金層上に選択的に接合する、請求項4に記載の方法。
  7. 前記金層の一部が、前記マスクの形成後に、自己集合単分子層によって覆われる、請求項1又は3に記載の方法。
  8. 前記金層が、前記酸化工程前にパターニングされる、請求項1に記載の方法。
  9. 前記酸化物マスクの形成後に、前記金層の一部を自己集合単分子層で覆う工程、
    前記自己集合単分子層を除去することなく、前記材料を堆積した後に前記酸化物マスクを除去する工程、及び
    前記酸化物マスクの除去によって曝露された前記金をエッチングする工程、
    を有する、請求項1に記載の方法。
  10. 前記自己集合単分子層には、前記金層とは反対を向く無極性面が供され、
    その後前記自己集合単分子層と選択的に結合する材料が堆積され、
    前記酸化物マスクは曝露され、かつ
    その後前記酸化物マスク及び前記金層は、該マスク及び金層上でプロセス工程が実行されるように、再度曝露される、
    請求項7に記載の方法。
  11. 前記酸化物マスクの形成後に、前記酸化物マスクと選択的に結合する材料が堆積され、かつ
    その後前記曝露された金層と結語する材料が堆積される、
    請求項1に記載の方法。
  12. 前記の表面のパターニングが、前記金の酸化後、還元剤をプリントすることによる局所還元によって実行される、請求項1に記載の方法。
  13. 前記還元剤がコンタクトプリントによって供される。請求項12に記載の方法。
  14. 前記表面のパターニングが、酸化前に、マスクを供することによって実行され、かつ
    前記酸化は、前記マスクを介して実行される、
    請求項1に記載の方法。
  15. 前記表面のパターニングが、ナノインプリントリソグラフィによって実行される、請求項14に記載の方法。
  16. 前記の金のエッチングが、pH8以上の塩基によって実行される、請求項1に記載の方法。
  17. 上記請求項のうちのいずれかに記載の構造の作製方法を含む、マイクロエレクトロニクス素子の製造方法。
  18. 金酸化膜によって覆われた再曝露可能なパッド、及び
    他の層によって覆われたパターン、
    を有するマイクロエレクトロニクス素子。
JP2008537283A 2005-10-28 2006-10-24 構造の作製方法 Withdrawn JP2009513830A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05110109 2005-10-28
PCT/IB2006/053906 WO2007049225A1 (en) 2005-10-28 2006-10-24 A method of manufacturing a structure

Publications (1)

Publication Number Publication Date
JP2009513830A true JP2009513830A (ja) 2009-04-02

Family

ID=37696071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008537283A Withdrawn JP2009513830A (ja) 2005-10-28 2006-10-24 構造の作製方法

Country Status (7)

Country Link
US (1) US20080283489A1 (ja)
EP (1) EP1943673A1 (ja)
JP (1) JP2009513830A (ja)
KR (1) KR20080063781A (ja)
CN (1) CN101297398A (ja)
TW (1) TW200725741A (ja)
WO (1) WO2007049225A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015112632A1 (en) * 2014-01-22 2015-07-30 Applied Materials, Inc. Deposition of heteroatom-doped carbon films

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201358B (zh) * 2011-05-13 2014-06-04 上海新傲科技股份有限公司 表征衬底表面性质的装置以及方法
US20130025745A1 (en) * 2011-07-27 2013-01-31 Texas Instruments Incorporated Mask-Less Selective Plating of Leadframes
CN104779014B (zh) * 2015-03-13 2016-08-24 深圳市华科创智技术有限公司 导电图案的形成方法
US11062946B2 (en) 2018-11-08 2021-07-13 International Business Machines Corporation Self-aligned contact on a semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4072768A (en) * 1976-01-23 1978-02-07 Bell Telephone Laboratories, Incorporated Method for making patterned gold metallization
JP3271272B2 (ja) * 1991-11-12 2002-04-02 日本電気株式会社 半導体装置の製造方法
JPH06267961A (ja) * 1993-03-15 1994-09-22 Fujitsu Ltd 金属配線の形成方法
DE19934089A1 (de) * 1999-07-19 2001-01-25 Univ Schiller Jena Verfahren zur Erzeugung elektrisch leitender Bereiche in mehrkomponentigen Materialien
US6767828B2 (en) * 2001-10-05 2004-07-27 International Business Machines Corporation Method for forming patterns for semiconductor devices
US20030215723A1 (en) * 2002-04-19 2003-11-20 Bearinger Jane P. Methods and apparatus for selective, oxidative patterning of a surface
US6893966B2 (en) * 2002-11-27 2005-05-17 International Business Machines Corporation Method of patterning the surface of an article using positive microcontact printing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015112632A1 (en) * 2014-01-22 2015-07-30 Applied Materials, Inc. Deposition of heteroatom-doped carbon films
US9406509B2 (en) 2014-01-22 2016-08-02 Applied Materials, Inc. Deposition of heteroatom-doped carbon films
KR20160110421A (ko) * 2014-01-22 2016-09-21 어플라이드 머티어리얼스, 인코포레이티드 헤테로원자-도핑된 탄소 막들의 증착
KR102070350B1 (ko) 2014-01-22 2020-01-28 어플라이드 머티어리얼스, 인코포레이티드 헤테로원자-도핑된 탄소 막들의 증착

Also Published As

Publication number Publication date
EP1943673A1 (en) 2008-07-16
CN101297398A (zh) 2008-10-29
US20080283489A1 (en) 2008-11-20
WO2007049225A1 (en) 2007-05-03
KR20080063781A (ko) 2008-07-07
TW200725741A (en) 2007-07-01

Similar Documents

Publication Publication Date Title
US6114099A (en) Patterned molecular self-assembly
US7413973B2 (en) Method for manufacturing nano-gap electrode device
US8828871B2 (en) Method for forming pattern and mask pattern, and method for manufacturing semiconductor device
US9646833B2 (en) Forming patterned graphene layers
EP1840648A1 (en) A method of applying a pattern of metal, metal oxide and/or semiconductor material on a substrate
Moffat et al. Patterned metal electrodeposition using an alkanethiolate mask
TW200849413A (en) Methods for fabricating complex micro and nanoscale structures and electronic devices and components made by the same
TW200845235A (en) Sub-lithographic interconnect patterning using self-assembling polymers
JP2009513830A (ja) 構造の作製方法
US7041232B2 (en) Selective etching of substrates with control of the etch profile
JP2005521238A (ja) ソース及びドレイン並びにそれらの間のギャップを規定するための方法
US20080283405A1 (en) Method for Producing Patterned Structures by Printing a Surfactant Resist on a Substrate for Electrodeposition
KR20060123117A (ko) 엘라스토메릭 스탬프, 잉크 프린팅 방법 및 엘라스토메릭스탬프 생성 방법
JP4964406B2 (ja) 自己組織化単分子膜の縁部を用いた狭小形状の形成
TW200524000A (en) Method for patterning a substrate surface
US20050069645A1 (en) Method of electrolytically depositing materials in a pattern directed by surfactant distribution
KR101254825B1 (ko) 박막 패턴 제조 방법
WO2007052396A1 (ja) 多層配線基板及び多層配線基板の製造方法
JP2005051151A (ja) 導電層の製造方法、導電層を有する基板、および電子デバイス
JP2009081369A (ja) ステンシルマスク製造方法
Harrer et al. Technology assessment of a novel high-yield lithographic technique for sub-15-nm direct nanotransfer printing of nanogap electrodes
KR100841457B1 (ko) 오산화이바나듐 나노선 패턴 및 금나노입자 패턴을 포함하는 나노회로의 제조방법
JP7212661B2 (ja) 多層基板表面処理層構造及びその製造方法
KR100653959B1 (ko) 인쇄법을 이용한 금속 기판의 패턴 형성 방법
JP3422428B2 (ja) 微細加工レジストパターンの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091023

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100416