KR100318454B1 - 반도체소자제조방법 - Google Patents
반도체소자제조방법 Download PDFInfo
- Publication number
- KR100318454B1 KR100318454B1 KR1019980057249A KR19980057249A KR100318454B1 KR 100318454 B1 KR100318454 B1 KR 100318454B1 KR 1019980057249 A KR1019980057249 A KR 1019980057249A KR 19980057249 A KR19980057249 A KR 19980057249A KR 100318454 B1 KR100318454 B1 KR 100318454B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- silicon oxide
- semiconductor device
- manufacturing
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 47
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 40
- 229920000642 polymer Polymers 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 20
- 150000003384 small molecules Chemical class 0.000 claims abstract description 14
- 238000005984 hydrogenation reaction Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000000243 solution Substances 0.000 claims description 7
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 claims description 6
- 239000003637 basic solution Substances 0.000 claims description 4
- 125000002843 carboxylic acid group Chemical group 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 238000010894 electron beam technology Methods 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 230000002378 acidificating effect Effects 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 59
- 239000010410 layer Substances 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002209 hydrophobic effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 125000003118 aryl group Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 150000001335 aliphatic alkanes Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 125000000524 functional group Chemical class 0.000 description 1
- 229920000831 ionic polymer Polymers 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000693 micelle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 125000000542 sulfonic acid group Chemical group 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 기술에 관한 것으로, 특히 양쪽성 저분자의 성질을 이용한 반도체 소자 제조방법에 관한 것이며, 실리콘산화막의 식각 공정을 포함하는 반도체 소자 제조 공정시 실리콘산화막과 다른 물질막의 식각 선택비 및 식각 공정 마진을 증대시킬 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다. 본 발명은 실리콘산화막을 패터닝 한 후, 그 표면의 수소화 처리 또는 옥사이드 이온화 처리를 통해 양쪽성 저분자의 자기 배열을 촉진시키고, 양쪽성 저분자들을 선택적으로 자기 배열시켜 고분자화함으로써 산성 에천트에 잘 식각되지 않는 고분자 마스크층을 형성하여 하지층을 식각하는 기술이다. 이에 따라 식각 공정시 식각 선택비 및 공정 마진을 확보할 수 있다.
Description
본 발명은 반도체 기술에 관한 것으로, 특히 양쪽성 저분자의 성질을 이용한 반도체 소자 제조방법에 관한 것이다.
일반적으로, 반도체 소자 제조를 위한 물질의 개발은 재료공학적 측면뿐만 아니라, 광학적 측면, 그리고 식각 공정과의 상관 관계 등 복합적으로 많은 어려움을 가지고 있다.
또한, 반도체 소자의 고집적화에 따라 패턴의 미세화가 가속되고 있으며, 이에 따라 사진 및 식각 공정의 마진을 확보하는 것이 점점 더 어려워지고 있다. 특히, 서로 다른 물질의 식각 선택비를 이용한 식각 공정시 패턴의 미세화에 따른 공정 마진의 축소는 반도체 소자의 신뢰도 및 수율에 적지 않은 영향을 미치게 된다.
실리콘산화막(SiO2)은 반도체 소자 제조시 층간절연막으로 널리 사용되고 있다. 층간절연막을 콘택홀과 같은 패턴을 형성하고자 할 때, 포토레지스트 패턴을 사용하여 실리콘산화막을 패터닝하고, 이어서 하부의 질화막과 같은 물질막을 식각하는 경우가 반도체 소자의 제조 공정 중 빈번히 발생하게 된다.
첨부된 도면 도 5는 종래기술에 따라 형성된 콘택홀의 단면도로서, 실리콘 기판(50) 상에 마스크 산화막(51)을 구비한 게이트 전극(55)을 형성하고, 기판 표면 구조를 따라 실리콘질화막(52)을 증착한 후, 전체 구조 상부에 평탄화된 실리콘산화막(53)을 형성하고, 게이트 전극 콘택 마스크를 사용한 사진 공정을 통해 포토레지스트 패턴(54)을 형성하고, 이를 사용하여 실리콘산화막(53), 실리콘질화막(52) 및 마스크 산화막(51)을 선택적으로 식각한 상태를 나타내고 있다.
그런데, 상기와 같은 공정을 진행하는 경우, 다수의 층을 식각하면서 포토레지스트 패턴(54)의 손실이 발생하게 되고, 이에 따라 콘택 CD(critical dimension)가 변경되고, 콘택홀 프로파일이 열화되는 문제점이 있었다. 이는 실리콘산화막과 다른 물질막(예컨대, 실리콘질화막)간의 식각 선택비의 한계에 기인한 것으로, 이러한 공정 마진의 확보 문제는 패턴이 미세화 될수록 콘택 간의 단락과 같은 심각한 문제를 유발하게 된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 실리콘산화막의 식각 공정을 포함하는 반도체 소자 제조 공정시 실리콘산화막과 다른 물질막의 식각 선택비 및 식각 공정 마진을 증대시킬 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다.
도 1은 양쪽성 저분자의 구조도.
도 2는 양쪽성 저분자의 자기 배열되어 형성된 고분자 층상 구조도.
도 3a는 수소화 처리된 실리콘산화막 표면의 화학결합 구조도.
도 3b는 옥사이드 이온화 처리된 실리콘산화막 표면의 화학결합 구조도.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 콘택홀 형성 공정도.
도 5는 종래기술에 따라 형성된 콘택홀의 단면도.
* 도면의 주요 부분에 대한 부호의 설명
40 : 실리콘 기판 41 : 마스크 산화막
42 : 실리콘질화막 43 : 실리콘산화막
44 : 고분자 마스크층 45 : 게이트 전극
상기의 기술적 과제를 달성하기 위한 본 발명의 특징적인 반도체 소자 제조방법은, 실리콘산화막 이외의 물질막이 형성된 기판 상부에 실리콘산화막을 형성하는 제1 단계: 상기 실리콘산화막을 선택 식각하는 제2 단계; 상기 실리콘산화막 표면에 수소화 처리를 실시하는 제3 단계; 수소화 처리된 상기 실리콘산화막 표면에 양쪽성 저분자를 선택적으로 자기 배열시켜 고분자층을 형성하는 제4 단계; 및 상기 고분자층을 식각 마스크로 사용하여 상기 물질막을 선택 식각하는 제5 단계를 포함하여 이루어진다.
또한, 상기의 기술적 과제를 달성하기 위한 본 발명의 특징적인 반도체 소자 제조방법은, 실리콘산화막 이외의 물질막이 형성된 기판 상부에 실리콘산화막을 형성하는 제1 단계: 상기 실리콘산화막을 선택 식각하는 제2 단계; 상기 실리콘산화막 표면에 옥사이드 이온화 처리를 실시하는 제3 단계; 옥사이드 이온화 처리된 상기 실리콘산화막 표면에 양쪽성 저분자를 선택적으로 자기 배열시켜 고분자층을 형성하는 제4 단계; 및 상기 고분자층을 식각 마스크로 사용하여 상기 물질막을 선택 식각하는 제5 단계를 포함하여 이루어진다.
본 발명은 실리콘산화막을 패터닝 한 후, 그 표면의 수소화 처리 또는 옥사이드 이온화 처리를 통해 양쪽성 저분자의 자기 배열을 촉진시키고, 양쪽성 저분자들을 선택적으로 자기 배열시켜 고분자화함으로써 산성 에천트에 잘 식각되지 않는 고분자 마스크층을 형성하여 하지층을 식각하는 기술이다. 이에 따라 식각 공정시 식각 선택비 및 공정 마진을 확보할 수 있다.
첨부된 도면 도 1은 양쪽성 저분자의 구조를 도시한 것으로, 도시된 바와 같이 양쪽성 저분자는 친수성(또는, 전하를 띤 부분) 머리(10), 연결자(11) 및 소수성 꼬리(12)를 동일 분자 내에 가진다. 친수성 머리(10)는 카르복시산기(-COOH), 하이드록시기(-OH), 술폰산기(-SO3H) 등으로 이루어지며, 연결자(11)는 방향족 고리와 방향족 고리의 연결 구조 등으로 이루어지며, 소수성 꼬리(12)는 사슬형의 알칸족(-CnH2n+1) 계열로 이루어진다.
첨부된 도면 도 2에 양쪽성 저분자의 자기 배열되어 형성된 고분자 층상 구조를 도시하였다. 양쪽성 저분자는 친수성과 소수성 가지를 동시에 가지고 있기 때문에, 분자 스스로 미셀(Micelle) 또는 베시클(Vesicle)이라 일컬어지는 배위결합성(수소결합성 또는 이온결합성일 수도 있음) 고분자를 형성하는 특징을 가지고 있다. 이 형태를 자기 배열 고분자라 하며, 이러한 자기 배열 고분자는 자기 배열을 촉발시키는 요인을 외부에서 제공하여 주는 경우에 더욱 쉽게 형성된다.
본 발명에서는 이러한 외부 요인으로, 실리콘산화막 표면을 수소화 또는 옥사이드 이온화시킴으로써 자기 배열을 촉진한다. 즉, SiO2형태로 구성되어 있는 실리콘산화막 표면이 수소화되면, 첨부된 도면 도 3a에 도시된 바와 같이 실리콘 원자(Si)에 하이드록시기(-OH)가 결합되고, 이 작용기는 양쪽성 분자의 친수성 머리(예컨대, -COOH) 부분에 수소결합성 또는 배위결합성 화학결합을 하게 된다.
또한 본 발명에서는 옥사이드 이온화를 통해 양쪽성 분자의 자기 배열을 촉진시킨다. 즉, SiO2형태로 구성되어 있는 실리콘산화막 표면에 옥사이드 이온화 처리를 실시하면, 첨부된 도면 도 3b에 도시된 바와 같이 실리콘 원자(Si)에 산소 이온(O-)이 결합되고, 산소 이온(O-)과 양쪽성 분자의 친수성 머리(예컨대, -COOH) 사이에 이온결합성 화학결합이 이루어진다.
이러한 외부 요인으로 인하여, 결국 표면 처리된 실리콘산화막 표면에 양쪽성 저분자들이 자기 배열을 하게 되고, 사슬형의 긴 분자의 길이 만큼 또는 다층막의 고분자층을 형성하게 된다. 이렇게 자기 배열된 마스크층은 유기 고분자의 일종이므로, 어느 정도의 식각 선택비를 가지는 건식 또는 습식 식각에 잘 견딜 것이므로, 식각 마스크의 역할을 충분히 수행하여 공정 마진을 확보할 수 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 콘택홀 형성 공정도로서, 이하 도면을 참조하여 설명한다.
우선, 도 4a에 도시된 바와 같이 실리콘 기판(40) 상에 마스크 산화막(41)을 구비한 게이트 전극(45)을 형성하고, 기판 표면 구조를 따라 실리콘질화막(42)을 증착한다. 이어서, 전체구조 상부에 평탄화된 실리콘산화막(43)을 형성한 다음, 게이트 전극(45)에 오버랩 되는 영역의 실리콘산화막(43)을 선택 식각한다. 이때, 실리콘산화막(43)의 선택 식각은 포토레지스트를 사용한 통상적인 리소그래피 공정에 의한다.
다음으로, 도 4b에 도시된 바와 같이 노출된 실리콘산화막(43) 표면을 전자빔을 사용하여 옥사이드 이온화 처리한다. 이때, 옥사이드 이온화 처리를 대신하여 수소 플라즈마를 이용한 수소화 처리를 실시할 수도 있다. 양쪽성 저분자 화합물 용액을 사용하며 고온 또는 초음파를 적용함으로써 표면 처리된 실리콘산화막(43)에 양쪽성 저분자들이 자기 배열되어 고분자화된 고분자 마스크층(44)을 선택적으로 도포한다.
이어서, 도 4c에 도시된 바와 같이 고분자 마스크층(44)을 식각 마스크로 사용하여 노출된 실리콘질화막(42) 및 마스크 산화막(41)을 식각하여 게이트 전극(45)을 노출시키는 콘택홀을 형성한다.
이후, 도 4d에 도시된 바와 같이 염기성 용액을 사용하여 고분자 마스크층(44)을 제거한다. 이때, 고분자 마스크층(44)을 이루는 양쪽성 분자들은 카르복시산기를(-COOH) 가지고 있기 때문에 염기성 용액을 사용하면 아주 간단히 제거할 수 있는 것이다. 일반적으로, 실리콘산화막의 습식 에천트를 포함한 반도체 소자 제조 공정에서 사용되는 화학 용액 대부분이 산이므로, 고분자 마스크층(44)의 제거시 실리콘산화막(43) 뿐만 아니라 다른 층의 손실을 방지할 수 있는 장점이 있다.
이와 같은 공정을 통해 다양한 박막의 선택 식각시 박막간의 높은 식각 선택비를 얻을 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예를 들어, 전술한 실시예에서는 실리콘산화막 표면에 형성된 고분자층을 사용하여 실리콘질화막 및 마스크 산화막의 이중막을 식각하는 경우를 일례로 들어 설명하였으나, 고분자 마스크층에 의해 실리콘산화막이 완전히패시베이션(passivation) 된 상태이기 때문에 단층 또는 다층 구조의 거의 모든 물질막을 식각하는데 본 발명이 적용될 수 있다. 단, 선택적인 고분자층의 형성을 위하여 상기 물질막의 최상단에는 실리콘산화막 이외의 물질층이 존재해야 할 것이다.
전술한 본 발명은 실리콘산화막을 비롯한 다양한 박막이 포함된 층을 식각할 때 종류가 다른 층간의 식각 선택비를 극대화하여 식각 공정 마진을 향상시키는 효과가 있으며, 차세대 초고집적 반도체 소자 개발을 촉진시키는 효과를 기대할 수 있다.
Claims (14)
- 실리콘산화막 이외의 물질막이 형성된 기판 상부에 실리콘산화막을 형성하는 제1 단계:상기 실리콘산화막을 선택 식각하는 제2 단계;상기 실리콘산화막 표면에 수소화 처리를 실시하는 제3 단계;수소화 처리된 상기 실리콘산화막 표면에 양쪽성 저분자를 선택적으로 자기 배열시켜 고분자층을 형성하는 제4 단계; 및상기 고분자층을 식각 마스크로 사용하여 상기 물질막을 선택 식각하는 제5 단계를 포함하여 이루어진 반도체 소자 제조방법.
- 제 1 항에 있어서,상기 제5 단계 수행 후,염기성 용액을 사용하여 상기 고분자층을 제거하는 제6 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 소자 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 수소화 처리가,수소 플라즈마를 사용하여 수행되는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제4 단계가,고온 분위기에서 양쪽성 저분자 화합물 용액을 사용하여 수행되는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제4 단계가,초음파 분위기에서 양쪽성 저분자 화합물 용액을 사용하여 수행되는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 2 항에 있어서,상기 양쪽성 저분자의 친수성 머리 부분이 카르복시산기(-COOH)로 이루어진 것을 특징으로 하는 반도체 소자 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 물질막이 실리콘질화막을 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 실리콘산화막 이외의 물질막이 형성된 기판 상부에 실리콘산화막을 형성하는 제1 단계:상기 실리콘산화막을 선택 식각하는 제2 단계;상기 실리콘산화막 표면에 옥사이드 이온화 처리를 실시하는 제3 단계;옥사이드 이온화 처리된 상기 실리콘산화막 표면에 양쪽성 저분자를 선택적으로 자기 배열시켜 고분자층을 형성하는 제4 단계; 및상기 고분자층을 식각 마스크로 사용하여 상기 물질막을 선택 식각하는 제5 단계를 포함하여 이루어진 반도체 소자 제조방법.
- 제 8 항에 있어서,상기 제5 단계 수행 후,염기성 용액을 사용하여 상기 고분자층을 제거하는 제6 단계를 더 포함하여이루어진 것을 특징으로 하는 반도체 소자 제조방법.
- 제 8 항 또는 제 9 항에 있어서,상기 옥사이드 이온화 처리가,전자빔을 상기 실리콘산화막 표면에 조사하여 수행되는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 8 항 또는 제 9 항에 있어서,상기 제4 단계가,고온 분위기에서 양쪽성 저분자 화합물 용액을 사용하여 수행되는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 8 항 또는 제 9 항에 있어서,상기 제4 단계가,초음파 분위기에서 양쪽성 저분자 화합물 용액을 사용하여 수행되는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 9 항에 있어서,상기 양쪽성 저분자의 친수성 머리 부분이 카르복시산기(-COOH)로 이루어진 것을 특징으로 하는 반도체 소자 제조방법.
- 제 8 항 또는 제 9 항에 있어서,상기 물질막이 실리콘질화막을 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980057249A KR100318454B1 (ko) | 1998-12-22 | 1998-12-22 | 반도체소자제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980057249A KR100318454B1 (ko) | 1998-12-22 | 1998-12-22 | 반도체소자제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000041390A KR20000041390A (ko) | 2000-07-15 |
| KR100318454B1 true KR100318454B1 (ko) | 2002-02-19 |
Family
ID=19564630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980057249A KR100318454B1 (ko) | 1998-12-22 | 1998-12-22 | 반도체소자제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100318454B1 (ko) |
-
1998
- 1998-12-22 KR KR1019980057249A patent/KR100318454B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000041390A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3406302B2 (ja) | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 | |
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| US6589880B2 (en) | Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method | |
| US4855252A (en) | Process for making self-aligned contacts | |
| US6008121A (en) | Etching high aspect contact holes in solid state devices | |
| KR19980080906A (ko) | 반도체 장치내의 금속화 방법 | |
| JP3087726B2 (ja) | 半導体装置の製造プロセスにおけるパターニング方法 | |
| JP3229550B2 (ja) | Ｔ型ゲート電極の重畳方法およびｔ型低抵抗金属の重畳方法 | |
| US6645819B2 (en) | Self-aligned fabrication method for a semiconductor device | |
| KR100318454B1 (ko) | 반도체소자제조방법 | |
| KR100367695B1 (ko) | 반도체소자의비아콘택형성방법 | |
| JP3725811B2 (ja) | 半導体装置の製造方法 | |
| KR100333726B1 (ko) | 반도체소자제조방법 | |
| US7482225B2 (en) | Method of fabricating floating gate of flash memory device | |
| KR100499622B1 (ko) | 반도체소자의셀투사형마스크제조방법 | |
| KR100358138B1 (ko) | 반도체소자의실린더형전하저장전극형성방법 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| KR100186504B1 (ko) | 반도체 소자의 폴리 플러그 제조방법 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| KR100468694B1 (ko) | 반도체장치의콘택형성방법 | |
| KR20000015122A (ko) | 반도체 소자의 바이어 컨택 형성 방법 | |
| JPH05206125A (ja) | 半導体装置の製造方法 | |
| JPH0481323B2 (ko) | ||
| KR20030002054A (ko) | 폴리실리콘 하드마스크를 이용한 반도체장치의 콘택형성방법 | |
| KR20010064074A (ko) | 반도체 소자의 자기정렬 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091126 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |