KR101397445B1 - 유기박막트랜지스터 제조방법 - Google Patents

유기박막트랜지스터 제조방법 Download PDF

Info

Publication number
KR101397445B1
KR101397445B1 KR1020070126393A KR20070126393A KR101397445B1 KR 101397445 B1 KR101397445 B1 KR 101397445B1 KR 1020070126393 A KR1020070126393 A KR 1020070126393A KR 20070126393 A KR20070126393 A KR 20070126393A KR 101397445 B1 KR101397445 B1 KR 101397445B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
organic
film transistor
forming
Prior art date
Application number
KR1020070126393A
Other languages
English (en)
Other versions
KR20090059511A (ko
Inventor
김경록
김민주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070126393A priority Critical patent/KR101397445B1/ko
Publication of KR20090059511A publication Critical patent/KR20090059511A/ko
Application granted granted Critical
Publication of KR101397445B1 publication Critical patent/KR101397445B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes

Abstract

본 발명은 유기박막트랜지스터 제조방법에 관한 것으로서, 본 발명에 따른 유기박막트랜지스터 제조방법은 기판상에 일정간격을 두고 이격되는 소스전극과 드레인전극을 형성하는 단계; 상기 소스/드레인전극이 형성된 기판을 타용매처리하는 단계; 상기 기판과 소스/드레인전극상에 유기반도체층을 형성하는 단계; 상기 유기반도체층상에 게이트절연막을 형성하는 단계; 및 상기 게이트절연막상에 게이트전극을 형성하는 단계;를 포함하여 구성되는 것을 특징으로한다.
유기박막트랜지스터, 유기반도체층, 타용매처리

Description

유기박막트랜지스터 제조방법{Method for fabricating Organic Thin Film Transistor}
본 발명은 유기박막트랜지스터 제조방법에 관한 것으로서, 보다 상세하게는 저농도의 유기반도체 재료의 코팅 특성을 개선한 유기박막트랜지스터 제조방법에 관한 것이다.
통상적으로, 박막트랜지스터는 이미지 표시용 디스플레이에서 스위칭소자로 사용되는 것으로, 박막트랜지스터중 유기박막트랜지스터는 반도체층 재료로서 반도체성 유기물질을 사용하고, 유리기판 대신에 플렉시블(flexible)한 기판을 사용한다는 점을 제외하고는 실리콘박막 트랜지스터와 비교하여 구조적으로 유사한 형태를 갖는다.
또한, 액상 재료 프로세스가 적용되는 박막트랜지스터 기술의 관심이 높아지면서 고성능 박막트랜지스터 특성을 가질 수 있는 재료의 개발이 많이 이루어지고 있으나 재료의 가격이 매우 높고 고농도의 재료로 제조되어진 경우에 정상적인 코팅특성을 가질 수 있는 경우가 대다수이다.
그러나, 이러한 고농도 재료를 적용하는 경우에 재료 코스트(cost)가 매우 높은 단점이 있기 때문에 재료 코스트가 낮은 저농도 유기막을 코팅하는 기술이 제안되고 있다.
이러한 관점에서, 저농도 유기막을 코팅하는 기술을 이용한 종래기술에 따른 유기박막트랜지스터 제조방법에 대해 도 1 및 2를 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 유기박막트랜지스터 및 그 제조방법을 설명하기 위한 단면도로서, 저농도의 유기반도체 재료 코팅시에 증착되는 박막 형태를 개략적으로 도시한 단면도이다.
도 2는 종래기술에 따른 유기박막트랜지스터 제조방법을 설명하기 위한 단면도로서, 저농도의 유기반도체 재료 코팅시에 증착되는 박막 형태에 액상 재료 자체의 용매의 비율이 높아지면서 나타나는 현상을 개략적으로 도시한 단면도이다.
종래기술에 따른 유기박막트랜지스터는, 도 1에 도시된 바와 같이, 하부기판 (11)상에 투명도전막, 예를들어 ITO막 또는 IZO막으로 형성된 소스/드레인전극 (13a, 13b)을 형성한다.
그다음, 상기 소스/드레인전극(13a, 13b)을 포함한 하부기판(11)상에 약 2 wt%의 저농도인 액상의 유기반도체 재료를 코팅하여 유기반도체층(15)을 형성한다. 이때, 상기 유기반도체층(15)은 약 2 wt%의 저농도로 코팅하기 때문에 상기 소스/드레인전극 (13a, 13b)의 표면에만 증착된다. 이는 금속인 소스/드레인전극(13a, 13b)과 유기반도체(15)가 직접 접합을 하므로 접촉저항이 커져 TFT의 출력(output) 특성에서 저전압의 전류집중(current crowding) 현상이 발생하고, TFT 오프 상태에서 캐리어를 차단하지 못하는 문제가 발생한다.
그러나, 상기와 같이 제조되는 종래기술에 따른 유기박막트랜지스터 제조방법에 의하면 다음과 같은 문제점이 있다.
종래기술의 경우, 저농도로 유기반도체 재료를 증착하는 경우에, 재료 코스트가 줄어 들지만 증착 특성이 떨어지며, 속도 보트(speed boat)성 불량이 나타나며, 전체적인 막 증착 균일성이 낮아진다. 특히, 농도 조절은 유기 반도체 재료의 성능 및 두께를 조절하기 위한 인자(factor)이다.
따라서, 기존의 고농도인 4 wt%에서 2 wt%로 농도를 낮춘 경우에, 이와 같은 문제점이 나타는데, 이러한 저농도에 기인하여 액상 재료 자체의 용매(17)의 비율이 높아지면서, 도 2에 도시된 바와 같이, 막 표면에서의 용매효과로 인해 응집현상이 발생하므로 인해 유기막 코팅 불량이 대다수 발생하게 된다.
한편, 하부기판(11)과 스스/드레인전극(13a, 13b) 등에서의 계면특성이 서로 달라 유기반도체층을 형성하기 위해 유기반도체 재료를 이용하여 하부기판(11)전면에 코팅하여 형성한 유기반도체층(15)의 경우, 특히 데이터배선(미도시)이나 소스 및 드레인전극(13a, 13b) 주변에 형성된 부분이 상기 배선(미도시) 또는 전극위에 말려 올라감으로써 상기 데이터배선(미도시)이나 소스 및 드레인전극 주변의 기판상부에는 형성되는 않는 부분이 발생하는 현상이 나타난다.
이러한 현상에 의해 소스 및 드레인전극과 접촉함과 동시에 이 두 전극이 이격된 영역 전체에 끊김없이 형성되어야 할 유기반도체 물질층이 분리되어 박막트랜지스터를 완성시 채널이 형성되지 않음에 따라 박막트랜지스터 구동이 되지 않는 구동불량의 문제가 발생함으로써 생산수율이 저하된다.
이에 본 발명은 상기 종래기술에 따른 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 타용매처리를 통해 기판과 전극표면에 용매효과에 의한 코팅불량을 억제하여 유기반도체층의 코팅을 개선시킬 수 있는 유기박막트랜지스터 제조방법을 제공함에 있다.
또한, 본 발명의 다른 목적은 유기반도체물질의 코팅성을 높여 박막트랜지스터의 구동불량을 감소시킴으로써 생산수율을 향상시킬 수 있는 유기박막트랜지스터 제조방법을 제공함에 있다.
그리고, 본 발명의 또다른 목적은 저농도의 유기반도체 재료의 코팅 특성을 개선한 유기박막트랜지스터를 적용한 액정표시소자 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 유기박막트랜지스터 제조방법은 기판상에 일정간격을 두고 서로 이격되는 소스전극과 드레인전극을 형성하는 단계; 상기 소스/드레인전극이 형성된 기판을 타용매처리하는 단계; 상기 기판과 소스/드레인전극상에 유기반도체층을 형성하는 단계; 상기 유기반도체층상에 게이트절연막을 형성하는 단계; 및 상기 게이트절연막상에 게이트전극을 형성하는 단계;를 포함하여 구성되는 것을 특징으로한다.
상기 목적을 달성하기 위한 본 발명에 따른 유기박막트랜지스터를 적용한 액정표시소자 제조방법은 제1기판상에 일정간격을 두고 서로 이격되는 소스전극과 드 레인전극을 형성하는 단계; 상기 소스/드레인전극이 형성된 기판을 타용매처리하는 단계; 상기 기판과 소스/드레인전극상에 유기반도체층을 형성하는 단계; 상기 유기반도체층상에 게이트절연막을 형성하는 단계; 상기 게이트절연막상에 게이트전극을 형성하는 단계; 상기 게이트전극을 포함한 제1기판전면에 형성되고 상기 드레인전극을 노출시키는 보호막을 형성하는 단계; 상기 보호막상에 상기 드레인전극과 전기적으로 연결되는 화소전극을 형성하는 단계; 제2기판상에 화소영역을 제외한 부분에서 빛을 차광하는 블랙매트릭스를 형성하는 단계; 상기 제2기판상에 색상을 구현하기 위한 컬러필터층를 형성하는 단계; 및 상기 제1기판과 제2기판사이에 액정층을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따른 유기박막트랜지스터 제조방법에 의하면 다음과 같은 효과가 있다.
본 발명에 따른 유기박막트랜지스터 제조방법은 저농도의 액상의 유기 반도체물질이 전극 및 기판상에 표면 에너지 차이에 의한 끊김없이 코팅되도록 기판표면에 디클로로메탄(dichloromethane)용매를 이용한 타용매처리한후 건조시켜 주므로써 이후 형성되는 저농도의 유기반도체 재료의 코팅특성을 개선시킬 수 있다.
또한, 본 발명은 용매효과에 의한 코팅불량을 개선하기 위해 기판표면에 타용매처리를 해줌으로써 웨팅(wetting)특성을 유지하며 응집력을 약화시켜 코팅 특성을 개선시킬 수 있다.
또한, 본 발명에 따른 유기박막트랜지스터 제조방법은 유기반도체물질의 코 팅성을 높여 박막트랜지스터의 구동불량을 감소시킴으로써 생산수율을 향상시킬 수 있다.
이하, 본 발명의 바람직한 실시예에 따른 유기박막트랜지스터 제조방법에 대해 첨부된 도면을 참조하여 설명한다.
도 3a 내지 도 3f는 본 발명에 따른 유기박막트랜지스터의 제조방법을 설명하기 위한 제조공정단면도이다.
본 발명의 실시예에 따른 유기박막트랜지스터는, 도 3d에 도시된 바와 같이, 기판(101)상에 유기물질로 형성된 버퍼막(103)과, 상기 버퍼막(103)상에 각각 섬 형상으로 투명도전막 즉, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)으로 형성된 소스/드레인전극(105a, 105b)과, 상기 소스/드레인전극(105a, 105b)을 포함한 버퍼막(103)상에 형성된 유기반도체층(109a)과, 상기 유기반도체층(109a)상에 형성된 게이트절연막(111a)과, 상기 소스/드레인전극(105a, 105b)과 오버랩되도록 상기 게이트절연막(111a)상에 형성된 게이트전극(113)을 포함하여 구성된다.
상기와 같이 구성되는 본 발명에 따른 유기박막트랜지스터 제조방법에 대해설명하면 다음과 같다.
도 3a에 도시된 바와 같이, 유리 또는 투명한 플라스틱재질의 기판(101)상에 버퍼막(103)을 형성한다.
이때, 상기 버퍼막(103)은 이후 형성될 유기반도체층의 결정성장을 좋게 하기 위해 증착되며, 실리콘산화물(SiOx), 실리콘 질화물(SiNx) 및 실리콘산화물 (SiOx)과 실리콘질화물(SiNx)이 적층된 이중막중 어느 하나의 무기 절연물질을 형성하거나 또는 BCB(Benzocyclobutene), 아크릴계 물질, 폴리이미드, 폴리메틸메타릴레이트(polymethylmethacrylate:PMMA)와 같은 유기절연물질을 이용하여 형성 한다.
그다음, 상기 버퍼막(103)상에 투명도전막(105)을 형성한다. 이때, 상기 투명도전막(105)은 액정표시장치에 적용되는 소자에서 일반적으로 사용되고, 막 형성공정이 용이한 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 과 같은 투명한 재질 또는 이들 막중 어느 하나의 크롬(Cr) 또는 몰리브덴(Mo)중 어느 하나가 적층된 이중막을 이용하여 형성한다.
한편, 크롬(Cr) 또는 몰리브덴(Mo)과 같은 금속층을 상기 투명도전막(105)하부에 증착하여 투명도전막 및 금속막을 적층된 이중구조로 소스/드레인전극을 형성하면, 유기박막트랜지스터의 소스/드레인전극에 대한 라인저항이 감소될 수 있다.
이어서, 도 3b에 도시된 바와 같이, 상기 투명도전막(105)상에 포토레지스트 (photoresist)(미도시)를 도포하고, 상기 포토레지스트상부에 소정의 패턴이 형성된 포토마스크(미도시)를 정렬한후, 자외선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
그다음, 패터닝된 포토 레지스트를 마스크로 사용하여 상기 투명도전막(105)을 선택적으로 식각하여 소스/드레인전극(105a, 105b)를 형성하고, 상기 포토레지스트를 제거한다. 이때, 금속인 소스/드레인전극과 후속 공정에서 형성될 유기반도체가 직접 접합을 하게 되므로 접촉저항이 커져 TFT의 출력(output) 특성에서 저전 압의 전류집중(current crowding) 현상이 발생하고, TFT 오프 상태에서 캐리어를 차단하지 못하는 문제가 발생하게 된다.
이러한 소스/드레인전극과 유기반도체가 직접 접합시에 접촉저항이 커지는 것을 방지하기 위해, 도 3c에 도시된 바와 같이, 상기 소스/드레인전극(105a, 105b)과 버퍼막(103)표면에 후속 공정에서 형성될 액상의 유기반도체 재료의 코팅을 향상시키기 위해 타용매처리(107)를 진행한다.
이때, 상기 타용매처리(107)는 먼저 디클로로메탄(dichloromethane)용매를 스핀코팅(spin-coating) 처리한후 N2 분위기에서 건조(dry)시킨다. 이때, 상기 타용매처리(107)에 사용하는 용매로는 디클로로메탄(dichloromethane)용매로 한정하는 것은 아니며, 기타 다른 용매도 사용가능하다.
또한, 상기 타용매처리(107)는 유기반도체 재료의 주요 용매(solvent)로 사용되는 것을 의미한다. 만약, 용매가 여러 종류가 섞인 경우에는 혼합되어 있는 용매의 어느 것으로 처리하든 무관하다.
그리고, 상기 타용매처리(107)는 스핀코팅하거나 디핑(dipping)해도 되며, 특정막을 형성하는 것이 아니므로 어떤 조건에서 형성해도 무관하다. 특히, 용제를 미리 처리하여 기재의 막 특성을 용제특성과 똑같이 만들어 준다는 개념이므로 특정 공정조건이 필요한 것이 아니다. 단, 잔존하는 용제가 전극/유기반도체간에 불순물로 작용할 수 없도록 충분한 질소(Na2) 건조를 통해 휘발시키는 것이 바람직하다.
그다음, 도 3d에 도시된 바와 같이, 용매처리된 버퍼막(103)을 포함한 소스/드레인전극(105a, 105b)상에 저농도의 액상의 유기반도체 재료를 코팅하여 유기반도체층(109)을 형성한다. 이때, 상기 유기반도체층(109)으로 사용될 유기물질로는 LCPBC(Liquid Crystalline Polyfluorene Block copolymer), 펜타센(Pentacene), 폴리사이오핀(polythiophene) 등을 사용한다. 이때, 상기 액상의 유기반도체 재료의 농도는 약 0.1 ∼ 10 wt%이고, 두께는 약 300 ∼ 2000 Å 인 것이 바람직하다.
또한, 상기 유기반도체층(109)은 잉크젯장치, 노즐(nozzle) 코팅장치, 바(bar) 코팅장치, 슬릿(slit) 코팅장치 또는 스핀(spin) 코팅장치 등을 이용하여 형성한다.
이어서, 도면에는 도시하지 않았지만, 상기 유기반도체층(109)상에 포토레지스트 (photoresist)(미도시)를 도포하고, 상기 포토레지스트상부에 소정의 패턴이 형성된 포토마스크(미도시)를 정렬한후, 자외선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
그다음, 도 3e에 도시된 바와 같이, 패터닝된 포토 레지스트를 마스크로 사용하여 상기 유기반도체층 (109)을 선택적으로 식각하여 유기반도체층패턴(109a)을 형성하고 상기 패터닝된 포토 레지스트를 제거한다.
이어서, 도 3f에 도시된 바와 같이, 상기 유기반도체층패턴(109a)을 포함한 기판(101) 전면에 무기절연물질을 증착하거나 또는 유기절연물질을 도포하여 게이트절연막(111)을 형성한다.
이때, 상기 게이트절연막(111)은 실리콘산화물(SiOx) 또는 실리콘 질화물 (SiNx) 등의 무기 절연물질을 형성하거나 또는 BCB(Benzocyclobutene), 아크릴계 물질, 폴리이미드, 폴리메틸메타릴레이트(polymethylmethacrylate:PMMA)와 같은 유기절연물질을 이용하여 형성한다. 하지만, 여기서는 이후 형성될 유기반도체층과의 접촉특성을 위해 무기절연물질보다는 유기절연물질을 사용하여 게이트절연막을 형성하는 것이 바람직하다.
그다음, 도 3g에 도시된 바와 같이, 상기 게이트절연막(111)상에 금속물질을 증착한다. 이때, 상기 금속물질은 크롬(Cr), 구리(Cu), 몰리브덴(Mo), 알루미늄 (Al), 알루미늄 합금(Al alloy), 텅스텐(W) 계열 등의 금속물질중에서 적어도 하나 또는 하나 이상으로 이루어진다.
이어서, 도면에는 도시하지 않았지만, 상기 금속물질층상에 포토레지스트를 도포하고 이어 포토레지스트상부에 소정의 패턴이 형성된 포토마스크(미도시)를 정렬한후, 자외선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
그다음, 패터닝된 포토 레지스트를 마스크로 사용하여 상기 금속물질층을 선택적으로 선택적으로 식각하여 상기 소스/드레인전극(105a, 105b)과 오버랩되도록 게이트전극(113)을 형성함으로써, 유기박막트랜지스터를 완성한다.
이때, 상기 유기박막트랜지스터의 게이트전극(113), 게이트절연막(111), 소스/드레인전극(105a, 105b) 및 유기반도체층패턴(109a)이 모두 유기물질로 형성되는 경우에는 저온 공정이 가능하므로 상기 기판(101)은 플렉서블한 특성의 플라스틱기판 또는 필름으로 사용가능하다.
한편, 상기와 같이 구성되는 본 발명에 따른 유기박막트랜지스터 제조방법을 적용한 액정표시소자 제조방법에 대해 설명하면 다음과 같다.
도 4는 본 발명에 따른 유기박막트랜지스터 제조방법을 적용한 액정표시소자의 단면도이다.
도 3a를 참조하면, 유리 또는 투명한 플라스틱재질의 하부기판(101)상에 버퍼막 (103)을 형성한다.
이때, 상기 버퍼막(103)은 이후 형성될 유기반도체층의 결정성장을 좋게 하기 위해 증착되며, 실리콘산화물(SiOx), 실리콘 질화물(SiNx) 및 실리콘산화물 (SiOx)과 실리콘질화물(SiNx)이 적층된 이중막중 어느 하나의 무기 절연물질을 형성하거나 또는 BCB(Benzocyclobutene), 아크릴계 물질, 폴리이미드, 폴리메틸메타릴레이트(polymethylmethacrylate:PMMA)와 같은 유기절연물질을 이용하여 형성한다.
그다음, 상기 버퍼막(103)상에 투명도전막(105)을 형성한다. 이때, 상기 투명도전막(105)은 액정표시장치에 적용되는 소자에서 일반적으로 사용되고, 막 형성공정이 용이한 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 과 같은 투명한 재질 또는 이들 막중 어느 하나의 크롬(Cr) 또는 몰리브덴(Mo)중 어느 하나가 적층된 이중막을 이용하여 형성한다.
한편, 크롬(Cr) 또는 몰리브덴(Mo)과 같은 금속층을 상기 투명도전막(105)하부에 증착하여 투명도전막 및 금속막을 적층된 이중구조로 소스/드레인전극을 형성하면, 유기박막트랜지스터의 소스/드레인전극에 대한 라인저항이 감소될 수 있다.
이어서, 도 3b를 참조하면, 상기 투명도전막(105)상에 포토레지스트 (photoresist)(미도시)를 도포하고, 상기 포토레지스트상부에 소정의 패턴이 형성된 포토마스크(미도시)를 정렬한후, 자외선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
그다음, 패터닝된 포토 레지스트를 마스크로 사용하여 상기 투명도전막(105)을 선택적으로 식각하여 소스/드레인전극(105a, 105b)를 형성하고, 상기 포토레지스트를 제거한다.
이어서, 도 3c를 참조하면, 상기 소스/드레인전극(105a, 105b)이 형성된 버퍼막(103)표면에 후속 공정에서 형성될 액상의 유기반도체 재료의 코팅을 향상시키기 위해 타용매처리(107)를 진행한다.
이때, 상기 타용매처리(107)는 먼저 디클로로메탄(dichloromethane)용매를 스핀코팅(spin-coating) 처리한후 N2 분위기에서 건조(dry)시킨다. 이때, 상기 타용매처리(107)에 사용하는 용매로는 디클로로메탄(dichloromethane)용매로 한정하는 것은 아니며, 기타 다른 용매도 사용가능하다.
또한, 상기 타용매처리(107)는 유기반도체 재료의 주요 용매(solvent)로 사용되는 것을 의미한다. 만약, 용매가 여러 종류가 섞인 경우에는 혼합되어 있는 용매의 어느 것으로 처리하든 무관하다.
그리고, 상기 타용매처리(107)는 스핀코팅하거나 디핑(dipping)해도 되며, 특정막을 형성하는 것이 아니므로 어떤 조건에서 형성해도 무관하다. 특히, 용제를 미리 처리하여 기재의 막 특성을 용제특성과 똑같이 만들어 준다는 개념이므로 특정 공정조건이 필요한 것이 아니다. 단, 잔존하는 용제가 전극/유기반도체간에 불순물로 작용할 수 없도록 충분한 질소(Na2) 건조를 통해 휘발시키는 것이 바람직하다.
그다음, 도 3d를 참조하면, 용매처리된 버퍼막(103)을 포함한 소스/드레인전극(105a, 105b)상에 저농도의 액상의 유기반도체 재료를 코팅하여 유기반도체층 (109)을 형성한다. 이때, 상기 유기반도체층(109)으로 사용될 유기물질로는 LCPBC (Liquid Crystalline Polyfluorene Block copolymer), 펜타센(Pentacene), 폴리사이오핀(polythiophene) 등을 사용한다. 이때, 상기 액상의 유기반도체 재료의 농도는 약 0.1 ∼ 10 wt%이고, 두께는 약 300 ∼ 2000 Å 인 것이 바람직하다.
또한, 상기 유기반도체층(109)은 잉크젯장치, 노즐(nozzle) 코팅장치, 바(bar) 코팅장치, 슬릿(slit) 코팅장치 또는 스핀(spin) 코팅장치 등을 이용하여 형성한다.
이어서, 도면에는 도시하지 않았지만, 상기 유기반도체층(109)상에 포토레지스트 (photoresist)(미도시)를 도포하고, 상기 포토레지스트상부에 소정의 패턴이 형성된 포토마스크(미도시)를 정렬한후, 자외선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
그다음, 도 3e를 참조하면, 패터닝된 포토 레지스트를 마스크로 사용하여 상기 유기반도체층(109)을 선택적으로 식각하여 유기반도체층패턴(109a)을 형성하고 상기 패터닝된 포토 레지스트를 제거한다.
이어서, 도 3f를 참조하면, 상기 유기반도체층패턴(109a)을 포함한 기판 (101) 전면에 무기절연물질을 증착하거나 또는 유기절연물질을 도포하여 게이트절연막(111)을 형성한다.
이때, 상기 게이트절연막(111)은 실리콘산화물(SiOx) 또는 실리콘 질화물 (SiNx) 등의 무기 절연물질을 형성하거나 또는 BCB(Benzocyclobutene), 아크릴계 물질, 폴리이미드, 폴리메틸메타릴레이트(polymethylmethacrylate:PMMA)와 같은 유기절연물질을 이용하여 형성한다. 하지만, 여기서는 이후 형성될 유기반도체층과의 접촉특성을 위해 무기절연물질보다는 유기절연물질을 사용하여 게이트절연막을 형성하는 것이 바람직하다.
그다음, 도 3g를 참조하면, 상기 게이트절연막(111)상에 금속물질을 증착한다. 이때, 상기 금속물질은 크롬(Cr), 구리(Cu), 몰리브덴(Mo), 알루미늄 (Al), 알루미늄 합금(Al alloy), 텅스텐(W) 계열 등의 금속물질중에서 적어도 하나 또는 하나 이상으로 이루어진다.
이어서, 도면에는 도시하지 않았지만, 상기 금속물질층상에 포토레지스트를 도포하고 이어 포토레지스트상부에 소정의 패턴이 형성된 포토마스크(미도시)를 정렬한후, 자외선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
그다음, 패터닝된 포토 레지스트를 마스크로 사용하여 상기 금속물질층을 선택적으로 선택적으로 식각하여 상기 소스/드레인전극(105a, 105b)과 오버랩되도록 게이트전극(113)을 형성함으로써, 유기박막트랜지스터를 완성한다.
이때, 상기 유기박막트랜지스터의 게이트전극(113), 게이트절연막(111), 소스/드레인전극(105a, 105b) 및 유기반도체층패턴(109a)이 모두 유기물질로 형성되는 경우에는 저온 공정이 가능하므로 상기 기판(101)은 플렉서블한 특성의 플라스틱기판 또는 필름으로 사용가능하다.
도 4에 도시된 바와 같이, 상기의 유기 박막트랜지스터가 형성된 하부기판 (101)상에 BCB, 아크릴계 물질, 폴리이미드와 같은 유기절연물질로 보호막(115)을 형성한다.
그다음, 상기 보호막(115)에 형성된 콘택홀(115a)을 통해 상기 드레인전극 (105a)에 연결되도록 상기 보호막(115)의 화소영역에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 과 같은 투명한 재질로 이루어진 화소전극(117)을 형성한다.
한편, 상기 하부기판(101)에 대향되어 합착되는 상부기판(12)에는 화소영역을 제외한 부분에서 빛을 차광하는 블랙매트릭스(123)를 형성한다.
그다음, 상기 상부기판(121)상에 색상을 구현하기 위한 컬러필터층(125)을 형성하고, 그 위에 화소를 구동하기 위한 공통전극(127)을 형성한다.
이어서, 이와 같은 상부기판(121)과 하부기판(101)을 일정공간을 갖고 합착하고, 이들 기판사이에 액정층(131)을 형성하므로써 유기박막트랜지스터를 적용한 액정표시소자 제조를 완료한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
따라서, 본 발명의 권리범위는 이에 한정되는 것이 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 종래기술에 따른 유기박막트랜지스터 제조방법을 설명하기 위한 단면도로서, 저농도의 유기반도체 재료 코팅시에 증착되는 박막 형태를 개략적으로 도시한 단면도이다.
도 2는 종래기술에 따른 유기박막트랜지스터 제조방법을 설명하기 위한 단면도로서, 저농도의 유기반도체 재료 코팅시에 증착되는 박막 형태에 액상재료 자체의 용매의 비율이 높아지면서 나타나는 현상을 개략적으로 도시한 단면도이다.
도 3a 내지 도 3g는 본 발명에 따른 유기박막트랜지스터 제조방법을 설명하기 위한 제조공정단면도이다.
도 4는 본 발명에 따른 유기박막트랜지스터를 적용한 액정표시소자의 단면도이다.
*** 도면의 주요 부분에 대한 부호의 설명 ***
101 : 기판 103 : 버퍼막
105 : 투명도전막 105a : 소스전극
105b : 드레인전극 107 : 타용매처리
109 : 유기반도체층 109a : 유기반도체층패턴
111 : 게이트절연막 113 : 게이트전극
115 : 보호막 117 : 화소전극
121 : 상부기판 123 : 블랙매트릭스
125 : 컬러필터층 127 : 공통전극

Claims (15)

  1. 기판상에 일정간격을 두고 서로 이격되는 소스전극과 드레인전극을 형성하는 단계;
    상기 소스/드레인전극이 형성된 기판을 타용매처리하는 단계;
    상기 기판과 소스/드레인전극상에 유기반도체층을 형성하는 단계;
    상기 유기반도체층상에 게이트절연막을 형성하는 단계; 및
    상기 게이트절연막상에 게이트전극을 형성하는 단계;를 포함하여 구성되며,
    상기 타용매처리는 디클로로메탄(dichloromethane)용매를 코팅한 후 N2 분위기에서 건조(dry)시키는 것을 특징으로 하는 유기박막트랜지스터 제조방법.
  2. 삭제
  3. 제 1항에 있어서, 상기 소스/드레인전극은 ITO막, IZO막 또는 이들 막중 어느 하나의 크롬(Cr) 또는 몰리브덴(Mo)중 어느 하나가 적층된 이중막인 것을 특징으로 하는 유기박막트랜지스터 제조방법.
  4. 제 1항에 있어서, 상기 유기반도체층은 LCPBC(Liquid Crystalline Polyfluorene Block copolymer), 펜타센(pentacene), 티오펜 올리고머 (thiophene oligomer)인 것을 특징으로 하는 유기박막트랜지스터 제조방법.
  5. 제 1항에 있어서, 상기 유기반도체층은 농도가 0.1∼10 wt%이고, 두께는 300
    ∼2000 Å인 것을 특징으로 하는 유기박막트랜지스터 제조방법.
  6. 제 1항에 있어서, 상기 유기반도체층은 잉크젯장치, 노즐(nozzle) 코팅장치, 바(bar) 코팅장치, 슬릿(slit) 코팅장치 또는 스핀(spin) 코팅장치중 하나의 장치를 이용하여 형성하는 것을 특징으로 하는 유기박막트랜지스터 제조방법.
  7. 제 1항에 있어서, 상기 게이트절연막은 실리콘산화물(SiOx) 또는 실리콘 질화물 (SiNx) 등의 무기 절연물질이거나 또는 BCB(Benzocyclobutene), 아크릴계 물질, 폴리이미드, 폴리메틸메타릴레이트(polymethylmethacrylate:PMMA)와 같은 유기절연물질중에서 하나인 것을 특징으로 하는 유기박막트랜지스터 제조방법.
  8. 제 1항에 있어서, 상기 게이트전극은 크롬(Cr), 구리(Cu), 몰리브덴(Mo), 알루미늄 (Al), 알루미늄 합금(Al alloy), 텅스텐(W) 계열 등의 금속물질중에서 적어도 하나 또는 하나 이상으로 이루어지는 것을 특징으로 하는 유기박막트랜지스터 제조방법.
  9. 제1기판상에 일정간격을 두고 서로 이격되는 소스전극과 드레인전극을 형성하는 단계;
    상기 소스/드레인전극이 형성된 기판을 타용매처리하는 단계;
    상기 기판과 소스/드레인전극상에 유기반도체층을 형성하는 단계;
    상기 유기반도체층상에 게이트절연막을 형성하는 단계;
    상기 게이트절연막상에 게이트전극을 형성하는 단계;
    상기 게이트전극을 포함한 제1기판전면에 형성되고 상기 드레인전극을 노출시키는 보호막을 형성하는 단계;
    상기 보호막상에 상기 드레인전극과 전기적으로 연결되는 화소전극을 형성하는 단계;
    제2기판상에 화소영역을 제외한 부분에서 빛을 차광하는 블랙매트릭스를 형성하는 단계;
    상기 제2기판상에 색상을 구현하기 위한 컬러필터층를 형성하는 단계; 및
    상기 제1기판과 제2기판사이에 액정층을 형성하는 단계;를 포함하여 구성되며,
    상기 타용매처리는 디클로로메탄(dichloromethane)용매를 코팅한 후 N2 분위기에서 건조(dry)시키는 것을 특징으로 하는 유기박막트랜지스터를 적용한 액정표시소자 제조방법.
  10. 삭제
  11. 제 9항에 있어서, 상기 소스/드레인전극은 ITO막, IZO막 또는 이들 막중 어느 하나의 크롬(Cr) 또는 몰리브덴(Mo)중 어느 하나가 적층된 이중막인 것을 특징으로 하는 유기박막트랜지스터를 적용한 액정표시소자 제조방법.
  12. 제 9항에 있어서, 상기 유기반도체층은 LCPBC(Liquid Crystalline Polyfluorene Block copolymer), 펜타센(pentacene), 티오펜 올리고머 (thiophene oligomer)인 것을 특징으로 하는 유기박막트랜지스터를 적용한 액정표시소자 제조방법.
  13. 제 9항에 있어서, 상기 유기반도체층은 잉크젯장치, 노즐(nozzle) 코팅장치, 바(bar) 코팅장치, 슬릿(slit) 코팅장치 또는 스핀(spin) 코팅장치중 하나의 장치를 이용하여 형성하는 것을 특징으로 하는 유기박막트랜지스터를 적용한 액정표시소자 제조방법.
  14. 제 9항에 있어서, 상기 게이트절연막은 실리콘산화물(SiOx) 또는 실리콘 질화물 (SiNx) 등의 무기 절연물질이거나 또는 BCB(Benzocyclobutene), 아크릴계 물질, 폴리이미드, 폴리메틸메타릴레이트(polymethylmethacrylate:PMMA)와 같은 유기절연물질중에서 하나인 것을 특징으로 하는 유기박막트랜지스터를 적용한 액정표시소자 제조방법.
  15. 제 9항에 있어서, 상기 게이트전극은 크롬(Cr), 구리(Cu), 몰리브덴(Mo), 알루미늄 (Al), 알루미늄 합금(Al alloy), 텅스텐(W) 계열 등의 금속물질중에서 적어도 하나 또는 하나 이상으로 이루어지는 것을 특징으로 하는 유기박막트랜지스터를 적용한 액정표시소자 제조방법.
KR1020070126393A 2007-12-06 2007-12-06 유기박막트랜지스터 제조방법 KR101397445B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070126393A KR101397445B1 (ko) 2007-12-06 2007-12-06 유기박막트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070126393A KR101397445B1 (ko) 2007-12-06 2007-12-06 유기박막트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR20090059511A KR20090059511A (ko) 2009-06-11
KR101397445B1 true KR101397445B1 (ko) 2014-05-20

Family

ID=40989599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070126393A KR101397445B1 (ko) 2007-12-06 2007-12-06 유기박막트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR101397445B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102316103B1 (ko) * 2014-12-02 2021-10-26 엘지디스플레이 주식회사 수소 공급 박막을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판
KR101627585B1 (ko) * 2015-02-02 2016-06-07 포항공과대학교 산학협력단 텍스타일 기반의 유기 트랜지스터 및 그의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101493A (ja) 2003-02-13 2005-04-14 Ricoh Co Ltd 有機薄膜トランジスタおよびその製造方法
KR100538542B1 (ko) * 2003-01-21 2005-12-22 재단법인서울대학교산학협력재단 유기 박막 트랜지스터 및 그의 제조방법
JP2005354044A (ja) 2004-05-07 2005-12-22 Seiko Epson Corp 電子機能材料からなる所望のパターンの製作方法
KR20070066106A (ko) * 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막트랜지스터를 구비한 평판 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538542B1 (ko) * 2003-01-21 2005-12-22 재단법인서울대학교산학협력재단 유기 박막 트랜지스터 및 그의 제조방법
JP2005101493A (ja) 2003-02-13 2005-04-14 Ricoh Co Ltd 有機薄膜トランジスタおよびその製造方法
JP2005354044A (ja) 2004-05-07 2005-12-22 Seiko Epson Corp 電子機能材料からなる所望のパターンの製作方法
KR20070066106A (ko) * 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막트랜지스터를 구비한 평판 표시 장치

Also Published As

Publication number Publication date
KR20090059511A (ko) 2009-06-11

Similar Documents

Publication Publication Date Title
US6300988B1 (en) Liquid crystal display apparatus having patterned insulating layer formed over a substrate except for a region on the gate electrode
US8716062B1 (en) Array substrate and method of fabricating the same
US8089065B2 (en) Organic thin film transistors
KR101747391B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
US8735870B2 (en) Organic thin film transistor and method for manufacturing the same
TWI429084B (zh) 製作有機薄膜電晶體陣列面板
US8211757B2 (en) Organic thin film transistor substrate and fabrication method therefor
US9362513B2 (en) Organic thin film transistor substrate and method of manufacturing the same
US20100264408A1 (en) Organic Thin Film Transistors, Active Matrix Organic Optical Devices and Methods of Making the Same
US20080157080A1 (en) Transparent and Conductive Nanostructure-Film Pixel Electrode and Method of Making the Same
KR20100015664A (ko) 유기 박막 트랜지스터들
KR20080006316A (ko) 유기 박막 트랜지스터와 그의 제조 방법
US8785264B2 (en) Organic TFT array substrate and manufacture method thereof
US7378303B2 (en) Method of fabricating thin film transistor
KR101397445B1 (ko) 유기박막트랜지스터 제조방법
KR101147107B1 (ko) 유기 박막트랜지스터의 제조방법
KR101325665B1 (ko) 어레이 기판 및 그 제조 방법
KR101380225B1 (ko) 액정표시장치용 어레이 기판
Kawasaki et al. Printable organic TFT technologies for FPD applications
KR20080056388A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101435474B1 (ko) 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR20090124546A (ko) 유기 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 6