KR20100106503A - 유기 박막 트랜지스터 제조 방법, 유기 박막 트랜지스터 소자, 능동 매트릭스 유기 광학 소자 제조 방법 - Google Patents

유기 박막 트랜지스터 제조 방법, 유기 박막 트랜지스터 소자, 능동 매트릭스 유기 광학 소자 제조 방법 Download PDF

Info

Publication number
KR20100106503A
KR20100106503A KR1020107016121A KR20107016121A KR20100106503A KR 20100106503 A KR20100106503 A KR 20100106503A KR 1020107016121 A KR1020107016121 A KR 1020107016121A KR 20107016121 A KR20107016121 A KR 20107016121A KR 20100106503 A KR20100106503 A KR 20100106503A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
organic thin
organic
gate
Prior art date
Application number
KR1020107016121A
Other languages
English (en)
Inventor
마크 베일
크레이그 머피
Original Assignee
캠브리지 디스플레이 테크놀로지 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캠브리지 디스플레이 테크놀로지 리미티드 filed Critical 캠브리지 디스플레이 테크놀로지 리미티드
Publication of KR20100106503A publication Critical patent/KR20100106503A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기박막 트랜지스터를 제조하는 방법에 관한 것으로, 채널 영역을 정의하는 소스 전극 및 드레인 전극을 포함하는 기판을 제공하는 단계와, 적어도 채널 영역을 세정 처리 단계를 받게 하는 단계와, 잉크젯 프린팅에 의해 유기 반도체 물질을 용액으로부터 채널 영역으로 증착하는 단계를 포함한다.

Description

유기 박막 트랜지스터 제조 방법, 유기 박막 트랜지스터 소자, 능동 매트릭스 유기 광학 소자 제조 방법{ORGANIC THIN FILM TRANSISTORS, ACTIVE MATRIX ORGANIC OPTICAL DEVICES AND METHODS OF MAKING THE SAME}
본 발명은 유기박막 트랜지스터, 능동 유기 광학 소자 및 그 제조 방법에 관한 것이다.
트랜지스터는 크게 바이폴라 접합 트랜지스터(bipolar junction transistor)와 전계 효과 트랜지스터(field effect transistor)의 두 타입으로 나눌 수 있다. 두 타입 모두 채널영역 사이에 증착된 반도체 물질을 포함하는 세 전극으로 구성된 공통된 구조를 갖고 있다. 바이폴라 접합 트랜지스터의 세 단자는 에미터, 콜렉터 그리고 게이트로 알려져 있지만 전기장효과트랜지스터에 있어서 세 단자는 소스, 드레인 그리고 게이트로 알려져 있다. 바이폴라 접합 트랜지스터는 전류 구동형 장치로서 에미터와 콜렉터 사이의 전류는 베이스와 에미터 사이에 흐르는 전류에 의해 조정된다고 설명되어 질 수 있다. 이와 반대로 전계 효과 트랜지스터는 전압 구동형 장치로서 소스와 드레인 사이를 흐르는 전류는 게이트와 그 소스의 전압에 의해 조정된다고 설명되어 질 수 있다.
또한, 트랜지스터는 그들이 양극 전자 정공(holes) 또는 음극 전자 정공(electrons)중 어떤 것을 포함하고 있는가에 따라 p 타입과 n 타입으로 구분되어 질 수 있다. 반도체 물질은 전하를 수용, 전도 그리고 제공하는 능력에 따라 선택되어진다. 전하를 수용, 전도 그리고 제공하는 능력은 도핑물질에 의해서 강화되어질 수 있다. 소스와 드레인 전극로 사용되는 물질도 역시 수용과 주입정공 또는 음극의 능력에 따라서 선택되어 질 수 있다.
예를 들어서, p타입 트랜지스터 장치는, 홀 수용성, 전도성 및 제공성이 효율적인 반도체 물질을 선택하고 이 반도체 물질로부터 홀을 주입하고 수용하는데 효율적인 소스 전극 및 드레인 전극용 물질을 선택함으로써 형성될 수 있다. 이들 전극들의 페르미 레벨과 반도체 물질의 HOMO 레벨의 우수한 에너지 레벨 매칭은 정공 주입과 전달을 강화할 수 있다. 이와는 반대로, n타입 트랜지스터 장치는 전자 수용성, 전도성 및 방출성이 효율적인 반도체 물질을 선택하고 이 반도체 물질에 전자를 주입하고 이 반도체 물질로부터 전자를 받아들이는데 효율적인 소스 전극 및 드레인 전극용 물질을 선택함으로써 형성될 수 있다. 이들 전극들의 페르미 레벨과 반도체 물질의 LUMO 레벨의 우수한 에너지 레벨 매칭은 전자 주입과 전달을 강화할 수 있다. n 또는 p타입으로 기능을 하는 이극성 소자들도 역시 잘 알려져 있다.
트랜지스터는 박막 내에 여러 구성물을 장착하여 박막트랜지스터를 구성하게 될 수 있다. 이러한 소자에서 반도체 물질로 유기 물질이 사용되어질 경우 이는 유기박막 트랜지스터로 알려져 있다.
유기박막 트랜지스터에 대한 다양한 구성도 알려져 있다. 이중 한 소자는 절연 게이트 전계 효과 트랜지스터로 채널 영역 내의 소스와 드레인 사이에 배치된 반도체 물질 소스 전극, 드레인 전극, 그 반도체 물질에 인접하게 증착된 게이트 전극 및 채널 영역 내에서 게이트 전극과 그 반도체 물질 사이에 증착된 절연물질층으로 구성되어진다.
유기박막 트랜지스터(OTFT)는 낮은 가격, 용액 공정과 같은 저온 방법으로 제조되어질 수 있다. 게다가 유기박막 트랜지스터는 유연성이 있는 플라스틱 기판으로 호환성이 있어서 유기박막 트랜지스터를 롤-투-롤(roll-to-roll) 공정으로 유연성 있는 기판위에 큰 규모로 제조할 가능성이 있다.
이러한 유기박막 트랜지스터에 대한 예시가 도 1에 제시된다. 이 제시된 구조는 기판(1) 위에 증착될 수 있으며, 그 사이의 채널 영역(6)에 의해 이격된 소스 전극(2) 및 드레인 전극(4)을 포함한다. 유기 반도체(8)가 채널영역(6) 내에 증착되고 소스 전극(2)와 드레인 전극(4)의 적어도 일부 위에서 연정될 수도 있다. 유전체로 된 절연층(10)이 유기 반도체(8) 위에 증착되고 소스 전극(2) 및 드레인 전극(4)의 적어도 일부분 위에서 연장될 수도 있다. 마지막으로 게이트 전극(12)이 절연층(10) 위에 증착된다. 게이트 전극(12)은 채널 영역(6) 위에 위치되고 소스 전극(2)와 드레인 전극(4)의 적어도 일부 위에서 연장될 수도 있다.
위에서 설명된 구조는 게이트가 소자의 상부 명에 위치하므로 상부 게이트 유기박막 트랜지스터로 알려져 있다. 이와 달리, 하부 게이트 유기박막 트랜지스터로 불리는 게이트가 하부면상에 구성된 것도 알려져 있다. 하부 게이트 유기박막 트랜지스터에 대한 예시가 도 2에 제시된다. 도 1과 도 2에 제시된 구조 사이의 관계를 더 분명하게 보여주기 위해서 대응하는 부분에 동일한 참조 번호를 사용한다. 도 2에 제시된 하부-게이트 구조는 기판(1)위에 증착된 게이트 전극(12)과 게이트 전극(12)를 덮는 유전체로 된 절연층(10)으로 이루어진다. 소스 전극(2) 및 드레인 전극(4)은 그 유전체로 된 절연층(10) 위에 증착된다. 소스 전극(2) 및 드레인 전극(4)은 게이트전극위에 위치한 채널영역(6)에 의해 이격된다. 유기반도체(OC)(8)는 채널 영역(6) 내에 증착되고 적어도 소스 전극(2) 및 드레인 전극(4)의 적어도 일부상에서 연장될 수도 있다.
앞서 언급한 방법들의 한 가지 문제점은 유기반도체를 증착할 때 그것을 채널영역에 어떻게 포함되게 하는가이다. 이 문제의 해결방법은 잉크젯 프린팅방식과 같이 용액으로부터 유기반도체가 증착되게 할 수 있는 웰과 같은 뱅크형태의 절연체(14)로 패터닝된 층을 제공하는 것이다. 이러한 방식이 도 3과 도 4에 제시되는데 이는 각각 하부-게이트와 상부-게이트 유기박막 트랜지스터를 나타낸다. 도 1과 도 2에 제시된 구조와의 관계를 좀 더 자세하게 보여주기 위하여 위 도 3과 도 4에 제시된 것 역시 유사 참조 번호들을 대응되는 부분에 사용하였다.
특히 패터닝된 절연물질층(14)에 의해 정의된 웰의 주변 부분, 예컨대, 잉크젯 프린팅 방식에 의해 유기 반도체(8)의 증착을 용이하게 하기 위해, 소스 전극과 드레인 전극 사이에 규정된 채널(6)의 일부 또는 전부를 둘러싼다. 또한, 유기반도체(8)의 증착에 앞서 절연층(14)이 증착되므로, 유기반도체의 손상 없이 증착 및 패터닝될 수 있다. 절연층(14)의 구조는 알려진 증착과 패턴 방식인 양극 또는 음극 저항 포토리소그래피, 습식 식각, 건식 식각 등을 사용하여 복제 가능한 방법으로 형성된다.
본 발명자는 명확히 규정된 뱅크 물질의 패터닝된 층이 제공된 경우에도 채널 영역 내에 유기반도체를 함유하는 것과 유기반도체의 증착을 위해 용액 처리 기술을 사용하여 채널영역 내의 우수한 유기반도체의 박막을 제공하는 것에 대한 문제는 여전히 존재함을 발견하였다. 명확히 규정된 뱅크 물질의 제어할 수 없게 되는 일이 유기반도체가 전형적으로 증착되는 유기 용매의 접촉각이 낮기 때문에 습윤을 발생한다. 가장 최악의 경우는 유기반도체가 웰을 넘치는 것일 것이다.
습윤성은 플라즈마 처리와 같은 표면처리단계의 응용으로 제어가 가능할 수 있다고 알려져 있다. 그럼에도 불구하고, 이러한 표면 처리는 웰내에 노출된 유기박막 트랜지스터의 능동층(active layer)에 손상을 가할 수 있다고 알려져 있다. 예를 들어서, 플라즈마 처리에 게이트 유전체의 노출은 유전체에 손상을 줄 수 있다고 알려져 있다. 사실, 본 발명자는 스핀코팅 방식을 사용하여 용액으로부터 유기반도체 물질을 증착하기에 앞서 유전층이 플라즈마 처리에 노출된 도 2에서 제시된 하부-게이트 유기박막 트랜지스터 소자를 형성함으로써 이것이 그러한 경우임을 확인한 실험을 수행하였다. 이들 장치의 성능은 제조공정에서 유전체에게 플라즈마 처리를 하지 않은 대응되는 장치와 비교되어졌다. 그 결과는 유전체가 제조과정에서 플라즈마처리에 노출되어졌던 유기박막 트랜지스터의 성능이 각기 감소되어지는 것으로 명백하게 나타냈다. 그에 따라, 본 발명자는 유전 층을 손상으로부터 보호하기 위하여 플라즈마 처리에 앞서서 유전체 위에 보호 "플러그"가 증착되는 기술을 개발하였다.
전술한 방식의 다른 문제는 어떻게 유기 반도체 물질안의 양호한 전하 캐리어 이동도를 제공하는가이다. 채널의 전도도는 게이트에 인가되는 전압에 의해 변화될 수 있다. 이 방식에 의해 트랜지스터는 인가된 게이트전압을 이용하여 켜지거나 꺼지게 할 수 있다. 임의의 주어진 전압에 의하여 달성 가능한 드레인 전류는 소자의 능동영역(소스전극과 드레인전극사에의 채널)내에 있는 유기반도체 내부의 전하캐리어들의 이동도에 의존한다. 그러므로 적은 구동전압으로 높은 드레인 전류를 얻기 위해서 유기박막 트랜지스터는 채널영역내에 높은 이동 전하캐리어를 가진 유기반도체로 되어야 한다.
유기박막 트랜지스터의 응용은 현재 유기반도체의 낮은 이동도로 인하여 제한적이다. 이동도를 향상시키는 가장 효과적인 수단 중 하나는 유기 물질을 순서화하고 정렬하는 것이다. 이것은 분자간 간격을 최소화하고 유기반도체 안의 주 전도 메카니즘인 인터체인 호핑을 돕는다. 박막트랜지스터에서 가장 높은 이동도 유기반도체 물질은 광학 현미경과 X-ray 분광으로부터 명확한 실질적인 순서화 및 결정화를 보여준다.
본 발명의 실시예의 목적은 위에서 대략적으로 제시된 문제들을 처리하는 것이다. 특히, 유기박막 트랜지스터의 유기반도체층 안의 전하이동도 향상과 용액으로부터 증착된 유기반도체 물질의 박막 형성의 향상이 본 실시예의 목적이다.
본 출원인은 배경기술에서 상술한 플라즈마 처리와 같은 표면처리가 유기반도체 물질을 증착하는 방법과는 무관하게 유기박막 트랜지스터의 능동 구성에 동일하게 유해한 영향을 줄 수 있을 것이라고 가정하였다. 출원자가 배경기술에서 설명한 스핀코팅방법에서 유기 반도체 물질을 위해서 잉크젯 증착 방식으로 바꾸었을 때 그들은 플라즈마 처리를 할 동안 아래에 있는 유전 층을 보호하기 위해서 보호 플러그를 유지하였다. 그렇지만, 출원자가 이제 유기반도체 물질을 증착하기 위해서 잉크젯 방식을 쓸 때 유기박막 트랜지스터 소자의 성능이 유기반도체 물질을 잉크젯으로 프린팅하기 전에 하는 플라즈마 처리와 같은 세정 처리단계에서 아래에 놓인 층들을 노출시킨 경우 극적으로 향상되었음을 놀랍게도 발견하게 되었다. 스핀코팅 소자와 대조적으로 플라즈마 처리와 같은 세정 처리 단계를 유기반도체를 잉크젯 프링팅하기 전에 채널 영역에 한 것이 채널영역안의 아래층의 표면이 노출되지 않은 잉크젯 프린트 소자들과 비교하였을 때 소자 성능이 상당히 향상된다.
이상을 고려하며, 본 발명의 실시예에 따른 유기박막 트랜지스터를 제조하는 방법은 채널영역을 규정하는 소스 전극과 드레인 전극으로 이루어진 기판을 제공하는 단계와 적어도 채널 영역을 세정 처리하는 단계와, 잉크젯 프린팅에 의해서 유기 반도체 물질을 용액에서 채널영역으로 증착하는 단계를 포함한다.
잉크젯 프린트 층들의 특성들로 형성된 박막은 특징적으로 스핀코팅과 같이 다른 방식으로 증착된 층으로 된 박막과 다르다고 잘 알려져 있다. 사전에, 잉크젯 프린팅 기법으로 만들어진 유기박막트렌지터 소자가 유기 반도체 물질을 스핀코팅과 같이 다른 증착방법을 사용하여 제조한 소자들과 비교하였을 때 열등한 성능을 나타낸다고 하였다. 특히, 잉크젯 프린트 유기 반도체 박막은 전하이동도가 낮다는 것이 확인되어지고 있다. 어떤 이론에 의해 한정되기를 바라지 않고, 본 발명의 세정 처리 단계는 잉크젯 프린트 유기반도체의 습윤은 채널영역의 표면에 손상이 더 파생되는 정도까지 향상되돌록 채널 영역안의 표면 에너지에 영향을 미친다. 사실상, 전하 이동도는 유기 반도체 물질을 잉크젯 증착하기 전의 세정 기법 단계에서 노출이 안 된 채널영역의 표면인 잉크젯 프린트 유기박막 트랜지스터의 전하 이동도에 비하여 2차수 정도 증가될 수 있는 것으로 발견했다. 이러한 효과는 스핀 코팅된 장치에서는 측정되지 않는데 이는 스핀 코팅된 층들의 박막형성 성질이 달라서라고 가정해본다.
바람직하게는 적어도 소스전극과 드레인전극의 부분들이 역시 세정 처리 단계에 노출되어진다. 이는 전극들의 표면에 오염되어 전하의 주입과 방출을 못하게 하는 물질을 제거한다. 또한, 이는 전하의 주입 또는 방출을 향상하기 원하는 경우, 전극 위에 놓인 자기조립 단층의 후속 형성을 돕는다. 이러한 층의 형성은 전극들의 표면을 오염시키는 물질의 존재를 억제하게 된다.
바람직하게는 세정 기법단계는 플라즈마 기법 단계이고 이중에서 산소 플라즈마 기법 단계가 바람직하다. 플라즈마 기법 그중에서도 산소 플라즈마 기법은 특히 잉크젯 프린트 유기반도체 층내에 전하 이동도의 증가에 특히 효과적이다. 플라즈마는 산소와 예를 들어 CF4 불소가 함유된 할로겐족과 같은 라디칼족 원소로 구성되어 지기도 한다.
바람직한 플라즈마 기법은 어떤 불순물도 제거하는 충분히 높은 에너지여야 하지만 바람직하게는 노출되는 표면이 심하게 훼손되지 않을 정도로 충분히 낮은 에너지여야 한다. 관행으로는 약간의 노출된 표면에 대한 훼손은 유기반도체 물질을 위한 결정 자리들의 제공을 원하는 것일 수 있다. 그러나 노출된 표면에 대한 과도한 훼손은 원하는 것이 아니다. 유사하게 노출되는 시간에 따라 노출표면의 세정 또는 훼손의 규모가 측정될 것이다. 가급적이면 플라즈마 처리를 적어도 60초은 하여야 한다.
세정 처리 단계는 유기반도체 물질을 잉크젯 프린팅하기 전 디웨팅 처리 다음에 한다. 디웨팅 처리는 예를 들어 CF4 와 같은 불소가 함유된 할로겐족으로 플라즈마 처리이다. 이 추가적 처리 단계의 준비는 잉크젯 프린트된 유기박막 트랜지스터의 성능을 향상시킨다. 이는 노출된 표면의 안티웨팅 성질들을 복구하고 디웨팅 처리는 또한 부분적으로 세정 처리 단계에서 방생한 채널 영역의 손상을 복구하기도 한다고 간주된다. 플라즈마 디웨팅 처리는 적어도 10초 이상 가급적이면 30초는 유지한다.
상부-게이트 유기박막 트랜지스터에 있어서 게이트 유전체는 유기반도체위에 증착이 되고 게이트 전극은 게이트 유전체위에 증착이 된다. 하지만, 바람직한 유기박막 트랜지스터는 하부-게이트 유기박막 트랜지스터이고 준비된 기판은 게이트 전극을 증착하고 게이트 유전체를 게이트 전극위에 증착하고 채널 영역을 형성하며 소스 전극과 드레인 전극을 증착하여 구성된다. 세정 처리단계는 특히 유기반도체 물질의 잉크젯 프린팅 전에 하부-게이트 유기박막 트랜지스터의 채널영역안의 노출된 유전 물질 처리에 효과가 있다고 발견되었다. 유전물질은 무기물 또는 유기물이 될 수 있지만 되도록이면 유기물로 한다. 다시 말해서, 세정 처리 단계는 특히 채널영역내에 있는 노출된 유기 유전 물질을 처리하는데 효과가 있다고 발견되었다. 세정 처리 단계는 유기 유전물질의 오염된 위쪽 표면을 제거한다고 여겨진다.
잉크젯 프린트 소자에 있어서 유기 반도체 물질이 증착될 수 있는 웰이 제공되는 것이 바람직하다. 따라서 이는 기판이 제공된 후와 세정 처리단계 전에 채널 영역을 둘러쌓는 웰로 규정된 절연 물질로 패터닝된 층을 형성하는 장점이 있다. 이 웰 형성 단계는 세정 단계 후에 채널 영역이 오염되는 것을 피가기 위해서 세정 처리 단계전과 유기반도체 물질의 잉크젯 프린팅 전에 수행되어져야 한다. 실제로, 본 발명의 세정 처리 단계는 소자의 특성에 영향을 주게 되는 패터닝된 층은 채널 영역과 소스 전극과 드레인 전극의 오염을 유발하는 웰로 규정된 물질로 이러한 패터닝된 층의 소자에 특히 유용하다. 세정 처리 단계는 채널 영역과 웰 형성과정을 거친 소자들 위에 남겨진 오염 물질을 제거한다.
본 발명의 두 번째 양태에 따르면 유기 박막 트랜지스터소자는 위에서 묘사한 방법으로 제조된 그 소자는 전하 이동도가 최소한 10-4 ㎠/Vs 의 더 가급적이면 10-3 ㎠/Vs 최고로 10-2 ㎠/Vs 은 갖게 된다. 본 발명의 세정 처리 단계가 없이 잉크젯 프린팅으로 만들어진 이전 소자들은 전하 이동도가 10-4 ㎠/Vs 이하를 갖는다고 알려졌다.
본 발명의 다른 특징들에 따르면 능동 매트릭스 유기광학소자와 위에서 설명한 방식으로 제조한 유기박막 트랜지스터를 동일하게 만드는 방법은 연관되게 된다.
예시적인 방식으로만 첨부된 도면을 참조하여 본 발명을 더 상세히 설명할 것이다.
도 1은 알려진 상부-게이트 유기 박막 트랜지스터 구성을 나타낸 도면이다.
도 2는 알려진 하부-게이트 유기 박막 트랜지스터 구성을 나타낸 도면이다.
도 3은 유기 반도체를 담을 웰이 있는 하부-게이트 유기 박막 트랜지스터 구성을 나타낸 도면이다.
도 4는 유기 반도체를 담을 웰이 있는 상부-게이트 유기 박막 트랜지스터 구성을 나타낸 도면이다.
도 5는 본 발명의 실시예에 따른 하부-게이트 유기 박막 트랜지스터를 형성하는 방법의 단계를 예시한 도면이다.
도 6은 본 발명의 실시예에 따른 상부-게이트 유기 박막 트랜지스터를 형성하는 방법의 단계를 예시한 도면이다.
도 7은 유기 박막 트랜지스터와 유기 발광 소자를 포함하는 능동 매트릭스 유기 발광 디스플레이의 부분을 예시한 도면이다.
도 8은 다른 유기 박막 트랜지스터와 유기 발광 소자를 포함하는 능동 매트릭스 유기 발광 디스플레이의 부분을 예시한 도면이다.
본 발명의 실시예는 잉크젯 프린트 방법으로 증착된 유기 반도체인 소자인 유기박막 트랜지스터의 플로우에 관한 추가적인 세정 처리 단계를 소개한다. 이것은 유기 반도체 박막의 결과인 우수한 습윤과 유기 반도체 용액을 잉크젯으로 증착한 박막 형성 특성과 높은 결정, 결과적으로 높은 전하 이동도를 포함하여 잉크젯 프린트된 소자들이 우수한 유기박막 트랜지스터의 성능을 낸다고 알려졌다.
도 5는 본 발명의 실시예에 따라 하부-게이트 유기박막 트랜지스터의 형성을 포함하는 방법 단계들을 제시한다. 위도면의 참고 번호는 도 1에서 도 4까지 대응되는 부분에 쓰인 번호와 같다. 도 5(A)는 유기반도체 증착전의 전개된 소자 구조를 도시한다. 이 구조는 기판(1) 위에 게이트전극(12)를 증착하고 게이트 전극(12)의 위에 게이트 유전체(10)를 증착한 뒤 게이트 유전체(10)의 위에 게이트 유전체(10)가 노출되어진 채널 영역(6)으로 규정되는 소스 전극(2)와 드레인 전극(4)를 증착하고 다음으로 채널 영역(6)을 둘러싸는 웰로 규정된 절연 뱅크 물질(14)의 패터닝된 층을 형성된 것으로 구성된다. 도 5(A)에 제시된 구성안의 잘 규정된 뱅크(14)는 용액으로부터 웰로 증착이 될 때에 유기 반도체의 우수한 박막을 형성하는데 이롭게 할 수 있는 언더컷 측면을 갖는다. 그럼에도 불구하고 잘 규정된 뱅크는 대신에 양성 프로파일을 갖게 되기도 한다.
도 5(B)와 5(C)에서 보이는 것처럼 유전체(10)와 웰 내에 노출된 소스 전극(2)와 드레인 전극(4)는 산소 플라즈마 처리를 하고 CF4 플라즈마 처리를 받게 된다. 유기 반도체(8)는 웰안으로 잉크젯 프린트 되어 도 5(D)에 제시한 구조를 형성한다.
도 6은 본 발명의 실시예에 따른 상부-게이트 유기박막 트랜지스터를 형성하는 대응되는 방법 단계들을 제시한다. 위 도면의 참조 번호는 도 1에서 도 5까지 대응되는 부분에 쓰인 번호와 같다.
방법 단계는 도 6(A)에서 제시된 것처럼 다른 시작 구조를 제외하면 하부-게이트 구성을 나타낸 도 5에 제시된 것과 유사하다. 그 기판 (1)은 소스 전극과 드레인 전극의 위에 형성된 잘 규정된 뱅크 층과 함께 채널 영역 (6)으로 규정된 소스 전극(2)와 드레인 전극(4)가 제공된다. 그 구조는 도 6(B)과 6(C)에서 제시된 것처럼 산소 플라즈마 처리와 CF4 플라즈마 처리에 노출되어진다. 유기 반도체(8)는 도 6(E)에서 제시된 것처럼 게이트 유전체(10)와 도 6(F)에서 제시된 것처럼 구조를 형성하는 게이트 전극(12)에 이어서 도 6(D)에서 제시된 것처럼 그 웰 안으로 잉크젯 프린트되어진다.
본 발명의 실시예에 따른 적합한 유기박막 트랜지스터를 형성하는 물질들과 프로세스는 아래에서 더 자세하게 기술하겠다.
기판
기판은 단단하거나 유연할 수 도 있다. 단단한 기판은 유리 또는 실리콘으로 선택되어지고 유연한 기판은 얇은 유리 또는 PET, PEN, 폴리카보네이트와 폴리마이드 같은 플라스틱으로 구성되어 질 수 있다.
유기 반도체 물질은 적합한 용매를 사용하는 방법을 통해 수용액으로 만들어지게 되기도 한다. 전형적인 용매는 톨루엔 과 테트랄린, 클로로포롬과 같은 모노 또는 폴리 알칼리벤젠을 포함한다. 제안하는 용액 증착 방법은 스핀코팅과 잉크젯 프린팅을 포함한다.
유기 반도체 물질들
제안하는 유기 반도체 물질은 선택에 따라 대체된 펜탁신처럼 저 분자, 폴리아닐렌 특히 폴리플루오렌과 폴리사이오펜처럼 선택에 따라 대체된 폴리머와 올리고머를 포함한다. 다른 물질 타입간의 혼합(예를 들어 폴리머와 저분자의 혼합)을 포함한 물질의 혼합은 사용되어 질수 있다.
소소 전극 및 드레인 전극
p채널 유기박막 트랜지스터에서 바람직한 소스 전극과 드레인 전극은 예를 들어 금, 백금, 팔라듐, 몰리브듐 또는 크로늄등의 금속이 바람직하며 3.5 eV보다 큰 일함수를 갖는 높은 일함수 물질로 구성된다. 더 가급적이면 물질이 4.5 eV에서 5.5 eV 영역의 일함수를 갖는다. 합금과 3산화몰리브덴과 산화인듐주석(ITO)과 같은 산화물처럼 다른 적합한 화합물들도 쓰이게 되어 진다. 소스전극과 드레인 전극은 열 증발로 증착하게 되어지고 이 분야에서 알려져 있듯이 표준 포토리소그래피와 리프트 오프 기법을 사용하여 패턴 되어 지게 된다.
이와 달리 전도성 폴리머는 소스 전극과 드레인 전극로서 증착되어질 수 있다. 이러한 전도성 폴리머의 예는 비록 이 분야에서 다른 전도성 폴리머들이 알려져 있지만 PEDOT이다. 이런 전도성 폴리머들은 예를 들어 스핀 코팅 또는 잉크젯 프린팅 방식과 위에서 언급한 다른 용액 증착 방법들을 사용하여 용액으로부터 증착된다.
n채널 유기박막 트랜지스터에서 소스 전극과 드레인 전극은 예를 들어 금속 칼슘, 바륨 또는 산화물 또는 알칼리 또는 염화리튬, 염화바륨과 산화바륨 등의 마그네슘족 금속 등의 금속 화합물 층으로 일함수가 적어도 3.5 eV 이상을 가진 것이다. 이와 달리 전도성 폴리머도 역시 소스 전극과 드레인 전극에 증착되어질 수 있다.
그 소스전극과 드레인 전극은 제조의 용이성을 위하여 같은 물질로 형성하는 것이 바람직하다. 그럼에도 불구하고 각각 전하 주입과 방출의 최적화를 위하여 소스 전극과 드레인 전극이 다른 물질로 구성되는 것이 허용되어 지기도 한다.
소스 전극과 드레인 전극 사이에 채널의 길이는 500 마이크론까지 허용되지만 바람직 하게는 200 마이크론 이하이고 더 바람직하게는 100 마이크론 이하이고 20 마이크론 이하가 가장 바람직하다.
게이트 전극
게이트 전극은 예를 들어 금과 같은 금속 또는 인듐틴옥사이드와 같은 금속 화합물인 도체 물질들의 넓은 범위에서 선택되어질 수 있다. 이와 달리, 도체 폴리머가 게이트 전극으로서 증착이 될 수 있다. 이러한 도체 폴리머는 예를 들어 스핀 코팅 또는 잉크젯 프린팅 방식과 위에서 언급한 다른 용액 증착 방법들을 사용하여 용액으로부터 증착된다.
게이트 전극, 소스 전극과 드레인 전극의 두께는 5~ 200 ㎚의 영역 안인데 예를 들어 AFM으로 측정하였을 경우 50 ㎚이다.
게이트 유전체
게이트 유전체는 높은 저항을 가진 절연 물질 중 선택된 유전체로 구성된다. 비록 높은 유전율을 가진 물질이 요구되지만 유기박막 트랜지스터를 위해 직접적으로 유전율과 비례하는 달성 가능한 유기박막 트랜지스터의 커패시턴스와 직접적으로 커패시턴스와 비례하는 드레인 전류 ID 이므로 유전체의 유전율(k)은 2~3 정도이다.
유전물질은 유기물 또는 무기물이 될 수 있다. 바람직하게는 무기물은 SiO2, SiNx와 SOG를 포함한다. 바람직하게는 유기물은 이와 달리 폴리머이고 PVA,PVP와 PMMA와 다우 코닝으로부터 이용 가능한 BCB와 같은 아크릴 산염을 포함하는 절연 폴리머를 포함한다. 이 절연층은 물질의 혼합 또는 다층 구조를 구성하는 것으로 형성되어질 수 있다.
유전물질은 이 분야에서 알려진 것처럼 열 증기, 진공 프로세싱 또는 이 분야에서 알려진 것처럼 라미네이션 기법으로 증착되어질 수 있다. 이와 달리, 그 유전 물질은 예를 들어 스핀 코팅 또는 잉크젯 프린팅 방식과 위에서 언급한 다른 용액 증착 방법들을 사용하여 용액으로부터 증착되어 질 수 도 있다.
만약 유전 물질이 용액으로부터 유기 반도체위로 증착이 된다면 유기반도체의 용해가 발생해서는 안 된다. 게다가 그 유전 물질은 용액으로부터 유기반도체에 증착이 되면서 용해되어져도 안 된다. 이러한 용해를 막기 위한 방법은, 예를 들어, 직교 용매의 사용, 즉, 아래에 놓인 층을 용해하지 않는 최상위 층의 증착을 위해 용매를 사용하고 아래에 놓인 층을 크로스링크하는 것이다.
게이트 유전체 층의 두께는 바람직하게는 2 마이크로미터보다 작아야 하나 500 ㎚가 더 바람직하다.
추가적인 층들
다른 층들은 소자 아키텍쳐내에 포함되어 질 수 있다. 예를 들어, 자기조립 단층은 게이트, 소스 또는 드레인 전극, 기판과 절연층과 결정 향상, 접촉 저항 감소, 표면 성질의 복구와 복구된 곳의 접착 향상을 위한 유기반도체 물질이 증착되어질 수 있다. 특히, 채널 영역의 유전체 표면은 높은 예를 들어 높은 유전율을 가진 유전체 표면안의 유기반도체의 형태(예를 들어 폴리머 정렬과 결정)와 전하 함정인 소자의 성능을 향상하기 위한 결합 영역과 유기 영역으로 구성되는 단층이 마련되어질 수 있다. 이런 단층의 예시적인 물질은 예를 들어 OTS(octadecyl -trichlorosilane)과 같은 긴 알킬체인을 갖는 클로르 또는 알콕시 실란 계를 포함하는 것이다. 비슷하게 소스 전극과 드레인 전극로 유기 반도체와 전극 사이의 접촉을 향상하기 위해 자기조립 단층으로 구성되어진다. 예를 들어서, 금 SD전극은 싸이올 결합 그룹과 높은 쌍극자 모멘트를 가진 그룹으로 접촉을 향상시키기 위한 그룹과 도핑제 또는 비공액 부분으로 제공되게 된다.
OTFT 응용
본 발명의 실시예에 따른 유기박막 트랜지스터는 가능한 응용범위가 넓다. 이중 한 가지 응용은 광학소자에서도 유기광학소자 안의 픽셀을 구동하는 것이다. 이런 광학 소자의 예는 광검출기등의 광반응 소자와 유기발광소자와 같은 광방출소자를 포함한다. 유기발광 트랜지스터는 능동메트릭스 유기발광소자와 함께 이용되는 것이 적합하다.
도 7은 유기박막 트랜지스터와 인접한 유기발광소자를 공통된 기판(21)위에 제조되어 구성된 픽셀을 제시한다. 유기박박트랜지스터는 게이트 전극(22), 유전층(24), 소스 전극(23s)와 드레인 전극(23d), 유기반도체층(25)으로 구성된다. 유기발광다이오드는 양극(27), 음극(29)과 양극과 음극 사이에 마련된 전계발광층(28)으로 구성된다. 전하 수송층, 전하 주입층, 전하 차단 층과 같은 추가적인 층은 전하양극과 음극사이에 위치하여 질 수 있다. 도 7의 실시예에서 음극 물질 층은 유기박막 트랜지스터와 유기발광 다이오드를 연결되게 놓이고 절연 층(26)은 음극 층(29)을 유기반도체 층(25)로부터 전기적으로 떨어지게 하기위하여 구성된다. 이 실시예에서 드레인 전극(23d)는 유기발광소자의 발광과 비발광 스위칭을 위해서 유기발광 다이오드의 양극에 직접적으로 연결되어진다.
유기박막 트랜지스터와 유기발광다이오드의 능동 영역은 기판(21)위에 광저항 층을 증착하고 기판위의 유기박막 트랜지스터와 유기발광 다이오드 영역으로 규정을 위한 패터닝으로 형성되는 공통 뱅크 물질로 규정되어진다. 본 발명의 실시예에 따르면 유기박막 트랜지스터와 유기발광 다이오드 모두 규정된 웰은 도 5와 6과 관계되어 설명된 방식으로 제조하는 과정 중 유기반도체와 유기 전계발광 물질을 그 사이에 증착하기 전에 있는 세정 처리 단계에서 노출되어 질 수 있다.
도 8의 또 다른 구성에서 유기박막 트랜지스터는 유기발광소자와 스택된 관계로 제조되어질 수도 있다. 이러한 실시예에서 유기박막 트랜지스터는 위에서 설명한 상부 게이트 또는 하부 게이트 증착처럼 형성되게 된다. 도 7의 실시예와 같이 유기박막 트랜지스터와 유기발광 다이오드의 능동 영역은 광저항 층(33)으로 규정되지만 이 스택된 구조에서는 두개로 분리된 뱅크 층(33)(유기발광다이오드를 위한 것과 유기박막 트랜지스터를 위한 것)이다. 본 발명의 실시예에 따르면 이 두개로 분리된 층은 제조 공정의 도 5, 6과 7에 관련된 유사한 방법으로 처리되어 질 수 있다.
평탄화 층(31)(부동화 층으로 알려진)은 유기박막 트랜지스터위에 증착된다. 전형적인 부동화층은 BCB와 파릴린을 포함한다. 유기발광소자는 부동화 층의 위로 제작되어진다. 유기발광소자의 양극(34)은 전계적으로 부동화 층(31)과 뱅크 층(33)을 지나서 있는 전도성의 비아(32)로 유기박막 트랜지스터의 드레인 전극과 접촉되어진다.
유기박막 트랜지스터와 광학적 능동영역(광 방출 또는 광 센싱 영역)으로 구성된 픽셀 회로는 추가적 요소를 구성하는 것이 인정될 수 있다. 특히 도 7과 도 8의 유기발광 다이오드 픽셀 회로는 전형적으로 제시된 트랜지스터를 구동하기 위한 하나의 추가적 트랜지스터와 적어도 하나의 축전기로 구성되어 질 것이다.
여기서 설명된 유기발광 소자는 상부 또는 하부 방출 소자로 되는 것이 인정될 수 있다. 이는 그 소자가 소자의 양극 또는 음극 면을 통하는 빛을 방출하게 되어 질수도 있다. 투명한 소자에서 양극과 음극은 투명하다. 투명한 양극 소자는 투명한 음극소자(물론 심지어 완전히 투명한 소자가 요구되어진다)를 가질 필요가 없어서 하부 방출 소자로 쓰이는 투명한 양극은 알루미늄 층과 같은 반사 물질의 층으로 대체되거나 보충되어지게 되는 것이 인정될 수 있다.
투명 음극은 도 8에서 제시한 실시예로부터 보여 질 수 있는 방출 픽셀의 하부에 위치된 유기박막 트랜지스터에 의해 적어도 부분적으로 블락된 투명 음극을 통한 발광 때문에 능동 매트릭스에 대해서 특히 장점이 있다.
예
유기박막 트랜지스터는 도 5에 제시된 과정을 따라 제조된다. 이 소자의 이동도는 산소 플라즈마 처리를 하지 않은 동일한 소자와 비교하여 적어도 2차수 정도 높은 값을 갖는다. 반면에 스핀 코딩한 소자의 이동도는 산소와 플라즈마처리를 하였을 때 자리수의 2차수가 떨어졌다.
본 발명이 주어진 실시예에 참조하여 설명되고 제시되었음에도 불구하고 덧붙인 청구 항에 규정된 본 발명의 범주로부터 벗어나지 않으면서 형태와 세부적인 변화는 이 분야의 기술에 의해 이해되어 질 것이다.

Claims (24)

  1. 채널 영역을 정의하는 소스 전극 및 드레인 전극을 포함하는 기판을 제공하는 단계와,
    적어도 상기 채널 영역을 세정 처리하는 단계와,
    유기 반도체 물질을 잉크젯 프린팅에 의해 용액으로부터 상기 채널 영역으로 증착하는 단계를 포함하는
    유기 박막 트랜지스터 제조 방법.
  2. 제 1 항에 있어서,
    상기 소스 전극 및 드레인 전극 중 적어도 일부 또한 상기 세정 처리 단계에 노출되는
    유기 박막 트랜지스터 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    세정 처리 단계는 플라즈마 처리 단계인
    유기 박막 트랜지스터 제조 방법.
  4. 제 3 항에 있어서,
    상기 플라즈마 처리 단계는 O2 플라즈마 단계인
    유기 박막 트랜지스터 제조 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 플라즈마는 라디칼 촉진 종(radical promoting species)을 포함하는
    유기 박막 트랜지스터 제조 방법.
  6. 제 5 항에 있어서,
    상기 라디칼 촉진 종은 할로겐 함유 종인
    유기 박막 트랜지스터 제조 방법.
  7. 제 6 항에 있어서,
    상기 할로겐 함유 종은 불소 함유 종인
    유기 박막 트랜지스터 제조 방법.
  8. 제 7 항에 있어서,
    상기 불소 함유 종은 CF4 인
    유기 박막 트랜지스터 제조 방법.
  9. 제 3 항 내지 제 8 항 중의 어느 한 항에 있어서,
    상기 플라즈마 처리 단계는 적어도 60초 동안 수행되는
    유기 박막 트랜지스터 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 세정 처리 단계 다음에, 유기 반도체 물질의 잉크젯 프린팅 이전에 디웨팅(de-wetting) 처리 단계가 후속되는
    유기 박막 트랜지스터 제조 방법.
  11. 제 10 항에 있어서,
    상기 디웨팅 처리 단계는 플라즈마 처리인
    유기 박막 트랜지스터 제조 방법.
  12. 제 11 항에 있어서,
    상기 디웨팅 플라즈마 처리는 할로겐 함유 플라즈마를 포함하는
    유기 박막 트랜지스터 제조 방법.
  13. 제 12 항에 있어서,
    상기 할로겐 함유 플라즈마는 불소 함유 플라즈마인
    유기 박막 트랜지스터 제조 방법.
  14. 제 13 항에 있어서,
    상기 불소 함유 플라즈마는 CF4 인
    유기 박막 트랜지스터 제조 방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 유기박막 트랜지스터는 상부-게이트(상부-게이트) 소자이고,
    상기 방법은,
    상기 유기 반도체 물질 위에 게이트 유전체를 증착하는 단계와, 상기 게이트 유전체 위에 게이트 전극을 증착하는 단계를 더 포함하는
    유기 박막 트랜지스터 제조 방법.
  16. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 유기 박막 트랜지스터는 하부-게이트(하부-게이트) 소자이고,
    상기 기판을 제공하는 단계는,
    게이트 전극을 증착하는 단계와, 상기 게이트 전극 위에 게이트 유전체를 증착하는 단계와, 상기 게이트 유전체 위에 상기 소스 및 드레인 전극을 증착하여 상기 채널 영역을 형성하는 단계를 포함하는
    유기 박막 트랜지스터 제조 방법.
  17. 제 16 항에 있어서,
    상기 유전 물질은 유기 유전체인
    유기 박막 트랜지스터 제조 방법.
  18. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 기판을 제공하는 단계 후와 상기 세정 처리 단계 이전에, 상기 채널 영역을 포위하는 웰(well)을 정의하는 패터닝된 절연 물질층을 형성하는 단계를 더 포함하는
    유기 박막 트랜지스터 제조 방법.
  19. 제 1 항 내지 제 18 항 중 어느 한 항에 기재된 방법에 따라 제조되는 유기 박막 트랜지스터 소자로서,
    상기 소자는 적어도 10-4 ㎠/Vs 의 전하 이동도를 갖는
    유기 박막 트랜지스터 소자.
  20. 제 19 항에 있어서,
    상기 소자는 적어도 10-3 ㎠/Vs 의 전하 이동도를 갖는
    유기 박막 트랜지스터 소자.

  21. 제 20 항에 있어서,
    상기 소자는 적어도 10-2 ㎠/Vs의 전하 이동도를 갖는
    유기 박막 트랜지스터 소자.
  22. 패터닝된 전극층을 포함하는 기판상에 복수의 웰을 정의하는 적어도 하나의 뱅크층을 형성하는 단계와,
    상기 복수의 웰을 세정 처리하는 단계와,
    유기 반도체 물질을 잉크젯 프린팅에 의해 상기 웰 중 일부로 증착하여 유기 박막 트랜지스터를 형성하고, 유기 광학 능동 물질을 상기 웰의 다른 웰들로 증착하여 발광 픽셀을 형성하는 단계를 포함하는
    능동 매트릭스 유기 광학 소자 제조 방법.
  23. 제 22 항에 있어서,
    상기 형성하는 단계는,
    공통 기판상의 상기 유기 박막 트랜지스터와 상기 픽셀 모두를 위해 제공되는 공통 뱅크 층을 형성하는 단계를 포함하며,
    상기 세정 처리하는 단계는, 상기 유기 박막 트랜지스터를 위한 웰 및 상기 픽셀을 위한 웰 모두를 동시에 세정 처리하는 단계를 포함하는
    능동 매트릭스 유기 광학 소자 제조 방법.
  24. 제 22 항 또는 제 23 항에 기재된 방법에 따라 제조되는 능동 매트릭스 유기 광학 소자로서,
    상기 유기 박막 트랜지스터는 적어도 10-4 ㎠/Vs 의 전하 이동도를 갖는
    능동 매트릭스 유기 광학 소자.
KR1020107016121A 2007-12-19 2008-12-17 유기 박막 트랜지스터 제조 방법, 유기 박막 트랜지스터 소자, 능동 매트릭스 유기 광학 소자 제조 방법 KR20100106503A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0724774.5A GB0724774D0 (en) 2007-12-19 2007-12-19 Organic thin film transistors, active matrix organic optical devices and methods of making the same
GB0724774.5 2007-12-19

Publications (1)

Publication Number Publication Date
KR20100106503A true KR20100106503A (ko) 2010-10-01

Family

ID=39048373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107016121A KR20100106503A (ko) 2007-12-19 2008-12-17 유기 박막 트랜지스터 제조 방법, 유기 박막 트랜지스터 소자, 능동 매트릭스 유기 광학 소자 제조 방법

Country Status (7)

Country Link
US (1) US8697504B2 (ko)
JP (1) JP5595927B2 (ko)
KR (1) KR20100106503A (ko)
CN (1) CN101926016B (ko)
DE (1) DE112008003420T5 (ko)
GB (2) GB0724774D0 (ko)
WO (1) WO2009077740A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5325465B2 (ja) * 2008-06-03 2013-10-23 株式会社日立製作所 薄膜トランジスタおよびそれを用いた装置
KR20100054630A (ko) * 2008-11-14 2010-05-25 엘지디스플레이 주식회사 유기 박막 트랜지스터와 이의 제조방법 그리고 이를 이용한표시장치
WO2010104005A1 (ja) * 2009-03-13 2010-09-16 コニカミノルタホールディングス株式会社 薄膜トランジスタの製造方法、及び薄膜トランジスタ
US8211782B2 (en) * 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
US8603922B2 (en) * 2010-01-27 2013-12-10 Creator Technology B.V. Semiconductor device, display, electronic apparatus and method of manufacturing a semiconductor device
WO2011148699A1 (ja) * 2010-05-28 2011-12-01 シャープ株式会社 有機半導体装置およびその製造方法
US8367459B2 (en) * 2010-12-14 2013-02-05 Sharp Laboratories Of America, Inc. Organic semiconductor interface preparation
CN102629671B (zh) * 2012-04-25 2015-05-06 上海大学 硅基微显示器的有机电致发光器件制备方法
KR101888447B1 (ko) * 2012-05-22 2018-08-16 엘지디스플레이 주식회사 유기 전계 발광 표시 패널의 제조 방법
CN102881827A (zh) * 2012-10-10 2013-01-16 上海交通大学 用于溶液法小分子有机薄膜晶体管的接触式印刷工艺
US20140183457A1 (en) * 2013-01-03 2014-07-03 Lisa H. Stecker Transistor with Organic Semiconductor Interface
KR20140089233A (ko) * 2013-01-04 2014-07-14 삼성디스플레이 주식회사 유기발광소자의 제조방법
JP2015050022A (ja) * 2013-08-30 2015-03-16 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
CN104485420B (zh) * 2014-12-24 2018-05-15 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制备方法
CN105261652B (zh) * 2015-07-10 2019-08-13 广州奥翼电子科技股份有限公司 有机半导体薄膜晶体管及其制造方法以及显示装置与背板
CN105118835A (zh) * 2015-07-22 2015-12-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN110246860B (zh) * 2018-03-07 2021-06-29 昆山工研院新型平板显示技术中心有限公司 可拉伸显示面板及其制造方法
CN110780492A (zh) * 2019-10-28 2020-02-11 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法、显示装置
CN111769162B (zh) * 2020-06-28 2024-05-07 贵州民族大学 一种顶栅结构非晶氧化物薄膜晶体管及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001046987A2 (en) 1999-12-21 2001-06-28 Plastic Logic Limited Inkjet-fabricated integrated circuits
WO2001047043A1 (en) * 1999-12-21 2001-06-28 Plastic Logic Limited Solution processed devices
GB0207134D0 (en) * 2002-03-27 2002-05-08 Cambridge Display Tech Ltd Method of preparation of organic optoelectronic and electronic devices and devices thereby obtained
TWI256732B (en) * 2002-08-30 2006-06-11 Sharp Kk Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP4344270B2 (ja) * 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
JP2005086147A (ja) * 2003-09-11 2005-03-31 Sony Corp 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法
JP4415653B2 (ja) 2003-11-19 2010-02-17 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP4341529B2 (ja) 2004-11-05 2009-10-07 セイコーエプソン株式会社 電子デバイス、電子デバイスの製造方法および電子機器
JP2008520086A (ja) * 2004-11-09 2008-06-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 有機トランジスタを製造するための自己整合プロセス
GB2423634A (en) * 2005-02-25 2006-08-30 Seiko Epson Corp A patterning method for manufacturing high resolution structures
JP4686232B2 (ja) 2005-03-30 2011-05-25 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
KR100683777B1 (ko) 2005-05-24 2007-02-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
KR100647710B1 (ko) * 2005-10-21 2006-11-23 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치
KR101219047B1 (ko) 2005-12-13 2013-01-07 삼성디스플레이 주식회사 표시장치와 이의 제조방법
JP4708998B2 (ja) * 2005-12-22 2011-06-22 キヤノン株式会社 パターニング方法、電気光学装置の製造方法、カラーフィルターの製造方法、発光体の製造方法、並びに薄膜トランジスタの製造方法
JP2007305802A (ja) 2006-05-11 2007-11-22 Seiko Epson Corp 半導体装置、電気光学装置、電子機器及び半導体装置の製造方法
KR101198218B1 (ko) * 2006-06-19 2012-11-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
JP4363425B2 (ja) * 2006-08-02 2009-11-11 セイコーエプソン株式会社 Ｔｆｔ、電気回路、電子デバイス、および電子機器、ならびにそれらの製造方法
GB2461670B (en) 2007-04-25 2012-05-16 Merck Patent Gmbh Process for preparing an electronic device

Also Published As

Publication number Publication date
US20100314614A1 (en) 2010-12-16
CN101926016A (zh) 2010-12-22
US8697504B2 (en) 2014-04-15
GB2467711B (en) 2011-04-27
JP2011510478A (ja) 2011-03-31
GB2467711A (en) 2010-08-11
DE112008003420T5 (de) 2011-01-13
WO2009077740A1 (en) 2009-06-25
GB0724774D0 (en) 2008-01-30
CN101926016B (zh) 2014-04-09
JP5595927B2 (ja) 2014-09-24
GB201010046D0 (en) 2010-07-21

Similar Documents

Publication Publication Date Title
KR20100106503A (ko) 유기 박막 트랜지스터 제조 방법, 유기 박막 트랜지스터 소자, 능동 매트릭스 유기 광학 소자 제조 방법
KR101532759B1 (ko) 유기 박막 트랜지스터
KR101467507B1 (ko) 유기 박막 트랜지스터들
US8089065B2 (en) Organic thin film transistors
KR101628405B1 (ko) 전자 디바이스 및 이것의 제조 방법
JP2011505687A (ja) 有機薄膜トランジスタ、アクティブマトリックス有機光学素子、およびその製造方法
KR20110052691A (ko) 유기 박막 트랜지스터 제조 방법, 유기 박막 트랜지스터 및 유기 발광 다이오드 디바이스
US10312375B2 (en) Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor
JP5596666B2 (ja) 有機薄膜トランジスタ
JP2008205284A (ja) 有機電界効果トランジスタおよびその製造方法
KR20100122915A (ko) 상단 게이트 유기 반도체 트랜지스터의 제조 방법
US8642379B2 (en) Thin film transistor
US20110034033A1 (en) Electronic Devices and Methods of Making the Same Using Solution Processing Techniques

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150429

Effective date: 20151123