CN105118835A - 阵列基板及其制作方法、显示面板和显示装置 - Google Patents
阵列基板及其制作方法、显示面板和显示装置 Download PDFInfo
- Publication number
- CN105118835A CN105118835A CN201510435044.1A CN201510435044A CN105118835A CN 105118835 A CN105118835 A CN 105118835A CN 201510435044 A CN201510435044 A CN 201510435044A CN 105118835 A CN105118835 A CN 105118835A
- Authority
- CN
- China
- Prior art keywords
- channel region
- active layer
- photoresist
- array substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000009413 insulation Methods 0.000 claims description 33
- 238000010129 solution processing Methods 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 11
- 238000004528 spin coating Methods 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 8
- 238000007641 inkjet printing Methods 0.000 claims description 8
- 238000007650 screen-printing Methods 0.000 claims description 8
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- -1 spin coating Substances 0.000 claims description 3
- 125000001153 fluoro group Chemical group F* 0.000 claims description 2
- 208000034699 Vitreous floaters Diseases 0.000 claims 2
- 239000000463 material Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 14
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Abstract
本发明涉及一种阵列基板及其制作方法、显示面板和显示装置，该制作方法包括：在栅绝缘层之上形成源极和漏极；在栅绝缘层和源极与漏极之上形成光刻胶；对光刻胶进行蚀刻形成沟道区，以露出源极和漏极之间的栅绝缘层，以及部分源极和部分漏极；在沟道区形成有源层，以覆盖漏出的栅绝缘层、部分源极和部分漏极。通过本发明的技术方案，可以先形成源极和漏极，然后通过光刻胶形成沟道区，进而在沟道区直接形成有源层，无需对形成有源层的半导体材料进行蚀刻，从而避免对有源层造成损伤。
Description
技术领域
本发明涉及显示技术领域，具体而言，涉及一种阵列基板制作方法、一种阵列基板、一种显示面板和一种显示装置。
背景技术
现有技术在制作薄膜晶体管的工艺中，先在栅绝缘层之上形成半导体层，然后对半导体层进行蚀刻，保留沟道区的半导体层作为有源层，再制作源极和漏极与有源层搭接。
其中对半导体层蚀刻的工艺会对保留的半导体层(即有源层)造成损伤，即使在半导体层上形成蚀刻阻挡层，也无法完全避免蚀刻对保留的半导体造成损伤。
发明内容
本发明所要解决的技术问题是，避免在制作薄膜晶体管的工艺中对有源层造成损伤。
为此目的，本发明提出了一种阵列基板制作方法，包括：
在栅绝缘层之上形成源极和漏极；
在所述栅绝缘层和源极与漏极之上形成光刻胶；
对所述光刻胶进行蚀刻形成沟道区，以露出所述源极和漏极之间的栅绝缘层，以及部分源极和部分漏极；
在所述沟道区形成有源层，以覆盖漏出的栅绝缘层、所述部分源极和所述部分漏极。
优选地，在所述沟道区形成有源层包括：
将半导体材料溶液涂在所述沟道区以形成所述有源层，
其中，所述光刻胶的表面能与所述栅绝缘层的表面能之差大于预设值。
优选地，在沟道区形成有源层包括：
通过喷墨打印、丝网印刷、刮涂、旋涂的溶液加工方式将半导体材料溶液涂在所述沟道区以形成所述有源层。
优选地，所述沟道区的长宽比为10:1至50:1。
优选地，通过喷墨打印的溶液加工方式将半导体材料溶液涂在所述沟道区以形成所述有源层，则所述沟道区的宽度为5μm至50μm。
优选地，通过丝网印刷、刮涂或旋涂的溶液加工方式将半导体材料溶液涂在所述沟道区以形成所述有源层，则所述沟道区的宽度为30μm至100μm。
优选地，在通过刮涂和/或旋涂的溶液加工方式将半导体材料溶液涂在所述沟道区以形成所述有源层之后还包括：
去除所述沟道区以外的半导体材料。
优选地，对所述光刻胶进行蚀刻形成沟道区包括：
通过干法蚀刻或湿法蚀刻对所述光刻胶进行蚀刻。
优选地，所述光刻胶为含氟光刻胶。
优选地，所述沟道区的长宽比为10:1至50:1。
优选地，在所述沟道区形成有源层还包括：
通过控制对所述有源层的退火时间和退火温度，设置所述有源层的结构参数。
优选地，还包括：
去除所述沟道区以外的光刻胶。
本发明还提出了一种阵列基板，包括：
栅绝缘层；
源极和漏极，设置在所述栅绝缘层之上；
有源层，设置在预设沟道区，覆盖部分所述源极和部分所述漏极以及所述源极和所述漏极之间的栅绝缘层。
优选地，所述预设沟道区长宽比为10:1至50:1。
优选地，所述预设沟道区的宽度为5μm至50μm，或30μm至100μm。
优选地，还包括：
钝化层，设置在所述有源层之上，
其中，所述钝化层中设置有过孔；
像素电极，设置在所述钝化层之上，通过所述过孔与所述漏极电连接。
本发明还提出了一种显示面板，包括上述任一项所述的阵列基板。
本发明还提出了一种显示装置，包括上述显示面板。
通过上述技术方案，可以先形成源极和漏极，然后通过光刻胶形成沟道区，进而在沟道区直接形成有源层，无需对形成有源层的半导体材料进行蚀刻，从而避免对有源层造成损伤。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了根据本发明一个实施例的阵列基板制作方法的示意流程图；
图2至图6示出了根据本发明一个实施例的阵列基板制作方法的具体流程图；
图7示出了根据本发明一个实施例的阵列基板的结构示意图。
附图标号说明：
1-栅绝缘层；2-源极；3-漏极；4-有源层；5-光刻胶；6-钝化层；7-像素电极；8-基底；9-栅极。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
如图1所示，根据本发明一个实施例的阵列基板制作方法，包括：
S1，在栅绝缘层1之上形成源极2和漏极3，如图2所示，其中，在形成源极2和漏极3之前，还包括在基底8上形成栅极，在栅极9和基底8之上形成栅绝缘层1；
S2，在栅绝缘层1和源极2与漏极3之上形成光刻胶5，如图3所示；
S3，对光刻胶5进行蚀刻形成沟道区，以露出源极2和漏极3之间的栅绝缘层1，以及部分源极2和部分漏极3，如图4所示；
S4，在沟道区形成有源层4，以覆盖漏出的栅绝缘层1、部分源极2和部分漏极3，如图5所示。
通过光刻胶5来形成沟道区，可以限定出有源层4形成的区域，进而可以在沟道区直接形成有源层4，相对于现有技术先形成半导体层，再对半导体层进行蚀刻来形成有源层的工艺，无需对形成有源层的半导体材料进行蚀刻，从而避免对有源层4造成损伤，保证了有源层4与源极2和漏极3良好接触，以便在开启时能够良好地导通源极2和漏极3，保证薄膜晶体管具有良好的性能。而且，由于有源层4形成在源极2和漏极3之上，即使后续工艺需要对有源层4进行处理，也只会影响有源层4的上表面，而不会影响有源层4与源极2和漏极3接触的一侧，仍可保证有源层4与源极2和漏极3良好接触。
优选地，在沟道区形成有源层4包括：
将半导体材料溶液涂在沟道区以形成有源层4，
其中，光刻胶5的表面能与栅绝缘层1的表面能之差大于预设值。
通过选用特定的光刻胶5和/或栅绝缘层1的材料，可以使得光刻胶5的表面能(即表面张力)与栅绝缘层1的表面能之差较大，例如差值为0.01N/m，而半导体材料溶液与表面能较小的材料浸润性较高，与表面能较大的材料浸润性较低，因此在将半导体材料溶液涂在沟道区时，半导体材料溶液不易附着于光刻胶5，而易于附着于栅绝缘层1，从而使得通过半导体材料溶液形成的有源层4更好地限定在沟道区。
优选地，在沟道区形成有源层4包括：
通过喷墨打印、丝网印刷、刮涂、旋涂的溶液加工方式将半导体材料溶液涂在沟道区以形成有源层4。便于准确地控制形成有源层4的厚度。
优选地，沟道区的长宽比为10:1至50:1。在该长宽比的沟道区中形成的相应长宽比的有源层4可以在栅极9的驱动下良好地导通，进而导通源极2和漏极3。
优选地，通过喷墨打印的溶液加工方式将半导体材料溶液涂在沟道区以形成有源层4，则沟道区的宽度为5μm至50μm。喷墨打印方式可以将半导体材料涂在较窄的沟道区内，因此可以将沟道区宽度设置的较小，以减小薄膜晶体管所占区域，提高开口区域所占面积。
优选地，通过丝网印刷、刮涂或旋涂的溶液加工方式将半导体材料溶液涂在沟道区以形成有源层4，则沟道区的宽度为30μm至100μm。丝网印刷、刮涂、旋涂由于涂覆面积较大，因此需要将沟道区设置的较宽。
优选地，在通过刮涂和/或旋涂的溶液加工方式将半导体材料溶液涂在沟道区以形成有源层4之后还包括：
去除沟道区以外的半导体材料。
喷墨打印和丝网印刷方式可以直接在沟道区中形成有源层4，而刮涂和旋涂的方式则是在沟道区中和光刻胶之上形成一道半导体层，因此需要去除沟道区以外的半导体材料，例如通过干法蚀刻或湿法蚀刻或激光去除沟道区以外的半导体材料。
无论通过上述何种方式形成有源层4，由于涂在沟道区中的半导体材料已经覆盖在源极2和漏极3之上，即使后续再对半导体材料进行去除，也只会影响有源层4的上表面，而不会影响有源层4与源极2和漏极3接触的一侧，因此保证了有源层4与源极2和漏极3的良好接触。
优选地，对光刻胶5进行蚀刻形成沟道区包括：
通过干法蚀刻或湿法蚀刻对光刻胶5进行蚀刻。
通过干法蚀刻或湿法蚀刻进行蚀刻，可以准确地控制蚀刻深度，避免蚀刻不完全造成光刻胶5存在残留，或蚀刻过度对栅绝缘层1造成损伤。
优选地，光刻胶5为含氟光刻胶。
含氟光刻胶具有较大的表面能，可以保证与栅绝缘层1之间形成较大的表面能差。并且含氟光刻胶在栅绝缘层1和源极2与漏极3上的成膜情况相近，易于形成表面均匀的有源层4。而且含氟光刻胶易于完全剥离，方便后续去除光刻胶5的工艺，以及保证去除光刻胶5后的材料表面不会有残留光刻胶，例如可以选用型号为OSCoR4001或OSCoR5001的光刻胶。
优选地，沟道区的长宽比为10:1至50:1。在该长宽比的沟道区中形成的相应长宽比的有源层4可以在栅极9的驱动下良好地导通，进而导通源极2和漏极3。
优选地，在沟道区形成有源层4还包括：
通过控制对有源层4的退火时间和退火温度，设置有源层4的结构参数。通过控制对有源层4的退火时间和退火温度，可以形成与目标结构参数相符的有源层4。
优选地，还包括：
S5，去除沟道区以外的光刻胶5，如图6所示。以便后续在有源层4之上继续形成钝化层等结构。
其中，上述流程所采用的形成工艺例如可包括：沉积、溅射等成膜工艺和刻蚀等构图工艺。
如图7所示，本发明还提出了一种阵列基板，包括：
栅绝缘层1；
源极2和漏极3，设置在栅绝缘层1之上；
有源层4，设置在预设沟道区，覆盖部分源极2和部分漏极3以及源极2和漏极3之间的栅绝缘层1。
优选地，预设沟道区长宽比为10:1至50:1。
优选地，所述预设沟道区的宽度为5μm至50μm，或30μm至100μm。
优选地，还包括：
钝化层6，设置在有源层4之上，
其中，钝化层6中设置有过孔；
像素电极7，设置在钝化层6之上，通过过孔与漏极3电连接。
本发明还提出了一种显示面板，包括上述任一项的阵列基板。
本发明还提出了一种显示装置，包括上述显示面板。
需要说明的是，本实施例中的显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上结合附图详细说明了本发明的技术方案，考虑到现有技术中，图像编码方式没有充分地考虑人脸的成像角度等信息，难以进一步降低图像帧编码后的信息量，而且无法恢复原图像帧。通过本申请的技术方案，能够在进行图像传输过程中，进一步减小传输所占的带宽，提高用户对于图像传输的体验，并且能够使得图像接收端恢复原图像帧。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间惟一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (17)
1.一种阵列基板制作方法，其特征在于，包括：
在栅绝缘层之上形成源极和漏极；
在所述栅绝缘层和源极与漏极之上形成光刻胶；
对所述光刻胶进行蚀刻形成沟道区，以露出所述源极和漏极之间的栅绝缘层，以及部分源极和部分漏极；
在所述沟道区形成有源层，以覆盖漏出的栅绝缘层、所述部分源极和所述部分漏极。
2.根据权利要求1所述的阵列基板制作方法，其特征在于，在所述沟道区形成有源层包括：
将半导体材料溶液涂在所述沟道区以形成所述有源层，
其中，所述光刻胶的表面能与所述栅绝缘层的表面能之差大于预设值。
3.根据权利要求2所述的阵列基板制作方法，其特征在于，在沟道区形成有源层包括：
通过喷墨打印、丝网印刷、刮涂、旋涂的溶液加工方式将半导体材料溶液涂在所述沟道区以形成所述有源层。
4.根据权利要求3所述的阵列基板制作方法，其特征在于，所述沟道区的长宽比为10:1至50:1。
5.根据权利要求3所述的阵列基板制作方法，其特征在于，通过喷墨打印的溶液加工方式将半导体材料溶液涂在所述沟道区以形成所述有源层，则所述沟道区的宽度为5μm至50μm。
6.根据权利要求3所述的阵列基板制作方法，其特征在于，通过丝网印刷、刮涂或旋涂的溶液加工方式将半导体材料溶液涂在所述沟道区以形成所述有源层，则所述沟道区的宽度为30μm至100μm。
7.根据权利要求3所述的阵列基板制作方法，其特征在于，在通过刮涂和/或旋涂的溶液加工方式将半导体材料溶液涂在所述沟道区以形成所述有源层之后还包括：
去除所述沟道区以外的半导体材料。
8.根据权利要求1至7中任一项所述的阵列基板制作方法，其特征在于，对所述光刻胶进行蚀刻形成沟道区包括：
通过干法蚀刻或湿法蚀刻对所述光刻胶进行蚀刻。
9.根据权利要求1至7中任一项所述的阵列基板制作方法，其特征在于，所述光刻胶为含氟光刻胶。
10.根据权利要求1至7中任一项所述的阵列基板制作方法，其特征在于，在所述沟道区形成有源层还包括：
通过控制对所述有源层的退火时间和退火温度，设置所述有源层的结构参数。
11.根据权利要求1至7中任一项所述的阵列基板制作方法，其特征在于，还包括：
去除所述沟道区以外的光刻胶。
12.一种阵列基板，其特征在于，包括：
栅绝缘层；
源极和漏极，设置在所述栅绝缘层之上；
有源层，设置在预设沟道区，覆盖部分所述源极和部分所述漏极以及所述源极和所述漏极之间的栅绝缘层。
13.根据权利要求12所述的阵列基板，其特征在于，所述预设沟道区长宽比为10:1至50:1。
14.根据权利要求12所述的阵列基板，其特征在于，所述预设沟道区的宽度为5μm至50μm，或30μm至100μm。
15.根据权利要求12所述的阵列基板，其特征在于，还包括：
钝化层，设置在所述有源层之上，
其中，所述钝化层中设置有过孔；
像素电极，设置在所述钝化层之上，通过所述过孔与所述漏极电连接。
16.一种显示面板，其特征在于，包括权利要求12至15中任一项所述的阵列基板。
17.一种显示装置，其特征在于，包括权利要求16所述的显示面板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510435044.1A CN105118835A (zh) | 2015-07-22 | 2015-07-22 | 阵列基板及其制作方法、显示面板和显示装置 |
| US15/175,700 US10199406B2 (en) | 2015-07-22 | 2016-06-07 | Array substrate and manufacturing method thereof, display panel and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510435044.1A CN105118835A (zh) | 2015-07-22 | 2015-07-22 | 阵列基板及其制作方法、显示面板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105118835A true CN105118835A (zh) | 2015-12-02 |
Family
ID=54666785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510435044.1A Pending CN105118835A (zh) | 2015-07-22 | 2015-07-22 | 阵列基板及其制作方法、显示面板和显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10199406B2 (zh) |
| CN (1) | CN105118835A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876277A (zh) * | 2017-02-20 | 2017-06-20 | 武汉华星光电技术有限公司 | 薄膜晶体管的制备方法、显示面板的制备方法 |
| CN108091700A (zh) * | 2017-12-28 | 2018-05-29 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制造方法 |
| CN109950415A (zh) * | 2019-02-21 | 2019-06-28 | 纳晶科技股份有限公司 | 一种顶发射发光器件及其制备方法 |
| CN110780492A (zh) * | 2019-10-28 | 2020-02-11 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法、显示装置 |
| CN112420740A (zh) * | 2020-11-05 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1595614A (zh) * | 2003-09-11 | 2005-03-16 | 索尼株式会社 | 形成金属单层膜、配线及制造场效应晶体管的方法 |
| CN101926016A (zh) * | 2007-12-19 | 2010-12-22 | 剑桥显示技术有限公司 | 有机薄膜晶体管、有源矩阵有机光学器件及其制造方法 |
| US20110104877A1 (en) * | 2003-07-08 | 2011-05-05 | Klaus Kunze | Compositions and Methods for Forming a Semiconducting and/or Silicon-Containing Film, and Structures Formed Therefrom |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997007429A1 (en) | 1995-08-18 | 1997-02-27 | President And Fellows Of Harvard College | Self-assembled monolayer directed patterning of surfaces |
| CN101543135B (zh) * | 2007-05-31 | 2011-04-13 | 松下电器产业株式会社 | 有机电致发光元件和其制造方法 |
-
2015
- 2015-07-22 CN CN201510435044.1A patent/CN105118835A/zh active Pending
-
2016
- 2016-06-07 US US15/175,700 patent/US10199406B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110104877A1 (en) * | 2003-07-08 | 2011-05-05 | Klaus Kunze | Compositions and Methods for Forming a Semiconducting and/or Silicon-Containing Film, and Structures Formed Therefrom |
| CN1595614A (zh) * | 2003-09-11 | 2005-03-16 | 索尼株式会社 | 形成金属单层膜、配线及制造场效应晶体管的方法 |
| CN101926016A (zh) * | 2007-12-19 | 2010-12-22 | 剑桥显示技术有限公司 | 有机薄膜晶体管、有源矩阵有机光学器件及其制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876277A (zh) * | 2017-02-20 | 2017-06-20 | 武汉华星光电技术有限公司 | 薄膜晶体管的制备方法、显示面板的制备方法 |
| CN106876277B (zh) * | 2017-02-20 | 2020-03-17 | 武汉华星光电技术有限公司 | 薄膜晶体管的制备方法、显示面板的制备方法 |
| CN108091700A (zh) * | 2017-12-28 | 2018-05-29 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制造方法 |
| CN109950415A (zh) * | 2019-02-21 | 2019-06-28 | 纳晶科技股份有限公司 | 一种顶发射发光器件及其制备方法 |
| CN109950415B (zh) * | 2019-02-21 | 2021-07-27 | 纳晶科技股份有限公司 | 一种顶发射发光器件及其制备方法 |
| CN110780492A (zh) * | 2019-10-28 | 2020-02-11 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法、显示装置 |
| CN112420740A (zh) * | 2020-11-05 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170025449A1 (en) | 2017-01-26 |
| US10199406B2 (en) | 2019-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104865726B (zh) | 一种阵列基板、显示面板、显示装置以及制备方法 | |
| US9991295B2 (en) | Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus | |
| CN105118835A (zh) | 阵列基板及其制作方法、显示面板和显示装置 | |
| WO2017054384A1 (zh) | 一种阵列基板及其制作方法、显示面板 | |
| EP3544050A1 (en) | Array substrate and preparation method therefor, and display device | |
| CN109509707B (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
| WO2016206206A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| US20170263645A1 (en) | Substrate, manufacturing method thereof, and display device | |
| JP6437574B2 (ja) | 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置 | |
| EP2743989A1 (en) | Thin film transistor and fabrication method thereof, array substrate, and display device | |
| WO2017031924A1 (zh) | 薄膜晶体管阵列基板、其制作方法及显示装置 | |
| KR20090078529A (ko) | 금속 배선 제조 방법 및 금속 배선을 구비하는 표시 패널의제조 방법 | |
| US9276014B2 (en) | Array substrate and method of fabricating the same, and liquid crystal display device | |
| US20170025450A1 (en) | Array substrate and fabrication method thereof, and display device | |
| WO2015149482A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2015067068A1 (zh) | 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 | |
| CN104157696A (zh) | 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置 | |
| US10833107B2 (en) | Thin film transistor, manufacturing method therefor, array substrate and display device | |
| WO2015143818A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| WO2016026207A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| US10217851B2 (en) | Array substrate and method of manufacturing the same, and display device | |
| CN104392928A (zh) | 薄膜晶体管的制造方法 | |
| CN109659312B (zh) | 一种阵列基板及其制备方法 | |
| US20070153170A1 (en) | Method of fabricating pixel structure | |
| WO2014005348A1 (zh) | 一种阵列基板的制作方法、阵列基板和液晶显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Huang Wei Inventor after: Zhao Jiaqing Inventor after: Feng Linrun Inventor after: Tang Wei Inventor after: Guo Xiaojun Inventor before: Huang Wei |
|
| COR | Change of bibliographic data | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151202 |
|
| RJ01 | Rejection of invention patent application after publication |