CN106876277A - 薄膜晶体管的制备方法、显示面板的制备方法 - Google Patents

薄膜晶体管的制备方法、显示面板的制备方法 Download PDF

Info

Publication number
CN106876277A
CN106876277A CN201710091596.4A CN201710091596A CN106876277A CN 106876277 A CN106876277 A CN 106876277A CN 201710091596 A CN201710091596 A CN 201710091596A CN 106876277 A CN106876277 A CN 106876277A
Authority
CN
China
Prior art keywords
layer
substrate
impression block
semiconductor
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710091596.4A
Other languages
English (en)
Other versions
CN106876277B (zh
Inventor
刘哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201710091596.4A priority Critical patent/CN106876277B/zh
Priority to US15/525,089 priority patent/US10347838B2/en
Priority to PCT/CN2017/076314 priority patent/WO2018149000A1/zh
Publication of CN106876277A publication Critical patent/CN106876277A/zh
Application granted granted Critical
Publication of CN106876277B publication Critical patent/CN106876277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/18—Deposition of organic active material using non-liquid printing techniques, e.g. thermal transfer printing from a donor sheet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/488—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising a layer of composite material having interpenetrating or embedded materials, e.g. a mixture of donor and acceptor moieties, that form a bulk heterojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管的制备方法、显示面板的制备方法，所述方法中，通过利用具有与半导体沟道层形状相同的凹陷部的压印模板压在半导体溶液材料上，以形成与所述凹陷部形状对应的半导体溶液材料的凸起部，固化所述凸起部，并将所述压印模板和所述基底分离，从而在源极层和漏极层上形成半导体沟道层。通过上述方式，不需要在半导体溶液材料上形成光阻，从而可以避免光阻对半导体沟道层的侵蚀，有利于提高产品质量，进而提高器件性能。

Description

薄膜晶体管的制备方法、显示面板的制备方法
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种薄膜晶体管的制备方法、显示面板的制备方法。
背景技术
显示面板的驱动方式通常分为有源驱动和无源驱动，与无源驱动相比，有源驱动的显示面板可以实现高亮度、高分辨率，并且功耗更低，易于实现彩色化，目前绝大部分显示面板都是有源驱动。
有源驱动是指给每个像素配备具有开关功能的薄膜晶体管(TFT，Thin FilmTransistor)，通过对薄膜晶体管进行ON/OFF切换动作以选择对相应的像素提供显示数据。因此，在有源驱动的显示面板中，需要形成较多薄膜晶体管。在薄膜晶体管的结构中，一般有栅极层、源极层和漏极层构成，其中源极层和漏极层之间具有半导体沟道层，在栅极层与源极层、漏极层之间具有绝缘层。
现有技术形成半导体沟道层的步骤通常是：在源极层和漏极层上涂布并固化得到一层半导体层；在半导体层上形成一层光阻层；利用具有半导体沟道层图案的光罩对光阻层进行UV紫外光曝光，并显影处理除去未被光照射的光阻层以暴露光阻层之下的半导体层；通过蚀刻等方式除去暴露的半导体导，然后再通过显影处理将剩余的光阻层除去，从而得到半导体沟道层。
然而，上述方式中，光阻层和半导体层直接接触，容易导致半导体层的表面受到侵蚀，从而对半导体沟道层与后续形成在其上的介电绝缘层之间的接触造成不良影响，影响器件性能。
发明内容
本发明的目的在于提供一种薄膜晶体管的制备方法、显示面板的制备方法，能够避免半导体沟道层的表面被光阻层侵蚀，可以提高器件性能。
本发明实施例提供一种薄膜晶体管的制备方法，包括：
提供基底和压印模板，所述压印模板具有与半导体沟道层形状相同的凹陷部；
在所述基底上形成源极层和漏极层；
在所述源极层、所述漏极层以及未被所述源极层和所述漏极层覆盖的基底上涂敷半导体溶液材料；
确定所述源极层和所述漏极层上需形成半导体沟道层的预设位置，将所述压印模板的凹陷部与所述预设位置对位；
将所述压印模板压在所述半导体溶液材料上，以除去位于所述凹陷部内的半导体溶液材料之外的其他半导体溶液材料，进而形成与所述凹陷部形状对应的半导体溶液材料的凸起部；
固化所述凸起部，并将所述压印模板和所述基底分离，以在所述源极层和所述漏极层上形成半导体沟道层；
在所述半导体沟道层上依次形成第一绝缘层和栅极层。
在本发明所述的制备方法中，将所述压印模板和所述基底分离之后，还包括：对所述半导体沟道层的表面和所述基底的表面进行蚀刻处理。
在本发明所述的制备方法中，在所述源极层、所述漏极层以及未被所述源极层和所述漏极层覆盖的基底上涂敷半导体溶液材料的步骤之后，还包括：对所述半导体溶液材料进行预固化。
在本发明所述的制备方法中，所述基底和所述压印模板中的至少一个形成有流通部，以在所述压印模板压在所述半导体溶液材料上时使得所述凸起部之外的半导体溶液材料自所述流通部流出。
在本发明所述的制备方法中，将压印模板的凹陷部与所述预设位置对位的步骤，包括：在真空条件下将压印模板的凹陷部与所述预设位置对位；
将所述压印模板压在所述半导体溶液材料上的步骤，包括：在真空条件下，将所述压印模板压在所述半导体溶液材料上。
在本发明所述的制备方法中，将压印模板的具有与半导体沟道层形状相同的凹陷部与所述预设位置对位的步骤之前，还包括：
在一硬质基板上形成所述半导体沟道层的图形；
在形成有所述图形的硬质基板上涂布有机高分子材料并固化；
将固化后的有机高分子材料与所述硬质基板分离，固化后的有机高分子材料上形成有与所述图形的形状对应的凹陷部，以得到所述压印模板。
在本发明所述的制备方法中，所述压印模板具有弹性。
在本发明所述的制备方法中，所述固化所述凸起部的步骤，包括：在所述基底背对所述凸起部的一侧对所述凸起部进行加热，以固化所述凸起部。
本发明实施例提供一种显示面板的制备方法，所述显示面板包括薄膜晶体管，包括：
提供基底和压印模板，所述压印模板具有与半导体沟道层形状相同的凹陷部；
在所述基底上形成源极层和漏极层；
在所述源极层、所述漏极层以及未被所述源极层和所述漏极层覆盖的基底上涂敷半导体溶液材料；
确定所述源极层和所述漏极层上需形成半导体沟道层的预设位置，将所述压印模板的凹陷部与所述预设位置对位；
将所述压印模板压在所述半导体溶液材料上，以除去位于所述凹陷部内的半导体溶液材料之外的其他半导体溶液材料，进而形成与所述凹陷部形状对应的半导体溶液材料的凸起部；
固化所述凸起部，并将所述压印模板和所述基底分离，以在所述源极层和所述漏极层上形成半导体沟道层；
在所述半导体沟道层上依次形成第一绝缘层和栅极层。
在本发明所述的制备方法中，在所述基底上形成源极层和漏极层的步骤，还包括：在所述基底上形成电容下极板；
在所述半导体沟道层上依次形成第一绝缘层和栅极层的步骤，包括：
在所述半导体沟道层以及未被所述半导体沟道层覆盖的源极层、漏极层、基底、电容下极板上形成第一绝缘层；
在所述源极层上的第一绝缘层中形成第一过孔，在所述漏极层上的第一绝缘层中形成第二过孔；
在与所述电容下极板对应的第一绝缘层上形成电容上极板，并使所述电容上极板通过所述第一过孔与所述源极层连接；
在与所述半导体沟道层对应的第一绝缘层上形成栅极层；
在所述半导体沟道层上依次形成第一绝缘层和栅极层的步骤之后，包括：
在所述栅极层和未被所述栅极层覆盖的第一绝缘层、电容上极板上形成第二绝缘层，所述第二绝缘层中形成有与所述第二过孔连通的第三过孔；
在所述第二绝缘层上形成透明电极层，并使所述透明电极层依次通过所述第三过孔和所述第二过孔与所述漏极层连接。
相较于现有的制备方法，本发明的薄膜晶体管的制备方法通过利用具有半导体沟道层图形的压印模板直接在半导体溶液材料上压印形成半导体沟道层，从而无需使用光阻进行刻印，由此可以避免光阻层对半导体沟道层的侵蚀，能够提高器件性能。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1是本发明显示面板的制备方法一实施方式的流程图；
图2是本发明显示面板的制备方法一实施方式的流程图，其中图中为各步骤对应的结构示意；
图3是本发明显示面板的制备方法中，制作压印模板的流程图，其中图中为各步骤对应的结构示意；
图4是本发明显示面板的制备方法一实施例中，形成半导体沟道层之后的流程图，其中图中为各步骤对应的结构示意。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
在图中，结构相似的单元是以相同标号表示。
参阅图1和图2，图1是本发明显示面板的制备方法一实施例的流程图，图2是本发明显示面板的制备方法一实施例的流程图，其中图中为各步骤对应的结构示意。其中，显示面板可以是具有薄膜晶体管结构的任一种显示面板，例如显示面板可以是OLED显示面板或液晶显示面板等。本实施例中，以OLED显示面板为例进行描述，OLED显示面板包括薄膜晶体管，该薄膜晶体管为有机薄膜晶体管，且为顶栅型有机薄膜晶体管，其中本发明实施例重点在于薄膜晶体管的制备过程，所述方法包括以下步骤：
步骤S101：提供基底和压印模板，其中压印模板具有与半导体沟道层形状相同的凹陷部。
结合图2所示的步骤S201，提供基底210和压印模板240。本实施例的基底210为柔性基底，可以采用聚酰亚胺材料形成，具体地，在玻璃基板200上涂布并固化聚酰亚胺材料，从而在玻璃基板200上得到柔性基底210。
压印模板240上具有半导体沟道层的图形，即具有与半导体沟道层形状相同的凹陷部241，用于将半导体沟道层的图形转印至半导体溶液材料上，以形成半导体沟道层，具体过程将在后面进行描述。
步骤S102：在基底上形成源极层和漏极层。
对应图2所示的步骤S202，源极层221和漏极层222对应分别为薄膜晶体管的源极和漏极，采用导电材料形成，例如可以是导电金属材料。
步骤S103：在源极层、漏极层以及未被源极层和漏极层覆盖的基底上涂敷半导体溶液材料。
其中，半导体溶液材料为具有溶液属性的半导体材料，具有一定的流动性，可以是液体，也可以是呈半固体状态。半导体溶液材料例如可以是a-si溶液材料。如图2所示的步骤S203，在基底210、源极层221和漏极层222上涂敷半导体溶液材料230，该半导体溶液材料230用于形成半导体沟道层。
进一步地，在步骤S103之后，可以对半导体溶液材料230进行烘烤预固化，以除去多余的半导体溶液材料，并使半导体溶液材料230初步固化。可以理解的是，预固化过程仅是使得半导体溶液材料230的流动性减小，预固化后的半导体溶液材料230仍具有溶液属性。
其中，预固化的温度例如可以是50～100℃或者60～90℃等，加热时间例如60～100s，或者80～120s等。
步骤S104：确定源极层和漏极层上需形成半导体沟道层的预设位置，将压印模板的凹陷部与预设位置对应。
如图2所示的步骤S204，在确定半导体沟道层在源极层221和漏极层222上的预设位置后，使压印模板240的凹陷部241与预设位置对位。
步骤S105：将压印模板压在半导体溶液材料上，以除去位于凹陷部内的半导体溶液材料之外的其他半导体溶液材料，进而形成与凹陷部形状对应的半导体溶液材料的凸起部。
对应于图2所示的步骤S205，将凹陷部241与源极层221、漏极层222对位之后，将压印模板240压在半导体溶液材料230上。其中，可以在压印模板240背对半导体溶液材料230的一侧表面上施加均匀的压力，与此同时，还可以在基底210的背对半导体溶液材料230的一侧表面上施压均匀的压力，以将压印模板240上的图形转印至半导体溶液材料230上。
具体而言，由于半导体溶液材料属于溶液材料，因此当压印模板240挤压在半导体溶液材料230上时，位于凹陷部241内的半导体溶液材料230不会被挤压而得以保留，除凹陷部241内的半导体溶液材料之外的其他半导体溶液材料230则因受到挤压而从压印模板240和基底210之间的侧边流出，进而除去这部分半导体溶液材料230，从而形成与凹陷部241形状对应的半导体溶液材料230的凸起部231。
其中，压印模板240具有一定的弹性，因此在挤压过程中会根据源极层221和漏极层222的形状而发生形变，从而可以将源极层221和漏极层222之外的半导体溶液材料除去。
在本实施例中，为便于压合，压印模板240的凹陷部241与源极层221、222之间的对位、以及将压印模板240压在半导体溶液材料230上的过程均在真空条件下进行。其中，在步骤S205中，对压印模板240和基底210施加的力可以是抽真空所施加的气压降。
步骤S106：固化凸起部，并将压印模板和基底分离，以在源极层和漏极层上形成半导体沟道层。
对应于图2所示的步骤S206，对凸起部231进行固化，固化凸起部231之后将压印模板240和基底210分离，从而在源极层221和漏极层222上形成半导体沟道层250。
其中，可以采用加热的方式对凸起部231进行固化。例如，如图2所示，热源260可以在基底210背对凸起部231的一侧以对基底210进行均匀加热，从而通过热传递使得凸起部231固化。其中，加热的温度和加热的时间可以根据实际情况进行选择，例如，加热的温度可以在80～120℃，比如可以是100℃或110℃。加热的时间可以在100～200s，例如可以是80s或100s。
其中，可以在将压印模板240与半导体溶液材料230压合的同时，在基底210的下方进行加热固化。
步骤S107：在半导体沟道层上依次形成第一绝缘层和栅极层。
本实施例的薄膜晶体管为顶栅型薄膜晶体管。对应于图2所示的步骤S207，在半导体沟道层250上依次形成第一绝缘层270和栅极层280。其中，第一绝缘栅270为栅极介电绝缘层。
通过上述步骤，可以形成薄膜晶体管。
本实施例中，通过使用压印模板240将半导体沟道层的图形转印至半导体溶液材料上，从而在半导体溶液材料上形成半导体沟道层250，与现有采用光阻进行光刻的形成方式相比，本实施例不需要在半导体溶液材料上形成光阻层，从而可以避免光阻层对半导体沟道层表面的侵蚀，提高半导体沟道层的质量，从而可以提高半导体沟道层与栅极介电绝缘层之间接触的可靠性，提高器件性能。并且，由于不需要使用光阻，因此可以避免氟系光阻的使用而引发的环境安全问题，同时压印模板还可以反复利用，有利于减少材料成本。
进一步地，在步骤S106之后，对基底210和半导体沟道层250的表面进行蚀刻处理。其中蚀刻方式可以有多种，例如可以采用等离子蚀刻(Plasma)，或者反应离子蚀刻(RIE，Reactive Ion Etching)等方式进行处理。通过蚀刻处理，一方面可以除去基底210表面残留的半导体溶液材料，另一方面可以使得半导体沟道层250的表面更加平整，进一步提高器件性能。
其中，在本发明的实施例中，为便于半导体溶液材料流出，可以在压印模板240或者基底210中形成流通部，用于在压印模板240压在半导体溶液材料230上时使得凸起部231之外的半导体溶液材料230自流通部流出。流通部可以是孔洞或凹槽，例如，可以在压印模板240中设置孔洞，从而压印模板240挤压半导体溶液材料230时，可以使得除位于凹陷部241内的半导体溶液材料之外的其他半导体溶液材料230从压印模板240的孔洞挤出，从而将其他半导体溶液材料230除去。当然，还可以在基底210上设置用于排出半导体溶液材料230的孔洞，或者同时在压印模板240和基底210上设置。
参阅图3，本发明实施例中，提供基底210和压印模板240的步骤，包括形成压印模板240的步骤，其中形成压印模板240具体可以包括以下步骤：
步骤S301：在硬质基板310上形成半导体沟道层的图形320。首先确定所需的半导体沟道层，然后可以利用激光直写技术(EBDW，Electron Beam Direct Writing)对硬质基板310进行雕刻等处理，以在硬质基板310上得到所需的半导体沟道层的图形320。硬质基板310可以是Si/SiO2基板，或者是石英基板。
步骤S302：在形成有图形320的硬质基板310上涂布有机高分子材料330并固化。
其中，可选地，有机高分子材料330可以根据实际需要进行选择，例如可以是聚二甲基硅氧烷(PDMS)。
步骤S303：将固化后的有机高分子材料330与硬质基板310分离，固化后的有机高分子材料330上形成有与图形320的形状对应的凹陷部241，以得到压印模板240。
有机高分子材料330与硬质基板310脱模后，有机高分子材料330上形成与图形320相反的图形，即凹陷部241，由此在压印模板240上形成凹陷部241。
其中，压印模板240具有弹性。压印模板例如还可以用橡胶材料形成。
通过本实施例，使得压印模板240的形成工艺简单。并且通过使用弹性材料形成压印模板240，使得压印模板240具有一定的弹性，可以减小挤压过程压印模板240对基底210的损伤。
参阅图4，图4是本发明显示面板的制备方法一实施例中，形成半导体沟道层之后的流程图，其中图中为各步骤对应的结构示意。本实施例中，在基底210上形成源极层221和漏极层222时，还在基底210上形成电容下极板223。
如图4所示，在步骤S401中，在半导体沟道层250以及未被半导体沟道层250覆盖的源极层221、漏极层222、基底210、电容下极板223上形成第一绝缘层270。
步骤S402中，在源极层221上的第一绝缘层270中形成第一过孔271，在漏极层222上的第一绝缘层270中形成第二过孔272。
步骤S403中，在与电容下极板223对应的第一绝缘层270上形成电容上极板224，并使电容上极板224通过第一过孔271与源极层221连接。其中，电容上极板223、第一绝缘层270以及电容下极板224构成显示面板的存储电容。
步骤S404中，在与半导体沟道层250对应的第一绝缘层270上形成栅极层280。
步骤S405中，在栅极层280和未被栅极层280覆盖的第一绝缘层270、电容上极板224上形成第二绝缘层290，其中第二绝缘层290中形成有与第二过孔272连通的第三过孔291。
其中，第二绝缘层290可以由一层无机钝化层和一层有机平坦层组成，也可以只是包括一层无机钝化层或一层有机平坦层。
步骤S406中，在第二绝缘层290上形成透明电极层410，并使透明电极层410依次通过第三过孔293和第二过孔272与漏极层222连接。其中，透明电极层410用以作为显示面板的像素电极。
通过上述方式，可以形成显示面板的薄膜晶体管阵列。
本发明还提供一种薄膜晶体管的制备方法，薄膜晶体管的制备方法与上述图1、图2所示实施例相同，出于简洁的目的，在此不进行一一赘述。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种薄膜晶体管的制备方法，其特征在于，包括：
提供基底和压印模板，所述压印模板具有与半导体沟道层形状相同的凹陷部；
在所述基底上形成源极层和漏极层；
在所述源极层、所述漏极层以及未被所述源极层和所述漏极层覆盖的基底上涂敷半导体溶液材料；
确定所述源极层和所述漏极层上需形成半导体沟道层的预设位置，将所述压印模板的凹陷部与所述预设位置对位；
将所述压印模板压在所述半导体溶液材料上，以除去位于所述凹陷部内的半导体溶液材料之外的其他半导体溶液材料，进而形成与所述凹陷部形状对应的半导体溶液材料的凸起部；
固化所述凸起部，并将所述压印模板和所述基底分离，以在所述源极层和所述漏极层上形成半导体沟道层；
在所述半导体沟道层上依次形成第一绝缘层和栅极层。
2.根据权利要求1所述的制备方法，其特征在于，将所述压印模板和所述基底分离之后，还包括：对所述半导体沟道层的表面和所述基底的表面进行蚀刻处理。
3.根据权利要求1所述的制备方法，其特征在于，在所述源极层、所述漏极层以及未被所述源极层和所述漏极层覆盖的基底上涂敷半导体溶液材料的步骤之后，还包括：对所述半导体溶液材料进行预固化。
4.根据权利要求1所述的制备方法，其特征在于，所述基底和所述压印模板中的至少一个形成有流通部，以在所述压印模板压在所述半导体溶液材料上时使得所述其他半导体溶液材料自所述流通部流出。
5.根据权利要求1所述的制备方法，其特征在于，将所述压印模板的凹陷部与所述预设位置对位的步骤，包括：在真空条件下将所述压印模板的凹陷部与所述预设位置对位；
将所述压印模板压在所述半导体溶液材料上的步骤，包括：在真空条件下，将所述压印模板压在所述半导体溶液材料上。
6.根据权利要求1所述的制备方法，其特征在于，提供基底和压印模板的步骤，包括：
在一硬质基板上形成所述半导体沟道层的图形；
在形成有所述图形的硬质基板上涂布有机高分子材料并固化；
将固化后的有机高分子材料与所述硬质基板分离，固化后的有机高分子材料上形成有与所述图形的形状对应的所述凹陷部，以形成所述压印模板。
7.根据权利要求6所述的制备方法，其特征在于，所述压印模板具有弹性。
8.根据权利要求1所述的制备方法，其特征在于，所述固化所述凸起部的步骤，包括：在所述基底背对所述凸起部的一侧对所述凸起部进行加热，以固化所述凸起部。
9.一种显示面板的制备方法，所述显示面板包括薄膜晶体管，其特征在于，包括：
提供基底和压印模板，所述压印模板具有与半导体沟道层形状相同的凹陷部；
在所述基底上形成源极层和漏极层；
在所述源极层、所述漏极层以及未被所述源极层和所述漏极层覆盖的基底上涂敷半导体溶液材料；
确定所述源极层和所述漏极层上需形成半导体沟道层的预设位置，将所述压印模板的凹陷部与所述预设位置对位；
将所述压印模板压在所述半导体溶液材料上，以除去位于所述凹陷部内的半导体溶液材料之外的其他半导体溶液材料，进而形成与所述凹陷部形状对应的半导体溶液材料的凸起部；
固化所述凸起部，并将所述压印模板和所述基底分离，以在所述源极层和所述漏极层上形成半导体沟道层；
在所述半导体沟道层上依次形成第一绝缘层和栅极层。
10.根据权利要求9所述的制备方法，其特征在于，在所述基底上形成源极层和漏极层的步骤，还包括：在所述基底上形成电容下极板；
在所述半导体沟道层上依次形成第一绝缘层和栅极层的步骤，包括：
在所述半导体沟道层以及未被所述半导体沟道层覆盖的源极层、漏极层、基底、电容下极板上形成第一绝缘层；
在所述源极层上的第一绝缘层中形成第一过孔，在所述漏极层上的第一绝缘层中形成第二过孔；
在与所述电容下极板对应的第一绝缘层上形成电容上极板，并使所述电容上极板通过所述第一过孔与所述源极层连接；
在与所述半导体沟道层对应的第一绝缘层上形成栅极层；
在所述半导体沟道层上依次形成第一绝缘层和栅极层的步骤之后，包括：
在所述栅极层和未被所述栅极层覆盖的第一绝缘层、电容上极板上形成第二绝缘层，所述第二绝缘层中形成有与所述第二过孔连通的第三过孔；
在所述第二绝缘层上形成透明电极层，并使所述透明电极层依次通过所述第三过孔和所述第二过孔与所述漏极层连接。
CN201710091596.4A 2017-02-20 2017-02-20 薄膜晶体管的制备方法、显示面板的制备方法 Active CN106876277B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710091596.4A CN106876277B (zh) 2017-02-20 2017-02-20 薄膜晶体管的制备方法、显示面板的制备方法
US15/525,089 US10347838B2 (en) 2017-02-20 2017-03-10 Manufacturing method for thin film transistors and display panel
PCT/CN2017/076314 WO2018149000A1 (zh) 2017-02-20 2017-03-10 薄膜晶体管的制备方法、显示面板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710091596.4A CN106876277B (zh) 2017-02-20 2017-02-20 薄膜晶体管的制备方法、显示面板的制备方法

Publications (2)

Publication Number Publication Date
CN106876277A true CN106876277A (zh) 2017-06-20
CN106876277B CN106876277B (zh) 2020-03-17

Family

ID=59166355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710091596.4A Active CN106876277B (zh) 2017-02-20 2017-02-20 薄膜晶体管的制备方法、显示面板的制备方法

Country Status (3)

Country Link
US (1) US10347838B2 (zh)
CN (1) CN106876277B (zh)
WO (1) WO2018149000A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110415662B (zh) * 2019-07-18 2021-01-01 深圳市华星光电技术有限公司 Goa器件及栅极驱动电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050008880A1 (en) * 2003-07-08 2005-01-13 Klaus Kunze Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
CN102456624A (zh) * 2010-11-02 2012-05-16 乐金显示有限公司 有机电致发光显示器的阵列基板及其制造方法
CN105118835A (zh) * 2015-07-22 2015-12-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN105895638A (zh) * 2016-06-21 2016-08-24 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法、液晶显示装置
CN106067478A (zh) * 2016-08-08 2016-11-02 深圳市华星光电技术有限公司 像素界定层的制作方法与oled器件的制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW299527B (en) * 1996-02-28 1997-03-01 Hewlett Packard Co Reduced switching current buffer amplifier
US6422528B1 (en) * 2001-01-17 2002-07-23 Sandia National Laboratories Sacrificial plastic mold with electroplatable base
JP4506605B2 (ja) * 2005-07-28 2010-07-21 ソニー株式会社 半導体装置の製造方法
GB2436163A (en) * 2006-03-10 2007-09-19 Seiko Epson Corp Device fabrication by ink-jet printing materials into bank structures, and embossing tool
BRPI0911305B1 (pt) * 2008-04-14 2019-07-16 Bridgestone Corporation Processos para recuperar borracha a partir de látex de borracha natural
KR101512876B1 (ko) * 2008-08-27 2015-04-16 에이엠오 게엠베하 개선된 나노임프린트 방법
CN103236442B (zh) * 2013-04-23 2016-12-28 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、电子装置
CN105140178B (zh) * 2015-07-24 2018-03-27 深圳市华星光电技术有限公司 有机薄膜晶体管阵列基板及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050008880A1 (en) * 2003-07-08 2005-01-13 Klaus Kunze Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
CN102456624A (zh) * 2010-11-02 2012-05-16 乐金显示有限公司 有机电致发光显示器的阵列基板及其制造方法
CN105118835A (zh) * 2015-07-22 2015-12-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN105895638A (zh) * 2016-06-21 2016-08-24 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法、液晶显示装置
CN106067478A (zh) * 2016-08-08 2016-11-02 深圳市华星光电技术有限公司 像素界定层的制作方法与oled器件的制作方法

Also Published As

Publication number Publication date
WO2018149000A1 (zh) 2018-08-23
US20180351103A1 (en) 2018-12-06
CN106876277B (zh) 2020-03-17
US10347838B2 (en) 2019-07-09

Similar Documents

Publication Publication Date Title
CN103947292B (zh) 有机el面板的制造方法及有机el面板的封固装置
CN101916022B (zh) 可挠性显示面板及其制造方法
CN103682176B (zh) 刚性衬底基板及柔性显示器件的制作方法、刚性衬底基板
CN102655146B (zh) 阵列基板、阵列基板的制备方法及显示装置
KR20130006993A (ko) 플렉서블 표시장치의 제조방법
CN109148530A (zh) 一种有机发光二极管显示器的制作方法
JP2008545999A (ja) カラーアクティブマトリクスディスプレイ
CN104752343A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN103700707A (zh) 薄膜晶体管、阵列基板及其制备方法、显示装置
CN103489921B (zh) 一种薄膜晶体管及其制造方法、阵列基板及显示装置
CN103646852B (zh) 一种基板的制作方法
CN102779783B (zh) 一种像素结构及其制造方法、显示装置
CN104867870A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN108807421A (zh) Tft阵列基板的制作方法及tft阵列基板
TW201502680A (zh) 電泳裝置、電泳裝置之製造方法及電子機器
CN106876277A (zh) 薄膜晶体管的制备方法、显示面板的制备方法
CN105140181A (zh) Tft阵列基板的制造方法、tft阵列基板及显示装置
CN108878690B (zh) 显示基板的制作方法、显示装置
CN104934439B (zh) Tft基板的制作方法及其结构
CN1638545B (zh) 有机电致发光显示器件及其制作方法
CN104218152A (zh) 一种有机薄膜晶体管的制备方法
US7312569B2 (en) Flat panel display apparatus
CN101211105A (zh) 模结构,利用该结构的构图方法,和制造液晶显示器的方法
KR101358385B1 (ko) 플렉서블 표시장치의 제조 방법
CN104505370B (zh) 基于碳纳米管转移和自对准技术的柔性tft背板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant