JP4180833B2

JP4180833B2 - インバータ

Info

Publication number: JP4180833B2
Application number: JP2002128635A
Authority: JP
Inventors: 善一秋山
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2002-04-30
Filing date: 2002-04-30
Publication date: 2008-11-12
Anticipated expiration: 2022-04-30
Also published as: JP2003324198A

Description

【０００１】
【発明の属する技術分野】
本発明は様々な集積回路等の基本構成素子となるインバータに関する。
【０００２】
【従来の技術】
活性層にアモルファスＳｉ半導体材料を用いた電界効果型トランジスタは、従来から知られており、工業製品として製造されている。この電界効果型トランジスタの典型的な構造では、図１1及び図１２に示すように、基板に対し、横型に配置されている。図１１は、D. B. Thomasson & al., IEEE El. Dev. Lett., Vol. 18, p. 117; March 1997で記された水素化アモルファスＳｉを用いた電界効果型トランジスタの素子構造を示す。図１１において、１１は基板、１２はアルミニウムからなるソース電極、１３はアルミニウムからなるドレイン電極、１４はゲート電極、１５はゲート絶縁層、１６は半導体チャンネル部である。
【０００３】
図１２はA. Dodabalapur & al., Appl. Phys. Lett., Vol. 69, pp. 4227-29, December 1996 で示された有機化合物を用いた電界効果型トランジスタの構造を示す。図１２において、１７は基板、１８，１９はドレイン電極及びソース電極、２０はゲート電極、２１は絶縁層、２２は半導体チャネル部である。
これらの電界効果型トランジスタでは、ソース領域、ドレイン領域は電気的に中性であるチャネル領域により分離され形成されている。また、ゲート電極はゲート絶縁膜にて電気的に分離され、活性層中のチャネル領域上部に配置している。
【０００４】
これらの電界効果型トランジスタは、活性層を構成する半導体材料としては無機アモルファス材料や無機多結晶材料、有機材料としてのπ共役高分子、芳香族分子などが用いられている。これらの典型的な電界効果型トランジスタの構造は、ゲート電極１４、２０よりゲート絶縁膜１５、２１を介して印加された電界が半導体チャネル部１６、２２に作用してソース電極１２、１８とドレイン電極１３、１９との間の半導体チャネル部１６、２２に電流を流すことでトランジスタ動作を実現している。
【０００５】
有機半導体材料を用いた薄膜トランジスタは、製造方法の簡便さから、近年、精力的に研究が成されつつあり、その特徴は、Ｓｉ系材料と比較して、真空を用いない素子作製プロセス、大面積で均一な素子作製、ソース領域／ドレイン領域の形成を行わずに電極配線ができることなど、単純工程、単純製造方法により安価である等の特徴を有している。一方、有機半導体材料を用いた薄膜トランジスタは、Ｓｉ系材料を用いた薄膜トランジスタと比較して、キャリア移動度(トランジスタ性能を示すもの)が低く、大電流、高速動作の点で問題があった。
【０００６】
ほとんどの公開公報に見られる、この問題の解決法は、有機材料の開発であった。例えば、高いキャリア移動度を実現させるものとして、π共役高分子の共役状態を制御したもの、分子配向技術を用いて分子電気伝導異方性を用いたもの、蒸着法にて、有機分子膜を得る際に、高い結晶性を実現させるものなどである。
【０００７】
図1１及び図１２に示す電界効果トランジスタの動作は、ソース電極１２、１８とドレイン電極１３、１９との間に電圧を印加した状態で、ゲート電極１４、２０に電圧を印加して、ゲート絶縁膜１５、２１と半導体１６、２２の界面にチャネルを誘起させ、このチャネルを通してソース電極１２、１８とドレイン電極１３、１９との間に電流を流すものである。ここで、ソース電極１２、１８とドレイン電極１３、１９との間の電流Idは一般に次の式(1)で表わすことができる。
【０００８】
【数１】

【０００９】
トランジスタ性能の向上とは、限られたトランジスタ寸法(Ｗ：ゲート幅、Ｌ：ゲート長)内で、より高いId値を実現することである。式(1)より、Idを向上させる因子(Ｗ，Ｌ以外)として、Ｃox、μの増加がある。
特開平10-270712号公報には比誘電率の高い材料を用いて実効的なＣoxを向上させた薄膜トランジスタ・デバイス構造が記載され、特開平10-190001号公報にはπ共役系高分子材料の開発によりμを向上させた薄膜トランジスタが記載され、特開平2001-94107号公報には有機分子蒸着法によりμを向上させた有機半導体装置が記載されている。これらは全て図1１及び図１２に示す構造のトランジスタであった。
【００１０】
式(1)において、特にＬを減少させることは高いIdを得るのに得策である。これはＳｉテクノロジーにおいてゲート長の縮小化の変遷に対応している。Ｓｉテクノロジーに於いては、当初10μm幅のゲート長が、現在では0.1μm程まで縮小されつつある。これはＣoxやμの開発を行わなくて、Id値に於いて１００倍増加をもたらす。
この短ゲート長の傾向はリソグラフィー加工限界の向上に主に依存している。有機半導体を用いたトランジスタではゲート長は１０〜５μm幅がもっぱら試作されている。
【００１１】
有機半導体の特徴は低い製造コストであり、Ｓｉテクノロジーで開発されたリソグラフィー加工を有機半導体製造に用いることは、有機トランジスタの特徴である低製造コストの概念に反するものであり、有機半導体製造に積極的なリソグラフィー加工の技術の採用はありえない。
有機トランジスタの製造法として、ソフトリソグラフィーなる概念の工法が提案されており、この工法を用いた場合、上述の１０μmないし５μmのゲート長しか製造できないのが現状である。従って、早急なゲート長の縮小化は困難である。
【００１２】
この様な背景に鑑みて本発明者等は、ソース電極層、半導体層及びドレイン電極層が順次に積層され、それら層の一方の側壁に接するように垂直方向に立てて設けたゲート絶縁層及びゲート電極層を順次に有してなる、所謂、縦型電界効果トランジスタを提案し、特性の飛躍的な向上に至った。
【００１３】
一方、電界効果型トランジスタは、Ｓｉを活性層に用い、半導体装置として実用に供されており、具体的には、個別の半導体素子として用いられる上、ＩＣ素子として組み上げられて多彩な機能を実現している。しかし、有機半導体を活性層に用いたトランジスタは、上記個別トランジスタ以外は以下の２、３のものを除きなされておらず、個別トランジスタでのみ実現可能であるため、機能が限られ且つ応用が極めて限定されていた。
【００１４】
特開平5-152560号公報、特開平9-199732号公報には複数のトランジスタを組み合わせた素子に関する、唯一の提案が記載されているが、これに構成されている有機トランジスタは、縦型トランジスタではない。
図１３はインバータ回路を示し、図４はその動作を説明するためのものである。インバータは入力信号に対し、出力信号として逆の信号を発生させる素子である。インバータにおいて、今、電源電圧として５Ｖを印加し、入力信号として５Ｖを入力した時には０Ｖを出力し、また入力信号が０Ｖの時には５Ｖを出力する。
【００１５】
このインバータは、図１３に示すように、１つのスイッチングトランジスタ２３と負荷抵抗（ロード素子）２４を接続した構成をとる。図１４（ａ）に示すように入力信号が０Ｖの時はスイッチングトランジスタ２３がオフになって出力側に電源電圧の５Ｖが出力され、また図１４（ｂ）に示すように入力信号が５Ｖの時は、スイッチングトランジスタ２３はオン状態となり、電源電圧の５Ｖにより接地に対して電流が流れ、結果として出力端子は０Ｖになる。上記説明に於いてはｎ型のスイッチングトランジスタ２３にて説明したが、ｐ型のトランジスタを用い、電源電圧として−５Ｖを供給した場合に同様なインバータ動作を示すことは言うまでもない。
【００１６】
図１５は特開平5-15256号公報等に記載された、従来から提案されている横型電界効果トランジスタを用いたインバータを示す。図１５に於いて、１は電気的開閉を行うスイッチング素子、２はスイッチング素子1に直列に接続されて電気的負荷として作用するロード素子である。３はインバータの入力端子、４はインバータの出力端子、５は電源Ｖ_ＤＤに接続された定電圧端子である。６、７、８はそれぞれスイッチング素子１のドレイン電極、ソース電極、ゲート電極であり、ドレイン電極６及びソース電極７は、相互間にギャップを有してゲート電極８に対向配置されている。ドレイン電極６は出力端子４に接続され、ソース電極７はグランドに接続され、ゲート電極８は入力端子３に接続されている。
【００１７】
Science 290巻, 15番 (2000) 2123頁に記載された有機半導体性能を用いてインバータを設計した場合、トランジスタオン抵抗を４０ＭΩとし、負荷抵抗の値をこれに比べて十分大きな値として例えば１０倍の４００ＭΩとすると、５μｍのデザインルールで設計した場合、必要なトランジスタ占有面積は２００μｍ×２００μｍ、一方、負荷抵抗部はポリエチレンジオキシチオフェン（ＰＥＤＯＴ）系導電性高分子を用いた場合、この材料の抵抗率が１０^３Ωｃｍと比較的高抵抗であるために３０μｍ×３０μｍと比較的小型化できる。即ち、素子の集積化はスイッチングトランジスタの小型化を実行すればよい。
【００１８】
【発明が解決しようとする課題】
従来の有機半導体を活性層に用いた半導体素子は、個別のトランジスタとしてしか実現できず、また集積化が困難であるので、機能が限られ且つ応用が限定されるという問題がある。
本発明は、集積化が容易であるインバータを提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る発明は、ドレイン電極、半導体層、ソース電極を順次に積層した活性層部と、これらの層の一方の側壁に接するように垂直方向に立ててゲート絶縁層及びゲート電極を順次に設けたゲート部とを有し、前記半導体層が有機半導体材料からなる縦型電界効果トランジスタと、下部電極膜、抵抗膜、上部電極膜のサンドイッチ構造からなる負荷抵抗層部と、導電性部材からなる入力部及び出力部とを有するインバータであって、前記電界効果トランジスタ、前記負荷抵抗層部、前記入力部及び前記出力部が絶縁性基板上に多角柱形状に形成されるとともに、前記活性層部、前記負荷抵抗層部、前記入力部及び前記出力部は前記絶縁性基板上にパターニングされた電極によって接続されるものである。
【００２０】
請求項２に係る発明は、請求項１記載のインバータにおいて、前記多角柱形状は正六角形柱形状であるものである。
請求項３に係る発明は、請求項１記載のインバータにおいて、前記縦型電界効果トランジスタに前記負荷抵抗層部を負荷抵抗素子として電気的に接続したものである。
【００２１】
請求項４に係る発明は、請求項３記載のインバータにおいて、前記負荷抵抗層部は電気伝導特性を有する有機化合物で構成したものである。
請求項５に係る発明は、請求項１〜４のいずれか 1 つに記載のインバータにおいて、前記ソース電極、前記ドレイン電極、前記ゲート電極、前記負荷抵抗層部及び、前記スイッチング素子と前記負荷抵抗層部を電気的に接続する前記パターニングされた電極が有機物を含めた導電性材料群からなるものである。
【００２３】
【発明の実施の形態】
本発明の実施形態は、論理ゲート、メモリＩＣ、スイッチング素子、増幅素子等の基本構成素子となるインバータであり、縦型有機トランジスタを用いたものである。縦型トランジスタの特徴としては、動作電流の飛躍的な向上のほか、素子１個の占有する面積が非常に小さく、従って、複数のトランジスタを組み合わせて論理演算素子を構成した場合、従来のものと比べ飛躍的な集積化が容易になる点がある。
【００２４】
本発明の実施形態は、基板上に形成される電界効果型トランジスタであって、ソース電極、半導体層、ドレイン電極が積層され、且つ半導体領域とは異なる部位に絶縁領域及びゲート電極領域が配置され、ソース電極とドレイン電極との間に流れる電流が基板面に対して略直行方向に流れる縦型電界効果トランジスタにおいて、各々の電極が多角柱形状に形成されている。このため、素子の集積化が容易となる。本発明の実施形態は、一部もしくは全てを有機物から構成することができる。
【００２５】
図１及び図２は本発明の一例を示す。図１及び図２では図の簡略化としてゲート絶縁膜、素子間絶縁膜の図示を省略してあり、図２（ｂ）はこの例の各部３４、３５、３７、３８を分離して縦に並べて示してある。この例のインバータは、ドレイン電極３１、半導体層３２（この厚みがチャネル）、ソース電極３３を順次に積層した活性層部３４と、これらの層３１〜３３の一方の側壁に接するように垂直方向に立ててゲート絶縁層及びゲート電極層を順次に設けたゲート部３５とでスイッチング素子としての有機半導体材料からなる縦型電界効果トランジスタ３６が形成される。
【００２６】
さらに、このインバータは、電気伝導特性を有する有機化合物で構成した、下部電極膜、抵抗膜、上部電極膜のサンドイッチ構造からなる負荷抵抗層（ロード素子）部３７と、導電性部材からなる入力部３８及び出力部３９とを有し、各部３６〜３９が絶縁性基板４０上に多角柱形状、例えば正六角柱状に形成され、活性層部３４、負荷抵抗層部３７、入力部３８、出力部３９はともに絶縁性基板４０上にパターニングされた電極４１によって接続される。
【００２７】
縦型電界効果トランジスタ３６には負荷抵抗層部３７が電気的に接続され、活性層部３４のドレイン電極３１はリード線を介して接地される。活性層部３４のソース電極３３は基板４０上のパターニング電極４１により負荷抵抗層部３７及び出力部３９に接続される。ゲート部３５のゲート電極層は基板４０上のパターニング電極４１、入力部３８、リード線を介して入力信号源に接続され、負荷抵抗層部３７はソース電極３３に接続された端部とは反対側の端部にリード線を介して電源Ｖ_ＤＤの電圧が印加され、出力部３９はソース電極３３に接続された端部とは反対側の端部からリード線を介して出力信号を出力する。
【００２８】
活性層部３４及びゲート部３５により形成される縦型電界効果トランジスタ３６はゲート電極層に印加される入力信号が０Ｖの時にはオフし、出力部３９から電源電圧が出力される。また、活性層部３４及びゲート部３５により形成される縦型電界効果トランジスタ３６は、ゲート電極層に印加される入力信号が例えば５Ｖの時にはオン状態となり、電源電圧により接地に対して電流が流れ、結果として出力部３９の出力信号が０Ｖになる。
【００２９】
このように、縦型電界効果トランジスタ３６を用いることにより、素子の小型化を図ることができ、また各々の電極が多角柱となっていることにより集積化に好適となり、更に電極リードが上面のみで連結される（リード線が活性層部３４、負荷抵抗層３７、出力部３９の上面のみに接続される）ことにより電気的接続に好適になる。
【００３０】
以下、本発明の実施形態のインバータを構成する縦型電界効果トランジスタについて図面を参照して説明する。尚、図面では縦型電界効果トランジスタを構成する最小ユニットのみを示している。
図３は本発明の実施形態における縦型電界効果トランジスタ素子構造を示す。図３において、５１は絶縁性基板であり、ガラスまたは高分子シートのような絶縁材料であることが好ましい。活性層領域５２はソース領域５３、半導体領域５４、ドレイン領域５５が膜状に順次に積層される構成をとる。ゲート電極５６は、活性層領域５２とは異なる領域に配置され、ゲート絶縁膜５７を介して活性層領域５２に電界を印加する構造をとる。
【００３１】
Ｓｉ半導体素子のトランジスタ構成はソース領域、チャネル領域(半導体領域)、ドレイン領域が一般に活性層領域と定義されており、本発明の実施形態における縦型電界効果トランジスタにおいてもこの区分にしたがっている。
Ｓｉ半導体素子では、Ｓｉ材料とＡｌ配線における電気的導通状態を良好に確保するため(オーミックコンタクトを得るため)、不純物拡散処理を行い、この部分と電極コンタクト部さらに電極を、ソース領域、ドレイン領域としている。
【００３２】
従って、本発明の実施形態における縦型電界効果トランジスタのソース電極またはソース領域とは、電極膜、半導体素子と良好な電気的コンタクトを得るためのバッファー膜等を含む部位を称している。後述の有機半導体材料においては、電荷移送を役目とする電荷移送層と電極膜の両者を含む場合がある。一方、有機半導体材料の一部の材料は、バッファー膜を介さずに金属膜と良好な電気的コンタクトが形成される場合があり、その場合には本発明の実施形態における縦型電界効果トランジスタのソース電極またはソース領域とは単に電極膜を意味する。
【００３３】
図４及び図５はこれらの縦型電界効果トランジスタの分類を示す。図４に示す縦型電界効果トランジスタにおいては、活性層領域５２は、半導体層５４、第1の電極膜５８、バッファー膜５９，６０、第２の電極膜６１の積層膜からなる。図５に示す縦型電界効果トランジスタにおいては、活性層領域５２は、半導体層５４、第１の電極膜５８、第２の電極膜６１の積層膜からなる。
【００３４】
また、縦型電界効果トランジスタにおいて、他のバッファー層機能として、電界効果トランジスタオフ電流の低減の機能を保有させてもよい。電気伝導に寄与する伝導キャリアには電子とホールの二者が存在し、ホール輸送型の半導体材料のバッファー層としては電子輸送機能を有する材料を用い、また電子輸送型半導体材料のバッファー膜としてはホール輸送機能を有する材料を用いてもよい。この様に構成された素子において、伝導キャリアは、半導体層とバッファー層との界面に形成された僅かな電位障壁を越えて伝導するため、特に電界効果トランジスタのオフ電流の低減に効果的に作用する。
【００３５】
図６は電界効果トランジスタを動作させる場合のゲート電圧、ソース・ドレイン間電圧を印加するための結線を示す。ソース領域５３とドレイン領域５５との間に印加されるソース・ドレイン間電圧Ｖ_DSによりソース領域５３とドレイン領域５５との間に流れる電流Ｉ_dはゲート電極５６にゲート電圧Ｖ_Gを印加したとき、ゲート絶縁膜５７を介して活性層領域５２に作用する電界により半導体領域５４とゲート絶縁膜５７との界面にチャネルが形成されてＩ_dが流れる。このＩ_dは配置されているソース領域５３、ドレイン領域５５を流れるので、基板５１面に直交するように電流Ｉ_dが流れる。
この図６から、半導体層５４の膜厚が(1)式中のＬに相当していることが分かり、フォトリソグラフィー加工を用いなくて、飛躍的な短チャネル長を実現できる。
【００３６】
次に、好ましい電界効果トランジスタ作製法について図７を参照して説明する。
絶縁性ガラス基板５１上に第1の電極膜５３としてAuを蒸着法等の周知の薄膜形成法により成膜する。一般にガラス基板とAu膜は密着力が乏しいので、ガラス基板５３とAu膜との間に密着層として、Cr、Ti、Ta膜等を配置するのが好ましい。
【００３７】
第1の電極膜５３としてAu膜を用いた場合、アルカンチオール系有機材料は、Au表面に自己制御単分子吸着膜を形成するので、マイクロコンタクトプリンティング法を用いて、所望する領域にアルカンチオールの転写を行い、ウェットエッチングによりAuを除去し、第1の電極パターン５３を形成する。
【００３８】
マイクロコンタクトプリンティング法とは、図８（ａ）〜（ｄ）に示すように所望するパターン形状のネガパターンをマスター(母材、主としてＳｉ基板が用いられる)６３に形成する。この場合、ネガパターンはフォトリソグラフィ・エッチングにて作製する。すなわち、図８（ｂ）に示すようにマスター６３上にフォトレジスト６４をコーティングし、図８（ｃ）に示すように所望するパターン形状の露光及び現像を行った後、図８（ｄ）に示すようにエッチングを行ってネガパターンを形成する。
【００３９】
次に、図８（ｅ）に示すようにマスター６３にポリジメチルシロキサン６５を流し込んで熱処理した後、これを図８（ｆ）に示すようにマスター６３から剥すことにより版６６を作製する。ポリジメチルシロキサンは柔軟な樹脂であり、マスターパターンからの転写は条件の適正化の下、５μm程の解像度を持つ。この様にして形成した版６６に図８（ｇ）に示すようにアルカンチオールインク６７を付け、図８（ｈ）に示すようにAu蒸着膜基板６８上のAu蒸着膜に転写することで、アルカンチオール自己制御組織化膜が形成される。この組織化膜は、Auとチオール基が結合し、両面にはアルキル基が露出しているため、よう素／よう化アンモニウム水溶液などの、極性溶媒エッチング液でAu蒸着膜基板６８を浸漬すると、アルカンチオールの無い部位のみがエッチングされる(図７（ａ）参照)。
【００４０】
従来のフォトリソグラフィ・エッチング法のように、その都度、レジスト塗布、露光、現像、エッチング、レジスト剥離にてパターン膜を得る工程と比較し、上述の様な方法を用いれば、一度、版を作製するのみで、多量の膜加工ができ、製造コストの低減に好適である。
【００４１】
この様にして基板５１上に第1の電極パターン５３を形成した後、ゲート絶縁膜５７の加工を行う。ゲート絶縁膜５７の材料としては(1)式で示されるＣoxを高めるため、比誘電率の高い材料が好ましい。また、有機材料は各種加工性に優れているため特に好適である。ノボラック樹脂にナフトキノンジアジド紫外線感光基を導入した、所謂ポジ型フォトレジストは有機物の中では比較的比誘電率が高いので好ましい。
【００４２】
上述の基板５１上に、フォトレジストを塗布してプリベークした後、高圧水銀ランプにて露光し、現像、ポストベーク処理を施して図７（ｂ）に示すようにゲート絶縁膜５７を含む構造体７０を形成する。後工程でのレジスト膜変質を防ぐためにＵＶキュアを行ってもよい。
【００４３】
図７（ｃ）に示すように第1の電極パターン５３上に形成する半導体材料５４としては、π電子共役系の芳香族化合物、鎖式化合物、有機顔料等が好ましい。具体的には、半導体材料５４としては、ペンタセン、テトラセン、チオフェンオリゴマー誘導体、フェニレン誘導体、フタロシアニン化合物、ポリアセチレン誘導体、ポリチオフェン誘導体、シアニン色素などが挙げられる。
【００４４】
半導体材料５４は、低分子材料では、真空蒸着法にて成膜し、高分子材料ではキシレン、クロロホルムなどの溶媒に溶解させて塗布液とし、印刷法、インクジェット描画法などの手法により、所望する箇所に膜形成する。
【００４５】
図７（ｃ）において、イは活性層領域、ロはゲート電極領域であり、半導体材料５４は選択的に活性層領域イの部分に形成する。半導体材料５４は、真空蒸着法ではメタルマスクを配置し、ゲート電極領域ロの部分を遮蔽し、成膜することができる。メタルマスクは、開孔30μm程のパターンが加工できるので、好適である。インクジェット法による描画では同様な解像度が得られている。更に、グラビア印刷などにおいては10μm程のパターン形成が可能である。
【００４６】
真空成膜法を用いた場合、酸化亜鉛、酸化スズなどの金属酸化物、チタン酸ストロンチウムなどの複合酸化物等からなる無機半導体材料も成膜できる。
図７（ｃ）に示すようにゲート電極領域ロの部位にはゲート電極５６を配置する。ゲート電極５６の材料としては、真空蒸着が可能な金属材料のほか印刷法、インクジェット法により形成可能なポリアニリン、ポリジオキシチオフェンなどの導電性高分子材料が選ばれる。
【００４７】
半導体材料５４上には、図７（ｄ）に示すように第２の電極膜５５として、同様の方法により電極膜を形成することで縦型電界効果トランジスタ素子が形成される。
また、第1の電極膜５３と半導体膜５４の中間に電荷移送を容易にさせるためのバッファー膜として、半導体材料５４の仕事関数に整合した導電性材料を膜形成することも好適な結果を与える。印刷法やインクジェット法にて形成可能な導電性高分子材料、ポリアニリンやポリジオキシチオフェンなどのほか、有機ＥＬ材料で周知になっている電荷移送材を第1の電極膜５３と半導体膜５４の中間にバッファー膜として真空蒸着法にて形成してもよい。
【００４８】
この様に縦型トランジスタが作製されるが、インバータを構成する負荷抵抗部３７や入力電圧Ｖ_in及び出力電圧Ｖ_outが入出力される電極部位（入力部３８、出力部３９）は図７（ｄ）にて説明したゲート電極形成時に、上述のように他の部位に各々形成すれば良い。
【００４９】
次に、本発明の一実施例について説明する。
この実施例では、ガラス基板上に真空蒸着法を用いて、密着膜のＣｒを30 nm(ナノメートル)、Ａｕを70 nm成膜して第1の電極膜を形成した。この第1の電極膜に対して、デカンチオールのマイクロコンタクトプリンティング転写を行ってよう素とよう化アンモニウム水溶液によりＡｕをエッチングし、引き続き硝酸セリウムアンモニウムを含む硝酸水溶液にてクロム膜をエッチングし、図１(b)に示すようなT型電極４１を形成した。
【００５０】
次に、上記ガラス基板上に東京応化社製フォトレジスト(ＯＦＰＲ800)を１μｍの厚さでスピンコーティングし、正六角形の形状を露光して現像し、ポストベークとＵＶキュアにより、ゲート絶縁膜を形成した。このゲート絶縁膜は、更に、酸素プラズマによる灰化処理にて１μｍ厚のレジストパターンを０．５μｍ厚まで等方的にエッチングすることで、リソグラフィー加工より更に微細寸法に加工できる。ここに、トランジスタ動作部としてのチャネル幅は２０μｍとした。
【００５１】
次に、この素子に対して、バイエル社製ＰＥＤＯＴ導電性高分子溶液を用い、ドレイン電極を第1の電極膜上にインクジェット法により形成した後、ｐ型半導体材料として、市販品ポリヘキシルチオフェンを精製し、クロロホルムに溶解し、半導体層をインクジェット法にて形成した。有機半導体濃度は0.5wt%以下にし、この結果、約100 nm以下の半導体層の形成が可能になった。
【００５２】
引き続きソース電極層を半導体層上にインクジェット法にて形成し、ゲート電極をゲート絶縁膜の側壁にインクジェット法にて形成し、図９に示すように正六角柱形の縦型電界効果トランジスタ素子７１を作製した。
また、上記ガラス基板上には縦型電界効果トランジスタ素子７１に隣接して正六角柱形の負荷抵抗層部７２、正六角柱形の導電性部材からなる入力部７３、正六角柱形の導電性部材からなる出力部７４を並列に形成し、縦型電界効果トランジスタ素子７１、負荷抵抗層部７２、入力部７３、出力部７４は上記ガラス基板上のＴ型電極によって接続した。縦型電界効果トランジスタ７１には負荷抵抗層部７２が電気的に接続され、縦型電界効果トランジスタ７１のドレイン電極はリード線を介して接地される。縦型電界効果トランジスタ素子７１のソース電極はガラス基板上のＴ型電極により負荷抵抗層部７２及び出力部７４に接続される。縦型電界効果トランジスタ７１のゲート電極はガラス基板上のＴ型電極、入力部７３、リード線を介して入力信号が印加され、負荷抵抗層部７２はソース電極に接続された端部とは反対側の上端部にリード線を介して電源Ｖ_ＤＤの電圧が印加され、出力部７４はソース電極に接続された端部とは反対側の上端部からリード線を介して出力信号を出力する。
【００５３】
本発明の他の実施例では、上記実施例において、図１０に示すように一辺が２０μｍの正三角柱の縦型電界効果トランジスタ素子７５、一辺が２０μｍの正三角柱形の負荷抵抗層部７６、一辺が２０μｍの正三角柱形の導電性部材からなる入力部７７、一辺が２０μｍの正三角柱形の導電性部材からなる出力部７８を絶縁性基板上に並列に形成してインバータを構成した。この実施例の占有面積は４０μｍ×６０μｍである。これは、前述の横型トランジスタでの占有面積３３０μｍ×３３０μｍ（スイッチングトランジスタ２００μｍ×２００μｍ、負荷抵抗部３０μｍ×３０μｍ、配線部１００μｍ×１００μｍ）の約３５分の１に縮小された。
【００５４】
【発明の効果】
以上のように本発明によれば、縦型電界効果トランジスタを用いることにより、素子の小型化を図ることができ、また各々の電極が多角柱となっていることにより集積化に好適となり、更に電極リードが上面のみで連結されることにより電気的接続に好適になる。
【図面の簡単な説明】
【図１】本発明の一例及びその一部を示す斜視図である。
【図２】同例の活性層部を示す斜視図、及び同例の各部を縦に並べて示す平面図である。
【図３】本発明の実施形態における縦型電界効果トランジスタ素子構造を示す断面図である。
【図４】縦型電界効果トランジスタの分類例を示す図である。
【図５】縦型電界効果トランジスタの他の分類例を示す図である。
【図６】上記実施形態において電界効果トランジスタを動作させる場合のゲート電圧、ソース・ドレイン間電圧を印加するための結線を示す図である。
【図７】上記実施形態の電界効果トランジスタ作製法の一例を説明するための図である。
【図８】マイクロコンタクトプリンティング法を説明するための図である。
【図９】本発明の一実施例を示す上面図である。
【図１０】本発明の他の実施例を示す上面図である。
【図１１】従来の横型電界効果型トランジスタを示す断面図である。
【図１２】従来の他の横型電界効果型トランジスタを示す断面図である。
【図１３】インバータ回路の一例を示す回路図である。
【図１４】同インバータ回路の動作を説明するための図である。
【図１５】従来の横型電界効果トランジスタを用いたインバータを示す平面図である。
【符号の説明】
３１ドレイン電極
３２半導体層
３３ソース電極
３４活性層部
３５ゲート部
３６縦型電界効果トランジスタ
３７負荷抵抗層部
３８入力部
３９出力部
４０絶縁性基板
４１電極

Claims

ドレイン電極、半導体層、ソース電極を順次に積層した活性層部と、これらの層の一方の側壁に接するように垂直方向に立ててゲート絶縁層及びゲート電極を順次に設けたゲート部とを有し、前記半導体層が有機半導体材料からなる縦型電界効果トランジスタと、
下部電極膜、抵抗膜、上部電極膜のサンドイッチ構造からなる負荷抵抗層部と、
導電性部材からなる入力部及び出力部とを有するインバータであって、
前記電界効果トランジスタ、前記負荷抵抗層部、前記入力部及び前記出力部が絶縁性基板上に多角柱形状に形成されるとともに、前記活性層部、前記負荷抵抗層部、前記入力部及び前記出力部は前記絶縁性基板上にパターニングされた電極によって接続されることを特徴とするインバータ。
請求項１記載のインバータにおいて、前記多角柱形状は正六角形柱形状であることを特徴とするインバータ。
請求項１記載のインバータにおいて、前記縦型電界効果トランジスタに前記負荷抵抗層部を負荷抵抗素子として電気的に接続したことを特徴とするインバータ。
請求項３記載のインバータにおいて、前記負荷抵抗層部は電気伝導特性を有する有機化合物で構成したことを特徴とするインバータ。
請求項１〜４のいずれか 1 つに記載のインバータにおいて、前記ソース電極、前記ドレイン電極、前記ゲート電極、前記負荷抵抗層部及び、前記スイッチング素子と前記負荷抵抗層部を電気的に接続する前記パターニングされた電極が有機物を含めた導電性材料群からなることを特徴とするインバータ。