JP2002009297A - 薄膜トランジスタとその製造方法および液晶表示装置 - Google Patents
薄膜トランジスタとその製造方法および液晶表示装置Info
- Publication number
- JP2002009297A JP2002009297A JP2000190897A JP2000190897A JP2002009297A JP 2002009297 A JP2002009297 A JP 2002009297A JP 2000190897 A JP2000190897 A JP 2000190897A JP 2000190897 A JP2000190897 A JP 2000190897A JP 2002009297 A JP2002009297 A JP 2002009297A
- Authority
- JP
- Japan
- Prior art keywords
- amount
- insulating film
- thin film
- gate insulating
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 しきい値電圧の変化を抑制し、かつゲート絶
縁膜中の水分によって生じるバイアス温度ストレス試験
に於けるしきい値電圧のシフト量を小さくする。 【解決手段】 ゲート電極をモリブデン-タングステン
（MoW）合金電極にして、ゲート絶縁膜がSiO2を主成分
とし、ゲート絶縁膜内のカーボンの量を2×1019cm-3以
上で、かつ窒素の量を1×1018〜1×1020cm-3の範囲内に
することにより、緻密なゲート絶縁膜を持ち、しきい値
電圧Vthの変化が抑制され、かつゲート絶縁膜中の水分
によって生じるバイアス温度ストレス試験に於けるしき
い値電圧のシフト量が小さい薄膜トランジスタを提供す
る。
縁膜中の水分によって生じるバイアス温度ストレス試験
に於けるしきい値電圧のシフト量を小さくする。 【解決手段】 ゲート電極をモリブデン-タングステン
（MoW）合金電極にして、ゲート絶縁膜がSiO2を主成分
とし、ゲート絶縁膜内のカーボンの量を2×1019cm-3以
上で、かつ窒素の量を1×1018〜1×1020cm-3の範囲内に
することにより、緻密なゲート絶縁膜を持ち、しきい値
電圧Vthの変化が抑制され、かつゲート絶縁膜中の水分
によって生じるバイアス温度ストレス試験に於けるしき
い値電圧のシフト量が小さい薄膜トランジスタを提供す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置やイ
メージセンサ等に応用される薄膜トランジスタに関する
ものである。
メージセンサ等に応用される薄膜トランジスタに関する
ものである。
【０００２】
【従来の技術】近年、家庭用ビデオカメラのビューファ
インダーやノート型パソコンなどに液晶表示装置が搭載
されているが、これらの液晶表示装置の中でも高画質表
示が可能なアクティブマトリックス型液晶表示装置が特
に注目されている。このアクティブマトリックス型液晶
表示装置には、画素電極のスイッチング素子として、薄
膜トランジスタ（Thin Film Transistor：以下、TFTと
略記する）がよく用いられている。
インダーやノート型パソコンなどに液晶表示装置が搭載
されているが、これらの液晶表示装置の中でも高画質表
示が可能なアクティブマトリックス型液晶表示装置が特
に注目されている。このアクティブマトリックス型液晶
表示装置には、画素電極のスイッチング素子として、薄
膜トランジスタ（Thin Film Transistor：以下、TFTと
略記する）がよく用いられている。
【０００３】このような従来のＴＦＴの例が、学会報告
AM-LCD' 94 Digest, pp100-103に記載されている。従来
のTFTの一例として図２に示すようなTFTについて、以下
に説明する。ガラス基板１上に半導体層２が、その上に
ゲート絶縁層４が、さらにその上にゲート電極５が形成
されている。そして、半導体層２に接続するようにソー
ス・ドレイン領域３が形成されている。そして、層間絶
縁層６、コンタクトホール、ソース・ドレイン電極７が
形成されてＴＦＴが構成されている。
AM-LCD' 94 Digest, pp100-103に記載されている。従来
のTFTの一例として図２に示すようなTFTについて、以下
に説明する。ガラス基板１上に半導体層２が、その上に
ゲート絶縁層４が、さらにその上にゲート電極５が形成
されている。そして、半導体層２に接続するようにソー
ス・ドレイン領域３が形成されている。そして、層間絶
縁層６、コンタクトホール、ソース・ドレイン電極７が
形成されてＴＦＴが構成されている。
【０００４】以上のように構成された従来のＴＦＴにお
いては、ゲート絶縁層として例えば減圧CVD(=Chemical
Vapour Deposition、化学気相堆積)法により形成された
酸化シリコンSiO2等が用いられている。
いては、ゲート絶縁層として例えば減圧CVD(=Chemical
Vapour Deposition、化学気相堆積)法により形成された
酸化シリコンSiO2等が用いられている。
【０００５】
【発明が解決しようとする課題】しかしながら前記のよ
うな構成のトランジスタでは、トランジスタのゲート電
極に電圧が印加されると、しきい値電圧Vthの変化量が
大きくなってしまうという課題を有していた。これは、
ゲート絶縁膜中に電荷の捕獲準位が多くあり、ゲート絶
縁膜中に注入された電荷が捕獲され易いことが原因であ
った。
うな構成のトランジスタでは、トランジスタのゲート電
極に電圧が印加されると、しきい値電圧Vthの変化量が
大きくなってしまうという課題を有していた。これは、
ゲート絶縁膜中に電荷の捕獲準位が多くあり、ゲート絶
縁膜中に注入された電荷が捕獲され易いことが原因であ
った。
【０００６】本発明者らは、この点に鑑み前述の課題
を、主成分がSiO2であるゲート絶縁膜内のカーボンの量
を2×1019cm-3以上とすることによって解決し、既に特
許を出願した。
を、主成分がSiO2であるゲート絶縁膜内のカーボンの量
を2×1019cm-3以上とすることによって解決し、既に特
許を出願した。
【０００７】しかしながらゲート電極としてモリブデン
-タングステン(MoW)合金電極を用いた場合には、前述の
ようにカーボン量を増やしても、バイアス温度ストレス
試験を行うとゲート絶縁膜内の水分によってしきい値電
圧Vthのシフト量が大きくなるという課題を有してお
り、自動車用等の高信頼性パネルを実現する上で、パネ
ル特性の回路動作に影響することが判明した。この課題
はゲート絶縁膜中に含まれる多量の水分によってゲート
絶縁膜とゲート電極との界面でタングステンWが酸化さ
れて、ゲート絶縁膜中に電荷が発生することが原因であ
ると解明された。
-タングステン(MoW)合金電極を用いた場合には、前述の
ようにカーボン量を増やしても、バイアス温度ストレス
試験を行うとゲート絶縁膜内の水分によってしきい値電
圧Vthのシフト量が大きくなるという課題を有してお
り、自動車用等の高信頼性パネルを実現する上で、パネ
ル特性の回路動作に影響することが判明した。この課題
はゲート絶縁膜中に含まれる多量の水分によってゲート
絶縁膜とゲート電極との界面でタングステンWが酸化さ
れて、ゲート絶縁膜中に電荷が発生することが原因であ
ると解明された。
【０００８】本発明はかかる点に鑑み、ゲート電極がモ
リブデン-タングステン(MoW)合金電極であるトランジス
タにおいても、バイアス温度ストレス試験に於けるしき
い値電圧Vthのシフト量を小さくしたTFTを提供すること
を目的とする。
リブデン-タングステン(MoW)合金電極であるトランジス
タにおいても、バイアス温度ストレス試験に於けるしき
い値電圧Vthのシフト量を小さくしたTFTを提供すること
を目的とする。
【０００９】
【課題を解決するための手段】本発明の薄膜トランジス
タは、ゲート電極がモリブデン-タングステン(MoW)合金
電極である薄膜トランジスタにおいて、ゲート絶縁膜が
SiO2を主成分とし、絶縁膜内のカーボンの量が2×1019c
m-3以上であり、かつ窒素の量が1×1018〜1×1020cm-3
の範囲内であることを特徴とするものであり、これはゲ
ート絶縁膜の膜質が良く水分の少ないSiO2であり、しき
い値電圧Vthの変化を抑制して、かつバイアス温度スト
レス試験を行った際には、同絶縁膜とゲート電極との界
面に於けるタングステンの酸化を抑制し、同絶縁膜内の
水分によって生じるしきい値電圧Vthのシフト量を小さ
くするという作用を有する。
タは、ゲート電極がモリブデン-タングステン(MoW)合金
電極である薄膜トランジスタにおいて、ゲート絶縁膜が
SiO2を主成分とし、絶縁膜内のカーボンの量が2×1019c
m-3以上であり、かつ窒素の量が1×1018〜1×1020cm-3
の範囲内であることを特徴とするものであり、これはゲ
ート絶縁膜の膜質が良く水分の少ないSiO2であり、しき
い値電圧Vthの変化を抑制して、かつバイアス温度スト
レス試験を行った際には、同絶縁膜とゲート電極との界
面に於けるタングステンの酸化を抑制し、同絶縁膜内の
水分によって生じるしきい値電圧Vthのシフト量を小さ
くするという作用を有する。
【００１０】本発明の薄膜トランジスタの製造方法は、
ゲート電極がモリブデン-タングステン(MoW)合金電極で
ある薄膜トランジスタの製造方法において、ゲート絶縁
膜が、少なくとも有機シランと酸素と窒素、又は有機シ
ランと酸素とアンモニアを含むガスを用いたプラズマCV
D法により形成し、及びゲート絶縁膜内のカーボンの量
が2×1019cm-3以上であり、かつ窒素の量が1×1018〜1
×1020cm-3の範囲内であるであることを特徴とするもの
であり、これはゲート絶縁膜内にカーボンと窒素が所定
量挿入することができるという作用を有する。
ゲート電極がモリブデン-タングステン(MoW)合金電極で
ある薄膜トランジスタの製造方法において、ゲート絶縁
膜が、少なくとも有機シランと酸素と窒素、又は有機シ
ランと酸素とアンモニアを含むガスを用いたプラズマCV
D法により形成し、及びゲート絶縁膜内のカーボンの量
が2×1019cm-3以上であり、かつ窒素の量が1×1018〜1
×1020cm-3の範囲内であるであることを特徴とするもの
であり、これはゲート絶縁膜内にカーボンと窒素が所定
量挿入することができるという作用を有する。
【００１１】本発明の薄膜トランジスタの製造方法は、
さらに好ましくはゲート絶縁膜が、正珪酸エチル（Si(O
C2H5)4，テトラエトキシシラン）と窒素(N2)、又は正珪
酸エチルとアンモニア(NH3)を含むガスを用いたプラズ
マCVD法により形成したSiO2であることを特徴とするも
のであり、これは膜質が良く水分が少なく均一性の高い
ゲート絶縁膜を作製できるという作用を有する。
さらに好ましくはゲート絶縁膜が、正珪酸エチル（Si(O
C2H5)4，テトラエトキシシラン）と窒素(N2)、又は正珪
酸エチルとアンモニア(NH3)を含むガスを用いたプラズ
マCVD法により形成したSiO2であることを特徴とするも
のであり、これは膜質が良く水分が少なく均一性の高い
ゲート絶縁膜を作製できるという作用を有する。
【００１２】本発明の液晶表示装置は、本発明の薄膜ト
ランジスタを用いた液晶表示装置としたものであり、こ
れはゲート絶縁膜の膜質が良く水分の少ないSiO2であ
り、しきい値電圧Vthの変化を抑制し、かつバイアス温
度ストレス試験を行った際には、同絶縁膜と前記ゲート
電極との界面に於けるタングステンWの酸化を抑制し、
同絶縁膜内の水分によって生じるしきい値電圧Vthのシ
フト量を小さくして、画像表示品位の信頼性が高いとい
う作用を有する。
ランジスタを用いた液晶表示装置としたものであり、こ
れはゲート絶縁膜の膜質が良く水分の少ないSiO2であ
り、しきい値電圧Vthの変化を抑制し、かつバイアス温
度ストレス試験を行った際には、同絶縁膜と前記ゲート
電極との界面に於けるタングステンWの酸化を抑制し、
同絶縁膜内の水分によって生じるしきい値電圧Vthのシ
フト量を小さくして、画像表示品位の信頼性が高いとい
う作用を有する。
【００１３】
【発明の実施の形態】以下本発明の実施の形態につい
て、図１を用いて説明する。
て、図１を用いて説明する。
【００１４】（実施の形態１）まず、ガラス基板１上に
半導体層２の前駆体として、プラズマＣＶＤ法により膜
厚50nmの非晶質シリコンを成膜し、フォトリソグラフィ
ーおよびエッチングを用いて島状に加工する。次に、45
0℃で1時間の熱処理により非晶質シリコン中の水素含有
量を減少させる。これは、次の結晶化工程で水素が突沸
してシリコン膜が損傷するのを防ぐためである。そし
て、例えば波長308nmのXeClレーザーを300mJ/cm2程度の
エネルギ−密度で照射し、結晶化させて半導体層２とし
て多結晶シリコンを形成する(図１(a))。その上に、ゲ
ート絶縁層４として、例えば正珪酸エチル（Si(OC
2H5)4，テトラエトキシシラン）とアンモニア(NH3)を含
むガスを用いたプラズマCVD法により膜厚100nmのSiO2を
形成する(図１(b)) 。このゲート絶縁層SiO2に関しては
後で詳細に述べる。次に、ゲート電極５として膜厚250n
mのMoWをスパッタ法により成膜し、フォトリソグラフィ
ーおよびエッチングを用いて加工する(図１(c))。その
次に、ゲート電極５をマスクとしてドナーとなる燐Pを
半導体層２の一部領域に導入して、ソース・ドレイン領
域３を形成する。この時、例えばイオン・ドーピング
法、つまり高周波放電プラズマによりガスを分解して少
なくとも導入すべき元素を含むイオンを生成し、そのイ
オンを質量分離させないで加速電圧によって加速して活
性半導体薄層に導入する方法を用いることによって、水
素ガスで希釈したホスフィンガスを使用してドナーとな
る燐を導入することにより、400℃程度の熱処理によっ
て充分に不純物を活性化することができる(図１(d))。
そして、層間絶縁層６として例えば常圧CVD法により膜
厚300nmのSiO2を形成した後、フォトリソグラフィーお
よびエッチングによってコンタクトホールを形成する
(図１(e))。さらに、ソース・ドレイン電極７として例
えば膜厚700nmのチタンＴｉを成膜し、加工してTFTが完
成する(図１(f))。
半導体層２の前駆体として、プラズマＣＶＤ法により膜
厚50nmの非晶質シリコンを成膜し、フォトリソグラフィ
ーおよびエッチングを用いて島状に加工する。次に、45
0℃で1時間の熱処理により非晶質シリコン中の水素含有
量を減少させる。これは、次の結晶化工程で水素が突沸
してシリコン膜が損傷するのを防ぐためである。そし
て、例えば波長308nmのXeClレーザーを300mJ/cm2程度の
エネルギ−密度で照射し、結晶化させて半導体層２とし
て多結晶シリコンを形成する(図１(a))。その上に、ゲ
ート絶縁層４として、例えば正珪酸エチル（Si(OC
2H5)4，テトラエトキシシラン）とアンモニア(NH3)を含
むガスを用いたプラズマCVD法により膜厚100nmのSiO2を
形成する(図１(b)) 。このゲート絶縁層SiO2に関しては
後で詳細に述べる。次に、ゲート電極５として膜厚250n
mのMoWをスパッタ法により成膜し、フォトリソグラフィ
ーおよびエッチングを用いて加工する(図１(c))。その
次に、ゲート電極５をマスクとしてドナーとなる燐Pを
半導体層２の一部領域に導入して、ソース・ドレイン領
域３を形成する。この時、例えばイオン・ドーピング
法、つまり高周波放電プラズマによりガスを分解して少
なくとも導入すべき元素を含むイオンを生成し、そのイ
オンを質量分離させないで加速電圧によって加速して活
性半導体薄層に導入する方法を用いることによって、水
素ガスで希釈したホスフィンガスを使用してドナーとな
る燐を導入することにより、400℃程度の熱処理によっ
て充分に不純物を活性化することができる(図１(d))。
そして、層間絶縁層６として例えば常圧CVD法により膜
厚300nmのSiO2を形成した後、フォトリソグラフィーお
よびエッチングによってコンタクトホールを形成する
(図１(e))。さらに、ソース・ドレイン電極７として例
えば膜厚700nmのチタンＴｉを成膜し、加工してTFTが完
成する(図１(f))。
【００１５】ここで、前記のプラズマCVD法により形成
されたゲート絶縁層SiO2に関して、このプラズマCVD法
の成膜条件は、正珪酸エチル =200〜400sccm, 酸素 =20
00〜6000sccm, アンモニア=10〜50sccm, 圧力 =0.5〜1.
0Torr（1Torr=133.322Pa）,電極間距離 =12〜20mm, 基
板温度 =250〜350℃, 放電電力密度 =0.7〜1.2Wcm-2で
ある。本発明者らはこれら種々の成膜条件で形成された
ゲート絶縁膜を有するTFTを作成して、各々のTFTのバイ
アス温度ストレス試験に於けるしきい値電圧Vthシフト
を測定し仔細に検討した。この結果を図３と図４に示
す。図３は、150℃でゲート電圧を30V, 10分間印加した
バイアス温度ストレス試験を行った時に於けるモリブデ
ン-タングステン(MoW)合金のゲート電極を持つTFTのVth
シフト量(縦軸)と、ゲート絶縁膜内のカーボン添加量
(横軸)との関係を示す。この図より、カーボン添加量が
2×1019cm-3以上では、カーボンのみ添加したゲート絶
縁膜SiO2ではVthシフト量(Vth変化量)が0.38V以下なの
に対し、カーボンに窒素を添加したゲート絶縁膜SiO2で
は前記Vthシフト量が0.1V以下になって、良好な信頼性
を示している。ここで、添加した窒素の量は1×1019cm
-3であると分析された。カーボン添加量が2×1019cm-3
以上で良好な信頼性を示していることに関しては、、添
加されたカーボンがゲート絶縁膜内の電荷捕獲準位に選
択的に結合して、ゲート絶縁膜の電荷捕獲準位の密度を
下げているためと推定している。また図４は、85℃でゲ
ート電圧を30V印加したバイアス温度ストレス試験を行
った際の、ストレス時間(横軸)とモリブデン-タングス
テン(MoW)合金のゲート電極を持つTFTのVthシフト量(縦
軸)との関係を示す。図４で用いたサンプルのゲート絶
縁膜を二次イオン質量分析法(Secondary Ion Mass Spec
troscopy、以下SIMSと略記)で分析した結果、図４(a)で
は前記ゲート絶縁膜中に於けるカーボンの量が2×1019c
m-3で、窒素の量が1×1017cm-3となっているのに対し
て、図４(b)ではゲート絶縁膜中に於けるカーボンの量
が2×1019cm-3で、窒素の量が1×1019cm-3となってい
る。また図４で用いたサンプルのゲート絶縁膜を昇温脱
離分析法(Thermal Desorption Spectroscopy、以下TDS
と略記)で分析した結果、図４(a) でのゲート絶縁膜中
に於ける水の量を１と仮定した場合、図４(b)での水の
量は0.2になっている。この図より、カーボン量が2×10
19cm-3以上で、かつ窒素の量が1×1017cm-3以下の場
合、ストレス試験でのVthシフト量は0.4V程度になって
いるのに対して、窒素の量が1×1018〜1×1020cm-3の範
囲内にある場合、同Vthシフト量は0.1V以下になってい
て、良好な信頼性を示している。このように、ゲート絶
縁膜中に窒素が入ることにより、同絶縁膜内の水分が減
少し、同絶縁膜とゲート電極との界面に於けるタングス
テンWの酸化が抑制されると推測される。ここで、窒素
の添加量の上限を1×1020cm-3としているのは、ゲート
絶縁膜中に1×1020cm-3より多く窒素が入った場合、ゲ
ート絶縁膜の主成分であるSiO2が窒化シリコンに近づ
き、同絶縁膜中に固定電荷が発生して、Vthのシフト量
が大きくなるためと考えられる。従って、ゲート絶縁膜
内のカーボン量が2×1019cm-3以上で、かつ窒素の量が1
×1018〜1×1020cm-3の範囲内となるプラズマCVD法の成
膜条件として、例えば正珪酸エチル =200sccm, 酸素 =2
000sccm, アンモニア =50sccm, 圧力 =0.7Torr, 電極間
距離 =12mm, 基板温度 =350℃, 放電電力密度 =1.0Wcm
-2で形成したSiO2膜は、膜内のカーボンの量が8×1019c
m-3、及び窒素の量が5×1018cm-3であり、ゲート絶縁膜
内の電荷捕獲準位に起因するVthの変化を抑制し、かつ
バイアス温度ストレス試験に於いてゲート絶縁膜内の水
分によって生じるVthシフト量を小さくすることができ
る。
されたゲート絶縁層SiO2に関して、このプラズマCVD法
の成膜条件は、正珪酸エチル =200〜400sccm, 酸素 =20
00〜6000sccm, アンモニア=10〜50sccm, 圧力 =0.5〜1.
0Torr（1Torr=133.322Pa）,電極間距離 =12〜20mm, 基
板温度 =250〜350℃, 放電電力密度 =0.7〜1.2Wcm-2で
ある。本発明者らはこれら種々の成膜条件で形成された
ゲート絶縁膜を有するTFTを作成して、各々のTFTのバイ
アス温度ストレス試験に於けるしきい値電圧Vthシフト
を測定し仔細に検討した。この結果を図３と図４に示
す。図３は、150℃でゲート電圧を30V, 10分間印加した
バイアス温度ストレス試験を行った時に於けるモリブデ
ン-タングステン(MoW)合金のゲート電極を持つTFTのVth
シフト量(縦軸)と、ゲート絶縁膜内のカーボン添加量
(横軸)との関係を示す。この図より、カーボン添加量が
2×1019cm-3以上では、カーボンのみ添加したゲート絶
縁膜SiO2ではVthシフト量(Vth変化量)が0.38V以下なの
に対し、カーボンに窒素を添加したゲート絶縁膜SiO2で
は前記Vthシフト量が0.1V以下になって、良好な信頼性
を示している。ここで、添加した窒素の量は1×1019cm
-3であると分析された。カーボン添加量が2×1019cm-3
以上で良好な信頼性を示していることに関しては、、添
加されたカーボンがゲート絶縁膜内の電荷捕獲準位に選
択的に結合して、ゲート絶縁膜の電荷捕獲準位の密度を
下げているためと推定している。また図４は、85℃でゲ
ート電圧を30V印加したバイアス温度ストレス試験を行
った際の、ストレス時間(横軸)とモリブデン-タングス
テン(MoW)合金のゲート電極を持つTFTのVthシフト量(縦
軸)との関係を示す。図４で用いたサンプルのゲート絶
縁膜を二次イオン質量分析法(Secondary Ion Mass Spec
troscopy、以下SIMSと略記)で分析した結果、図４(a)で
は前記ゲート絶縁膜中に於けるカーボンの量が2×1019c
m-3で、窒素の量が1×1017cm-3となっているのに対し
て、図４(b)ではゲート絶縁膜中に於けるカーボンの量
が2×1019cm-3で、窒素の量が1×1019cm-3となってい
る。また図４で用いたサンプルのゲート絶縁膜を昇温脱
離分析法(Thermal Desorption Spectroscopy、以下TDS
と略記)で分析した結果、図４(a) でのゲート絶縁膜中
に於ける水の量を１と仮定した場合、図４(b)での水の
量は0.2になっている。この図より、カーボン量が2×10
19cm-3以上で、かつ窒素の量が1×1017cm-3以下の場
合、ストレス試験でのVthシフト量は0.4V程度になって
いるのに対して、窒素の量が1×1018〜1×1020cm-3の範
囲内にある場合、同Vthシフト量は0.1V以下になってい
て、良好な信頼性を示している。このように、ゲート絶
縁膜中に窒素が入ることにより、同絶縁膜内の水分が減
少し、同絶縁膜とゲート電極との界面に於けるタングス
テンWの酸化が抑制されると推測される。ここで、窒素
の添加量の上限を1×1020cm-3としているのは、ゲート
絶縁膜中に1×1020cm-3より多く窒素が入った場合、ゲ
ート絶縁膜の主成分であるSiO2が窒化シリコンに近づ
き、同絶縁膜中に固定電荷が発生して、Vthのシフト量
が大きくなるためと考えられる。従って、ゲート絶縁膜
内のカーボン量が2×1019cm-3以上で、かつ窒素の量が1
×1018〜1×1020cm-3の範囲内となるプラズマCVD法の成
膜条件として、例えば正珪酸エチル =200sccm, 酸素 =2
000sccm, アンモニア =50sccm, 圧力 =0.7Torr, 電極間
距離 =12mm, 基板温度 =350℃, 放電電力密度 =1.0Wcm
-2で形成したSiO2膜は、膜内のカーボンの量が8×1019c
m-3、及び窒素の量が5×1018cm-3であり、ゲート絶縁膜
内の電荷捕獲準位に起因するVthの変化を抑制し、かつ
バイアス温度ストレス試験に於いてゲート絶縁膜内の水
分によって生じるVthシフト量を小さくすることができ
る。
【００１６】以上のように構成されたこの実施の形態１
のTFTでは、、ゲート絶縁膜SiO2内のカーボンの量を2×
1019cm-3以上で、かつ窒素の量を1×1018〜1×1020cm-3
の範囲内にすることにより、しきい値電圧Vthの変化が
抑制される。
のTFTでは、、ゲート絶縁膜SiO2内のカーボンの量を2×
1019cm-3以上で、かつ窒素の量を1×1018〜1×1020cm-3
の範囲内にすることにより、しきい値電圧Vthの変化が
抑制される。
【００１７】（実施の形態２）実施の形態１を用いて、
液晶表示装置の画素電極のスイッチング素子として働く
ようにマトリックス状にTFTを配置したガラス基板を形
成し、それと対向する基板の間に液晶を封入して、液晶
表示装置を作製する。
液晶表示装置の画素電極のスイッチング素子として働く
ようにマトリックス状にTFTを配置したガラス基板を形
成し、それと対向する基板の間に液晶を封入して、液晶
表示装置を作製する。
【００１８】以上のように構成されたこの実施の形態２
の液晶表示装置には、次の効果がある。ゲート絶縁膜Si
O2内のカーボンの量を2×1019cm-3以上で、かつ窒素の
量を1×1018〜1×1020cm-3の範囲内にすることにより、
ゲート絶縁膜SiO2内の電荷捕獲準位の密度が下がること
でしきい値電圧Vthの変化が抑制され、かつゲート絶縁
膜内の水分によって生じるバイアス温度ストレス試験に
於けるVthシフト量が小さいTFTを形成しているため、画
像表示品位の信頼性が高い液晶表示装置が得られる。
の液晶表示装置には、次の効果がある。ゲート絶縁膜Si
O2内のカーボンの量を2×1019cm-3以上で、かつ窒素の
量を1×1018〜1×1020cm-3の範囲内にすることにより、
ゲート絶縁膜SiO2内の電荷捕獲準位の密度が下がること
でしきい値電圧Vthの変化が抑制され、かつゲート絶縁
膜内の水分によって生じるバイアス温度ストレス試験に
於けるVthシフト量が小さいTFTを形成しているため、画
像表示品位の信頼性が高い液晶表示装置が得られる。
【００１９】なお、実施の形態１，２では、半導体層の
前駆体の形成方法としてプラズマＣＶＤ法を用いたが、
減圧ＣＶＤ法，スパッタ法，真空蒸着法，または光ＣＶ
Ｄ法など、所定のシリコン膜を形成できるものなら何で
もよい。
前駆体の形成方法としてプラズマＣＶＤ法を用いたが、
減圧ＣＶＤ法，スパッタ法，真空蒸着法，または光ＣＶ
Ｄ法など、所定のシリコン膜を形成できるものなら何で
もよい。
【００２０】なお、実施の形態１，２では、半導体層の
前駆体をレーザー照射による結晶化の前に熱処理をして
いるが、これは前駆体膜中の水素濃度が充分小さく、か
つレーザー照射時にシリコン膜の損傷がなければ熱処理
を行なう必要はない。
前駆体をレーザー照射による結晶化の前に熱処理をして
いるが、これは前駆体膜中の水素濃度が充分小さく、か
つレーザー照射時にシリコン膜の損傷がなければ熱処理
を行なう必要はない。
【００２１】なお、実施の形態１，２では、半導体層の
前駆体を結晶化するためにXeClレーザー光を照射した
が、これは前駆体を結晶化できる方法ならば何でもよ
く、KrFレーザー光やアルゴン(Ar)イオンレーザー光等
のレーザー光照射や炉による熱アニール等でもよい。
前駆体を結晶化するためにXeClレーザー光を照射した
が、これは前駆体を結晶化できる方法ならば何でもよ
く、KrFレーザー光やアルゴン(Ar)イオンレーザー光等
のレーザー光照射や炉による熱アニール等でもよい。
【００２２】なお、実施の形態１，２では、半導体層と
して多結晶シリコンを用いたが、非晶質シリコンや微結
晶シリコン等の単体半導体，シリコンゲルマニウムSiGe
やガリウム砒素GaAs等の化合物半導体等でもよい。
して多結晶シリコンを用いたが、非晶質シリコンや微結
晶シリコン等の単体半導体，シリコンゲルマニウムSiGe
やガリウム砒素GaAs等の化合物半導体等でもよい。
【００２３】なお、実施の形態１，２では、ゲート絶縁
層として正珪酸エチル（Si(OC2H5)4，テトラエトキシシ
ラン）とアンモニア(NH3)を含むガスを用いたプラズマ
ＣＶＤ法により形成した酸化シリコンを用いたが、これ
は前記絶縁膜内のカーボンの量が2×1019cm-3以上で、
かつ窒素の量が1×1018〜1×1020cm-3の範囲内のSiO2な
ら何でもよく、例えば正珪酸エチルと窒素(N2)を含むガ
ス、又はテトラエチルシラン(Si(C2H5)4)やトリエトキ
シシラン(SiH(OC2H5)3) とアンモニア(NH3)を含むガ
ス、もしくはテトラエチルシランやトリエトキシシラン
と窒素(N2)を含むガスを用いたプラズマCVD法、或いはS
iO2成膜の後にカーボンと窒素を直接注入する方法等で
もよい。
層として正珪酸エチル（Si(OC2H5)4，テトラエトキシシ
ラン）とアンモニア(NH3)を含むガスを用いたプラズマ
ＣＶＤ法により形成した酸化シリコンを用いたが、これ
は前記絶縁膜内のカーボンの量が2×1019cm-3以上で、
かつ窒素の量が1×1018〜1×1020cm-3の範囲内のSiO2な
ら何でもよく、例えば正珪酸エチルと窒素(N2)を含むガ
ス、又はテトラエチルシラン(Si(C2H5)4)やトリエトキ
シシラン(SiH(OC2H5)3) とアンモニア(NH3)を含むガ
ス、もしくはテトラエチルシランやトリエトキシシラン
と窒素(N2)を含むガスを用いたプラズマCVD法、或いはS
iO2成膜の後にカーボンと窒素を直接注入する方法等で
もよい。
【００２４】なお、実施の形態１，２では、所定の元素
を導入する方法としてイオン・ドーピング法を用いた
が、これは所定の元素を導入できる方法ならば何でもよ
く、イオン注入法やプラズマドーピング法等でもよい。
を導入する方法としてイオン・ドーピング法を用いた
が、これは所定の元素を導入できる方法ならば何でもよ
く、イオン注入法やプラズマドーピング法等でもよい。
【００２５】なお、実施の形態１，２では、ソース・ド
レイン領域を形成するドナーとして燐Pを用いたが、こ
れはnチャネルのTFTを作製する場合には砒素As等ドナー
として働くものなら何でもよく、pチャネルのTFTを作製
する場合にはアルミニウムAlやほう素B等アクセプター
として働くものならば何でもよい。
レイン領域を形成するドナーとして燐Pを用いたが、こ
れはnチャネルのTFTを作製する場合には砒素As等ドナー
として働くものなら何でもよく、pチャネルのTFTを作製
する場合にはアルミニウムAlやほう素B等アクセプター
として働くものならば何でもよい。
【００２６】なお、実施の形態１，２では、ソース電極
およびドレイン電極としてチタンTiを用いたが、これは
電極として働くものなら何でもよく、例えばクロムCr、
タンタルTa，モリブデンMo、アルミニウムAl等の金属や
不純物を大量にドープした多結晶シリコンやITO等の透
明導電層等でもよい。
およびドレイン電極としてチタンTiを用いたが、これは
電極として働くものなら何でもよく、例えばクロムCr、
タンタルTa，モリブデンMo、アルミニウムAl等の金属や
不純物を大量にドープした多結晶シリコンやITO等の透
明導電層等でもよい。
【００２７】なお、実施の形態１，２では、層間絶縁層
として常圧CVD法により形成したSiO 2を用いたが、これ
は絶縁層として働くものなら何でもよく、例えば減圧CV
D法，プラズマCVD法，スパッタ法，またはECR−CVD法等
の成膜手法を用いて形成した窒化シリコンや酸化タンタ
ル等でもよい。
として常圧CVD法により形成したSiO 2を用いたが、これ
は絶縁層として働くものなら何でもよく、例えば減圧CV
D法，プラズマCVD法，スパッタ法，またはECR−CVD法等
の成膜手法を用いて形成した窒化シリコンや酸化タンタ
ル等でもよい。
【００２８】なお、実施の形態１，２では、ガラス基板
を用いたが、これは表面が絶縁性のものならば何でもよ
く、プラスチック基板や表面に酸化シリコンを形成した
結晶シリコン基板や金属板等でもよい。
を用いたが、これは表面が絶縁性のものならば何でもよ
く、プラスチック基板や表面に酸化シリコンを形成した
結晶シリコン基板や金属板等でもよい。
【００２９】なお、実施の形態２では、TFTを画素のス
イッチング素子として用いたが、これは、画素のTFTを
駆動させるために必要な回路をTFTで形成したものでも
よい。
イッチング素子として用いたが、これは、画素のTFTを
駆動させるために必要な回路をTFTで形成したものでも
よい。
【００３０】
【発明の効果】ゲート電極がモリブデン-タングステン
(MoW)合金電極であるTFTに於いて、ゲート絶縁膜SiO2内
のカーボンの量を2×1019cm-3以上で、かつ窒素の量を1
×1018〜1×1020cm-3の範囲内にすることによって、ゲ
ート絶縁膜内の電荷捕獲準位に起因するしきい値電圧Vt
hの変化を抑制し、かつ同絶縁膜中の水分量を減少さ
せ、バイアス温度ストレス試験を行った時に、同絶縁膜
とゲート電極との界面に於けるタングステンWの酸化を
抑制し、同絶縁膜内に電荷を生じなくさせ、同絶縁膜内
の水分によって生じるしきい値電圧Vthのシフト量を小
さくできるという有効な効果が得られる。
(MoW)合金電極であるTFTに於いて、ゲート絶縁膜SiO2内
のカーボンの量を2×1019cm-3以上で、かつ窒素の量を1
×1018〜1×1020cm-3の範囲内にすることによって、ゲ
ート絶縁膜内の電荷捕獲準位に起因するしきい値電圧Vt
hの変化を抑制し、かつ同絶縁膜中の水分量を減少さ
せ、バイアス温度ストレス試験を行った時に、同絶縁膜
とゲート電極との界面に於けるタングステンWの酸化を
抑制し、同絶縁膜内に電荷を生じなくさせ、同絶縁膜内
の水分によって生じるしきい値電圧Vthのシフト量を小
さくできるという有効な効果が得られる。
【図１】本発明の実施の形態１における薄膜トランジス
タの作製工程の断面図
タの作製工程の断面図
【図２】従来例の薄膜トランジスタの断面図
【図３】バイアス温度ストレス試験での薄膜トランジス
タのVthシフト量とゲート絶縁膜内のカーボン量との関
係図
タのVthシフト量とゲート絶縁膜内のカーボン量との関
係図
【図４】バイアス温度ストレス試験に於けるストレス時
間としきい値電圧Vthのシフト量との関係図
間としきい値電圧Vthのシフト量との関係図
１ ガラス基板 ２ 半導体層 ３ ソース・ドレイン領域 ４ ゲート絶縁層 ５ ゲート電極 ６ 層間絶縁層 ７ ソース・ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 厚 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 田中 宏典 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H092 JA25 JA29 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB38 JB51 JB57 JB63 JB69 KA04 KA07 KA12 KA16 KA18 MA05 MA07 MA13 MA17 MA27 MA30 MA35 MA37 MA41 NA22 NA25 NA28 5F045 AA08 AB04 AB32 AC01 AC09 AC11 AC12 AD06 AD07 AE19 BB16 CA15 HA18 5F110 AA08 AA14 AA24 BB02 CC02 DD01 DD02 DD05 DD13 EE06 FF02 FF07 FF30 GG01 GG02 GG04 GG13 GG25 GG42 GG43 GG45 GG47 GG48 HJ01 HJ12 HJ18 HJ23 HL03 HL04 HL07 HL08 NN04 NN22 NN23 NN24 NN34 NN35 PP03 PP04 PP35 QQ11
Claims (4)
- 【請求項１】 SiO2を主成分ととする薄膜をゲート絶縁
膜とし、モリブデンタングステン(MoW)合金電極をゲー
ト電極とする薄膜トランジスタにおいて、前記ゲート絶
縁膜内のカーボンの量が2×1019cm-3以上であり、かつ
窒素の量が1×10 18〜1×1020cm-3の範囲内であることを
特徴とする薄膜トランジスタ。 - 【請求項２】 SiO2を主成分ととする薄膜をゲート絶縁
膜とし、モリブデンタングステン(MoW)合金電極をゲー
ト電極とする薄膜トランジスタの製造方法において、ゲ
ート絶縁膜が、少なくとも有機シランと酸素と窒素、又
は有機シランと酸素とアンモニアを含むガスを用いたプ
ラズマCVD法により形成され、かつ前記ゲート絶縁膜内
のカーボンの量が2×1019cm-3以上であり、かつ窒素の
量が1×10 18〜1×1020cm-3の範囲内であることを特徴と
する薄膜トランジスタの製造方法。 - 【請求項３】 前記ゲート絶縁膜が、正珪酸エチル（Si
(OC2H5)4,テトラエトキシシラン）と窒素(N2)、又は正
珪酸エチルとアンモニア(NH3)を含むガスを用いたプラ
ズマCVD法により形成したSiO2であることを特徴とする
請求項２に記載の薄膜トランジスタの製造方法。 - 【請求項４】 請求項１に記載の薄膜トランジスタを用
いた液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000190897A JP2002009297A (ja) | 2000-06-26 | 2000-06-26 | 薄膜トランジスタとその製造方法および液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000190897A JP2002009297A (ja) | 2000-06-26 | 2000-06-26 | 薄膜トランジスタとその製造方法および液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002009297A true JP2002009297A (ja) | 2002-01-11 |
Family
ID=18690291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000190897A Pending JP2002009297A (ja) | 2000-06-26 | 2000-06-26 | 薄膜トランジスタとその製造方法および液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002009297A (ja) |
-
2000
- 2000-06-26 JP JP2000190897A patent/JP2002009297A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| KR100547543B1 (ko) | 박막 트랜지스터 | |
| KR20020092255A (ko) | 반도체막, 반도체장치 및 이들의 제조방법 | |
| JP3483581B2 (ja) | 半導体装置 | |
| US7871872B2 (en) | Method of manufacturing thin film transistor having lightly doped drain regions | |
| JPH0555581A (ja) | 薄膜状半導体素子およびその作製方法 | |
| JP3923458B2 (ja) | 半導体装置 | |
| JP2003007719A (ja) | 薄膜トランジスタおよびそれを用いた表示装置 | |
| JP2003257992A (ja) | 薄膜トランジスタの製造方法 | |
| JP3970891B2 (ja) | 半導体装置 | |
| JP2002009297A (ja) | 薄膜トランジスタとその製造方法および液晶表示装置 | |
| JP3701549B2 (ja) | 半導体装置 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| JP2001135822A (ja) | 薄膜トランジスタとその製造方法および液晶表示装置 | |
| JPH10177968A (ja) | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| JP2002009298A (ja) | 薄膜半導体素子とその製造方法及び液晶表示装置 | |
| JP3958349B2 (ja) | 半導体装置の作製方法 | |
| JPH10144926A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3461348B2 (ja) | 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
| JP3375938B2 (ja) | 半導体装置 | |
| JP3352998B2 (ja) | 半導体装置の作製方法 | |
| JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| JP3390731B2 (ja) | 半導体装置 | |
| JP3310654B2 (ja) | 半導体装置 | |
| KR960000231B1 (ko) | 박막형 반도체소자 및 그 제작방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |