JP3390731B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3390731B2 JP3390731B2 JP2000219667A JP2000219667A JP3390731B2 JP 3390731 B2 JP3390731 B2 JP 3390731B2 JP 2000219667 A JP2000219667 A JP 2000219667A JP 2000219667 A JP2000219667 A JP 2000219667A JP 3390731 B2 JP3390731 B2 JP 3390731B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- oxide film
- contact
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、信頼性および量産
性に優れ、歩留りの高い、薄膜トランジスタ等の薄膜状
半導体装置およびその製造方法に関する。本発明は、そ
の応用分野として、例えば、液晶ディスプレーや薄膜イ
メージセンサー等の駆動回路あるいは３次元集積回路等
を構成せんとするものである。
性に優れ、歩留りの高い、薄膜トランジスタ等の薄膜状
半導体装置およびその製造方法に関する。本発明は、そ
の応用分野として、例えば、液晶ディスプレーや薄膜イ
メージセンサー等の駆動回路あるいは３次元集積回路等
を構成せんとするものである。
【０００２】
【従来の技術】従来、半導体集積回路は、シリコン等の
半導体基板上に形成されたモノリシック型が中心であっ
たが、近年、ガラスやサファイヤ等の絶縁基板上に形成
することが試みられている。その理由としては、基板と
配線間の寄生容量が低下して動作速度が向上すること
と、特に石英その等のガラス材料は、シリコンウェファ
ーのような大きさの制限がなく、安価であること、素子
間の分離が容易で、特にＣＭＯＳのモノリシック集積回
路で問題となるようなラッチアップ現象がおこらないこ
と等のためである。また、以上のような理由とは別に液
晶ディスプレーや密着型イメージセンサーにおいては、
半導体素子と液晶素子あるいは光検出素子とを一体化し
て構成する必要から、透明な基板上に薄膜トラジスター
（ＴＦＴ）等を形成する必要がある。
半導体基板上に形成されたモノリシック型が中心であっ
たが、近年、ガラスやサファイヤ等の絶縁基板上に形成
することが試みられている。その理由としては、基板と
配線間の寄生容量が低下して動作速度が向上すること
と、特に石英その等のガラス材料は、シリコンウェファ
ーのような大きさの制限がなく、安価であること、素子
間の分離が容易で、特にＣＭＯＳのモノリシック集積回
路で問題となるようなラッチアップ現象がおこらないこ
と等のためである。また、以上のような理由とは別に液
晶ディスプレーや密着型イメージセンサーにおいては、
半導体素子と液晶素子あるいは光検出素子とを一体化し
て構成する必要から、透明な基板上に薄膜トラジスター
（ＴＦＴ）等を形成する必要がある。
【０００３】このような理由から絶縁性基板上に薄膜状
の半導体素子が形成されるようになった。従来の薄膜状
半導体素子の例として、ＴＦＴを図５に示す。図に示さ
れるように、絶縁性基板５０１上に、パッシベーション
膜として、酸化珪素等の被膜５０３が形成され、その上
にＴＦＴが他のＴＦＴとは独立して形成される。ＴＦＴ
は、モノリシック集積回路のＭＯＳＦＥＴと同様に、ソ
ース（ドレイン）領域５０７とドレイン（ソース）領域
５０９、それらに挟まれたチャネル形成領域（単にチャ
ネル領域ともいう）５０８、ゲイト絶縁膜５０４、ゲイ
ト電極５１０、そして、ソース（ドレイン）電極５１１
とドレイン（ソース）電極５１２を有している。また、
多層配線が可能なようにＰＳＧ等の層間絶縁物５０６が
設けられる。
の半導体素子が形成されるようになった。従来の薄膜状
半導体素子の例として、ＴＦＴを図５に示す。図に示さ
れるように、絶縁性基板５０１上に、パッシベーション
膜として、酸化珪素等の被膜５０３が形成され、その上
にＴＦＴが他のＴＦＴとは独立して形成される。ＴＦＴ
は、モノリシック集積回路のＭＯＳＦＥＴと同様に、ソ
ース（ドレイン）領域５０７とドレイン（ソース）領域
５０９、それらに挟まれたチャネル形成領域（単にチャ
ネル領域ともいう）５０８、ゲイト絶縁膜５０４、ゲイ
ト電極５１０、そして、ソース（ドレイン）電極５１１
とドレイン（ソース）電極５１２を有している。また、
多層配線が可能なようにＰＳＧ等の層間絶縁物５０６が
設けられる。
【０００４】図５の例は、順コプラナー型と呼ばれるも
のであるが、ＴＦＴでは、ゲイト電極とチャネル領域の
配置の様子によって、これ以外に逆コプラナー型、順ス
タガー型、逆スタガー型とよばれる形態があるが、その
詳細については他の文献に任せるとして、ここではこれ
以上、言及しない。
のであるが、ＴＦＴでは、ゲイト電極とチャネル領域の
配置の様子によって、これ以外に逆コプラナー型、順ス
タガー型、逆スタガー型とよばれる形態があるが、その
詳細については他の文献に任せるとして、ここではこれ
以上、言及しない。
【０００５】
【発明が解決しようとする課題】モノリシック集積回路
においても、ナトリウムやカリウムのようなアルカリイ
オン、あるいは鉄、銅、ニッケル等の遷移金属イオンに
よる汚染は深刻な問題であり、これらのイオンの侵入を
食い止めるために、非常な注意が払われてきた。ＴＦＴ
でも、それらのイオンの問題は同様に重大なもので、極
力、汚染がないように生産工程の清浄化には注意が向け
られている。また、素子にもこれらの汚染が及ばないよ
うに対策が講じられている。
においても、ナトリウムやカリウムのようなアルカリイ
オン、あるいは鉄、銅、ニッケル等の遷移金属イオンに
よる汚染は深刻な問題であり、これらのイオンの侵入を
食い止めるために、非常な注意が払われてきた。ＴＦＴ
でも、それらのイオンの問題は同様に重大なもので、極
力、汚染がないように生産工程の清浄化には注意が向け
られている。また、素子にもこれらの汚染が及ばないよ
うに対策が講じられている。
【０００６】薄膜状半導体素子がモノリシック集積回路
と異なることは、基板中の汚染イオンの濃度が比較的高
いということである。すなわち、モノリシック集積回路
に使用される単結晶シリコンは、長年の技術の蓄積によ
って、これらの有害な汚染元素を排除するようにして生
産されており、現在市販されているものでは、これらの
汚染元素は１０10ｃｍ-3以下である。
と異なることは、基板中の汚染イオンの濃度が比較的高
いということである。すなわち、モノリシック集積回路
に使用される単結晶シリコンは、長年の技術の蓄積によ
って、これらの有害な汚染元素を排除するようにして生
産されており、現在市販されているものでは、これらの
汚染元素は１０10ｃｍ-3以下である。
【０００７】しかしながら、一般に薄膜状半導体素子用
の絶縁性基板の汚染元素濃度は低くない。もちろん、ス
ピネル基板やサファイヤ基板のような単結晶基板では、
上記汚染源となる異元素の濃度を低減することが理論的
には可能であるが、採算面から現実的ではない。また、
石英基板は、高純度シランガスと酸素を原料として、気
相反応で製造すれば、理想的には異元素の侵入を食い止
めることが可能であるが、構造がアモルファスであるの
で、いったん異元素が取り込まれた場合にこれを外部に
吐き出すことが困難である。また、液晶ディスプレーに
使用される基板は特にコストの問題が優先するため、価
格の低いものを用いる必要があり、そのようなものでは
製造・加工を容易にするため、最初から、各種の異元素
を含有している。これらの異元素自体が半導体素子にと
って好ましくないものもあるし、これらの異元素を添加
する過程で、外部から混入し、あるいは添加材料に不純
物として含まれる場合がある。
の絶縁性基板の汚染元素濃度は低くない。もちろん、ス
ピネル基板やサファイヤ基板のような単結晶基板では、
上記汚染源となる異元素の濃度を低減することが理論的
には可能であるが、採算面から現実的ではない。また、
石英基板は、高純度シランガスと酸素を原料として、気
相反応で製造すれば、理想的には異元素の侵入を食い止
めることが可能であるが、構造がアモルファスであるの
で、いったん異元素が取り込まれた場合にこれを外部に
吐き出すことが困難である。また、液晶ディスプレーに
使用される基板は特にコストの問題が優先するため、価
格の低いものを用いる必要があり、そのようなものでは
製造・加工を容易にするため、最初から、各種の異元素
を含有している。これらの異元素自体が半導体素子にと
って好ましくないものもあるし、これらの異元素を添加
する過程で、外部から混入し、あるいは添加材料に不純
物として含まれる場合がある。
【０００８】例えば、ＴＮガラスは安価なガラス基板で
耐熱性がよく、熱膨張率等がシリコンに近いため、液晶
ディスプレー用の基板として好ましいものであるが、リ
チウムを５％程度含有している。このリチウムの一部は
イオン化し、可動イオンとして半導体素子に侵入し、素
子の劣化をもたらす。また、このリチウムは９９％以上
の高純度のものを製造することが難しく、通常、０．７
％程度のナトリウムが含まれている。ナトリウムのイオ
ン化率は１０％程度で、極めて大きく、このナトリウム
イオンは素子の特性に極めて深刻な影響をもたらす。
耐熱性がよく、熱膨張率等がシリコンに近いため、液晶
ディスプレー用の基板として好ましいものであるが、リ
チウムを５％程度含有している。このリチウムの一部は
イオン化し、可動イオンとして半導体素子に侵入し、素
子の劣化をもたらす。また、このリチウムは９９％以上
の高純度のものを製造することが難しく、通常、０．７
％程度のナトリウムが含まれている。ナトリウムのイオ
ン化率は１０％程度で、極めて大きく、このナトリウム
イオンは素子の特性に極めて深刻な影響をもたらす。
【０００９】従来の薄膜状半導体素子では、図５に示す
ように、この可動イオンの侵入に対しては、酸化珪素等
をパッシベーション膜として使用し、また、層間絶縁物
をＰＳＧやＢＰＳＧとすることによってこれらの可動イ
オンをゲッタリングすることによって対処されてきた。
しかしながら、これらの方法では汚染を十分に防ぐこと
は困難であった。本発明は、これらの汚染元素・イオン
を侵入によって素子が劣化することを抑制することを目
的とする。
ように、この可動イオンの侵入に対しては、酸化珪素等
をパッシベーション膜として使用し、また、層間絶縁物
をＰＳＧやＢＰＳＧとすることによってこれらの可動イ
オンをゲッタリングすることによって対処されてきた。
しかしながら、これらの方法では汚染を十分に防ぐこと
は困難であった。本発明は、これらの汚染元素・イオン
を侵入によって素子が劣化することを抑制することを目
的とする。
【００１０】
【課題を解決するための手段】本発明では、以上のよう
な汚染を抑制するために薄膜半導体素子の下部と上部に
それぞれ窒化珪素や酸化アルミニウム、酸化タンタル等
の可動イオンに対してブロッキング作用を有する膜（ブ
ロッキング膜）を形成したことを特徴とする。
な汚染を抑制するために薄膜半導体素子の下部と上部に
それぞれ窒化珪素や酸化アルミニウム、酸化タンタル等
の可動イオンに対してブロッキング作用を有する膜（ブ
ロッキング膜）を形成したことを特徴とする。
【００１１】
【発明の実施の形態】本発明の典型的な例は図１に示さ
れる。図１では本発明を用いたＴＦＴが示されている。
すなわち、絶縁性基板１０１上に第１のブロッキング膜
１０２として第１の窒化珪素膜が形成されている。第１
の窒化珪素皮膜は基板からの汚染を防ぐ効果を有する。
そして、第１の窒化珪素膜上に、例えば酸化珪素のよう
なシリコン材料と密着性のよい皮膜１０３を形成する。
この皮膜１０３を形成せずして、直接、半導体皮膜を第
１の窒化珪素上に形成し、ＴＦＴを作製すると、窒化珪
素と半導体材料の界面に生ずるトラップ準位によってチ
ャネル領域が導通化し、ＴＦＴが動作しなくなる。した
がって、このような緩衝体を設けることは重要である。
れる。図１では本発明を用いたＴＦＴが示されている。
すなわち、絶縁性基板１０１上に第１のブロッキング膜
１０２として第１の窒化珪素膜が形成されている。第１
の窒化珪素皮膜は基板からの汚染を防ぐ効果を有する。
そして、第１の窒化珪素膜上に、例えば酸化珪素のよう
なシリコン材料と密着性のよい皮膜１０３を形成する。
この皮膜１０３を形成せずして、直接、半導体皮膜を第
１の窒化珪素上に形成し、ＴＦＴを作製すると、窒化珪
素と半導体材料の界面に生ずるトラップ準位によってチ
ャネル領域が導通化し、ＴＦＴが動作しなくなる。した
がって、このような緩衝体を設けることは重要である。
【００１２】皮膜１０３上にはＴＦＴが形成される。Ｔ
ＦＴは、ソース（ドレイン）領域１０７とドレイン（ソ
ース）領域１０９、それらに挟まれたチャネル領域１０
８、ゲイト絶縁膜１０４、ゲイト電極１１０を有する。
ＴＦＴのソース、ドレイン、チャネル各領域は単結晶も
しくは多結晶、あるいはアモルファスの半導体材料で形
成される。半導体材料としては、例えば、シリコン、ゲ
ルマニウム、炭化珪素、およびこれらの合金が使用され
うる。
ＦＴは、ソース（ドレイン）領域１０７とドレイン（ソ
ース）領域１０９、それらに挟まれたチャネル領域１０
８、ゲイト絶縁膜１０４、ゲイト電極１１０を有する。
ＴＦＴのソース、ドレイン、チャネル各領域は単結晶も
しくは多結晶、あるいはアモルファスの半導体材料で形
成される。半導体材料としては、例えば、シリコン、ゲ
ルマニウム、炭化珪素、およびこれらの合金が使用され
うる。
【００１３】そして、このＴＦＴを覆って、第２のブロ
ッキング膜１０５として第２の窒化珪素皮膜が形成され
る。ここで、第２の窒化珪素皮膜が、ＴＦＴの作製の後
で、かつ、ソースおよび／またはドレインに電極が形成
される前に形成されることが本発明の特徴とするところ
である。従来の技術では、電極形成後にファイナルパッ
シベーション膜としての窒化珪素膜が形成されたが、本
発明はそのような意味で形成される窒化珪素膜とは目的
が異なる。すなわち、本発明における第２の窒化珪素膜
は、第１の窒化珪素膜とともにＴＦＴを包み込んでしま
うために形成されるのであり、ＴＦＴ形成後の電極形成
の工程での汚染をも防ぐことを意図するものである。し
たがって、本発明によってＴＦＴとそれに付随する電極
や配線を形成した後、従来のようにファイナルパッシベ
ーション膜として窒化珪素膜を形成してもよい。
ッキング膜１０５として第２の窒化珪素皮膜が形成され
る。ここで、第２の窒化珪素皮膜が、ＴＦＴの作製の後
で、かつ、ソースおよび／またはドレインに電極が形成
される前に形成されることが本発明の特徴とするところ
である。従来の技術では、電極形成後にファイナルパッ
シベーション膜としての窒化珪素膜が形成されたが、本
発明はそのような意味で形成される窒化珪素膜とは目的
が異なる。すなわち、本発明における第２の窒化珪素膜
は、第１の窒化珪素膜とともにＴＦＴを包み込んでしま
うために形成されるのであり、ＴＦＴ形成後の電極形成
の工程での汚染をも防ぐことを意図するものである。し
たがって、本発明によってＴＦＴとそれに付随する電極
や配線を形成した後、従来のようにファイナルパッシベ
ーション膜として窒化珪素膜を形成してもよい。
【００１４】さて、第２の窒化珪素膜形成後に、層間背
絶縁材料、例えばＰＳＧ等によって、層間絶縁膜１０６
を形成し、ソース（ドレイン）電極１１１とドレイン
（ソース）電極１１２を形成する。
絶縁材料、例えばＰＳＧ等によって、層間絶縁膜１０６
を形成し、ソース（ドレイン）電極１１１とドレイン
（ソース）電極１１２を形成する。
【００１５】図１の例では、しかしながら、ゲイト絶縁
膜が遠方に延びており、その端部からＴＦＴ内部に侵入
する可能性がある。これを改良したものが、図２に示さ
れる例で、ゲイト絶縁膜はＴＦＴ上にしかないため、図
１のような問題はない。しかしながら、この場合はチャ
ネル領域に隣接した部分のソース領域およびドレイン領
域が窒化珪素膜に接触しているため、この部分の窒化珪
素がゲイト電圧によって分極し、あるいは電子をトラッ
プして、ＴＦＴの動作を妨げることがある。
膜が遠方に延びており、その端部からＴＦＴ内部に侵入
する可能性がある。これを改良したものが、図２に示さ
れる例で、ゲイト絶縁膜はＴＦＴ上にしかないため、図
１のような問題はない。しかしながら、この場合はチャ
ネル領域に隣接した部分のソース領域およびドレイン領
域が窒化珪素膜に接触しているため、この部分の窒化珪
素がゲイト電圧によって分極し、あるいは電子をトラッ
プして、ＴＦＴの動作を妨げることがある。
【００１６】その問題を克服した例が図３に示される。
ここでは、チャネル領域に隣接したソース領域およびド
レイン領域は窒化珪素膜に隣接していない。したがっ
て、窒化珪素の分極や電子トラップという困難は解決さ
れる。しかしながら、ソースおよびドレイン領域の形成
にあたって、ゲイト電極をマスクとするセルフアライン
プロセスを採用する場合には、この例では図１の例と同
様に、ゲイト絶縁膜を通して、アクセプターあるいはド
ナー元素を注入しなければならず、そのためイオン注入
法を採用するのであれば、イオンの加速エネルギーを高
める必要がある。その際、高速イオンが注入される結
果、その２次散乱によってソースおよびドレイン領域が
広がることがある。
ここでは、チャネル領域に隣接したソース領域およびド
レイン領域は窒化珪素膜に隣接していない。したがっ
て、窒化珪素の分極や電子トラップという困難は解決さ
れる。しかしながら、ソースおよびドレイン領域の形成
にあたって、ゲイト電極をマスクとするセルフアライン
プロセスを採用する場合には、この例では図１の例と同
様に、ゲイト絶縁膜を通して、アクセプターあるいはド
ナー元素を注入しなければならず、そのためイオン注入
法を採用するのであれば、イオンの加速エネルギーを高
める必要がある。その際、高速イオンが注入される結
果、その２次散乱によってソースおよびドレイン領域が
広がることがある。
【００１７】図２において、２０１は絶縁性基板、２０
２は第１の窒化珪素膜、２０３は酸化珪素等の緩衝用絶
縁膜、２０４はゲイト絶縁膜、２０５は第２の窒化珪素
膜、２０６は層間絶縁膜、２０７はソース（ドレイン）
領域、２０８はチャネル領域、２０９はドレイン（ソー
ス）領域、２１０はゲイト電極、２１１はソース（ドレ
イン）電極、２１２はドレイン（ソース）電極である。
また、図３において、３０１は絶縁性基板、３０２は第
１の窒化珪素膜、３０３は酸化珪素等の緩衝用絶縁膜、
３０４はゲイト絶縁膜、３０５は第２の窒化珪素膜、３
０６は層間絶縁膜、３０７はソース（ドレイン）領域、
３０８はチャネル領域、３０９はドレイン（ソース）領
域、３１０はゲイト電極、３１１はソース（ドレイン）
電極、３１２はドレイン（ソース）電極である。
２は第１の窒化珪素膜、２０３は酸化珪素等の緩衝用絶
縁膜、２０４はゲイト絶縁膜、２０５は第２の窒化珪素
膜、２０６は層間絶縁膜、２０７はソース（ドレイン）
領域、２０８はチャネル領域、２０９はドレイン（ソー
ス）領域、２１０はゲイト電極、２１１はソース（ドレ
イン）電極、２１２はドレイン（ソース）電極である。
また、図３において、３０１は絶縁性基板、３０２は第
１の窒化珪素膜、３０３は酸化珪素等の緩衝用絶縁膜、
３０４はゲイト絶縁膜、３０５は第２の窒化珪素膜、３
０６は層間絶縁膜、３０７はソース（ドレイン）領域、
３０８はチャネル領域、３０９はドレイン（ソース）領
域、３１０はゲイト電極、３１１はソース（ドレイン）
電極、３１２はドレイン（ソース）電極である。
【００１８】本発明において、ブロッキング膜として窒
化珪素膜を用いる場合には、化学式でＳｉＮx で表した
とき、ｘ＝１．０からｘ＝１．７が適し、特に、ｘ＝
１．３からｘ＝１．３５の化学量論的組成（ｘ＝１．３
３）のもの、あるいはそれに近いのものでよい結果が得
られた。したがって、本発明では、窒化珪素は減圧ＣＶ
Ｄ法によって形成する方が良かった。しかしながら、プ
ラズマＣＶＤ法や光ＣＶＤ法で形成された窒化珪素皮膜
であっても、本発明を使用しない場合に比べて素子の信
頼性が向上することは言うまでもない。
化珪素膜を用いる場合には、化学式でＳｉＮx で表した
とき、ｘ＝１．０からｘ＝１．７が適し、特に、ｘ＝
１．３からｘ＝１．３５の化学量論的組成（ｘ＝１．３
３）のもの、あるいはそれに近いのものでよい結果が得
られた。したがって、本発明では、窒化珪素は減圧ＣＶ
Ｄ法によって形成する方が良かった。しかしながら、プ
ラズマＣＶＤ法や光ＣＶＤ法で形成された窒化珪素皮膜
であっても、本発明を使用しない場合に比べて素子の信
頼性が向上することは言うまでもない。
【００１９】減圧ＣＶＤ法によって、窒化珪素膜を形成
しようとすれば、原料ガスとしてジクロールシラン（Ｓ
ｉＣｌ2Ｈ2 ）とアンモニア（ＮＨ3 ）を用い、圧力１
０〜１０００Ｐａで５００〜８００℃、好ましくは５５
０〜７５０℃で反応させればよい。もちろん、シラン
（ＳｉＨ4 ）やテトラクロロシラン（ＳｉＣｌ4 ）を用
いてもよい。
しようとすれば、原料ガスとしてジクロールシラン（Ｓ
ｉＣｌ2Ｈ2 ）とアンモニア（ＮＨ3 ）を用い、圧力１
０〜１０００Ｐａで５００〜８００℃、好ましくは５５
０〜７５０℃で反応させればよい。もちろん、シラン
（ＳｉＨ4 ）やテトラクロロシラン（ＳｉＣｌ4 ）を用
いてもよい。
【００２０】さらに、窒化珪素以外に酸化アルミニウム
や酸化タンタルがブロッキング膜として用いられること
は先に述べた通りである。これらの被膜を形成するに
は、ＣＶＤ法やスパッタ法を用いればよい。例えば、酸
化アルミニウム膜の形成には、トリメチルアルミニウム
Ａｌ（ＣＨ3 ）3 を酸化窒素（Ｎ2Ｏ、ＮＯ、ＮＯ2 ）
等と酸化反応させればよい。
や酸化タンタルがブロッキング膜として用いられること
は先に述べた通りである。これらの被膜を形成するに
は、ＣＶＤ法やスパッタ法を用いればよい。例えば、酸
化アルミニウム膜の形成には、トリメチルアルミニウム
Ａｌ（ＣＨ3 ）3 を酸化窒素（Ｎ2Ｏ、ＮＯ、ＮＯ2 ）
等と酸化反応させればよい。
【００２１】図４には、本発明を使用して、公知の技術
である低不純物濃度ドレイン（ＬＤＤ）を形成する例を
示した。まず、石英あるいはＡＮガラス等の絶縁性基板
４０１上に減圧ＣＶＤ法によって窒化珪素膜４０２を厚
さ５０〜１０００ｎｍ形成する。このとき、基板の表面
だけでなく、裏面をも窒化珪素膜で被覆してしまうと本
発明をより確実に効果的に実施できる。すなわち、製造
工程においては裏面から発生した可動イオン（それらは
基板に含まれているのだが）が、さまざまな理由によっ
て表面に到達することがよくあり、その結果、例えば、
ゲイト酸化膜作製中に膜中に可動イオンが侵入する。ま
た、裏面が可動イオンの発生源であると、成膜装置等の
製造装置は絶えず、可動イオンによって汚染されている
ので、製造装置の清浄度を保つうえでも、基板の裏面に
窒化珪素膜を設けることは必要なことである。窒化珪素
膜の上に緩衝用の酸化珪素皮膜４０３を同じく減圧ＣＶ
Ｄ法によって、厚さ５０〜１０００ｎｍ形成する。この
際、原料ガス中に体積比で３％から６％、例えば５％ほ
どの塩化水素等のハロゲンを含むガスを混入させておく
と、得られる酸化珪素膜中にハロゲン元素が取り込まれ
る。このハロゲンはナトリウム等のアルカリイオンと結
合して、ナトリウムを固定するので、ナトリウム汚染を
防ぐうえでより大きな効果が得られる。しかし、過剰な
ハロゲンの添加は膜を粗にし、密着性や表面の平坦性を
損なうので好ましくない。
である低不純物濃度ドレイン（ＬＤＤ）を形成する例を
示した。まず、石英あるいはＡＮガラス等の絶縁性基板
４０１上に減圧ＣＶＤ法によって窒化珪素膜４０２を厚
さ５０〜１０００ｎｍ形成する。このとき、基板の表面
だけでなく、裏面をも窒化珪素膜で被覆してしまうと本
発明をより確実に効果的に実施できる。すなわち、製造
工程においては裏面から発生した可動イオン（それらは
基板に含まれているのだが）が、さまざまな理由によっ
て表面に到達することがよくあり、その結果、例えば、
ゲイト酸化膜作製中に膜中に可動イオンが侵入する。ま
た、裏面が可動イオンの発生源であると、成膜装置等の
製造装置は絶えず、可動イオンによって汚染されている
ので、製造装置の清浄度を保つうえでも、基板の裏面に
窒化珪素膜を設けることは必要なことである。窒化珪素
膜の上に緩衝用の酸化珪素皮膜４０３を同じく減圧ＣＶ
Ｄ法によって、厚さ５０〜１０００ｎｍ形成する。この
際、原料ガス中に体積比で３％から６％、例えば５％ほ
どの塩化水素等のハロゲンを含むガスを混入させておく
と、得られる酸化珪素膜中にハロゲン元素が取り込まれ
る。このハロゲンはナトリウム等のアルカリイオンと結
合して、ナトリウムを固定するので、ナトリウム汚染を
防ぐうえでより大きな効果が得られる。しかし、過剰な
ハロゲンの添加は膜を粗にし、密着性や表面の平坦性を
損なうので好ましくない。
【００２２】次にドナーもアクセプターも添加されない
非晶質シリコン膜を減圧ＣＶＤ法、あるいはプラズマＣ
ＶＤ法、あるいはスパッタ法によって厚さ２０〜５００
ｎｍだけ形成する。そして、これを島上にエッチングす
る。その上にゲイト絶縁膜として、厚さ１０〜１００ｎ
ｍの酸化珪素膜を減圧ＣＶＤ法、あるいはスパッタ法に
よって形成する。この際も、先のように、原料ガス中、
あるいはスパッタガス中にハロゲン材料ガスを混入させ
ておくとよい。
非晶質シリコン膜を減圧ＣＶＤ法、あるいはプラズマＣ
ＶＤ法、あるいはスパッタ法によって厚さ２０〜５００
ｎｍだけ形成する。そして、これを島上にエッチングす
る。その上にゲイト絶縁膜として、厚さ１０〜１００ｎ
ｍの酸化珪素膜を減圧ＣＶＤ法、あるいはスパッタ法に
よって形成する。この際も、先のように、原料ガス中、
あるいはスパッタガス中にハロゲン材料ガスを混入させ
ておくとよい。
【００２３】そして、その上に減圧ＣＶＤ法、あるいは
プラズマＣＶＤ法によって、リンが１０21ｃｍ-3程度に
ドープされた多結晶あるいは微結晶シリコン膜を形成す
る。そして、このシリコン膜およびその下のゲイト絶縁
膜（酸化珪素）をパターニングし、ゲイト電極４１０と
ゲイト絶縁膜４０４を形成する。
プラズマＣＶＤ法によって、リンが１０21ｃｍ-3程度に
ドープされた多結晶あるいは微結晶シリコン膜を形成す
る。そして、このシリコン膜およびその下のゲイト絶縁
膜（酸化珪素）をパターニングし、ゲイト電極４１０と
ゲイト絶縁膜４０４を形成する。
【００２４】さらに、このゲイト電極をマスクとしてセ
ルフアライン的にイオン注入をおこない、比較的不純物
濃度の小さい（１０17〜１０19ｃｍ-3程度）ソース（ド
レイン）領域４０７、ドレイン（ソース）領域４０８を
形成する。不純物の注入されなかった部分がチャネル領
域４０８として残る。こうして、図４（Ａ）が得られ
る。
ルフアライン的にイオン注入をおこない、比較的不純物
濃度の小さい（１０17〜１０19ｃｍ-3程度）ソース（ド
レイン）領域４０７、ドレイン（ソース）領域４０８を
形成する。不純物の注入されなかった部分がチャネル領
域４０８として残る。こうして、図４（Ａ）が得られ
る。
【００２５】次に、図４（Ｂ）に示すように減圧ＣＶＤ
法によって、全体にＰＳＧ膜４１３が形成される。そし
て、これを公知の方向性エッチングによってエッチング
し、ゲイト電極の横に側壁４１４を形成する。その後、
再び、イオン注入をおこない、不純物濃度の高いソース
（ドレイン）領域４０７ａとドレイン（ソース）領域４
０９ａを形成する。不純物濃度の低い領域はソース（ド
レイン）領域４０７ｂとドレイン（ソース）領域４０９
ｂとなって、ＬＤＤを形成する。こうして、図４（Ｃ）
を得る。
法によって、全体にＰＳＧ膜４１３が形成される。そし
て、これを公知の方向性エッチングによってエッチング
し、ゲイト電極の横に側壁４１４を形成する。その後、
再び、イオン注入をおこない、不純物濃度の高いソース
（ドレイン）領域４０７ａとドレイン（ソース）領域４
０９ａを形成する。不純物濃度の低い領域はソース（ド
レイン）領域４０７ｂとドレイン（ソース）領域４０９
ｂとなって、ＬＤＤを形成する。こうして、図４（Ｃ）
を得る。
【００２６】その後、図４（Ｄ）に示すように、減圧Ｃ
ＶＤ法によって、全体に窒化珪素膜４０５を、厚さ５０
〜１０００ｎｍ形成する。その後、例えば、６００℃程
度の低温アニールによってシリコン膜の結晶化をおこな
い、ソース、ドレイン領域の活性化をおこなう。この工
程はレーザーアニールでおこなってもよい。このように
して、ＴＦＴの中間体が得られる。
ＶＤ法によって、全体に窒化珪素膜４０５を、厚さ５０
〜１０００ｎｍ形成する。その後、例えば、６００℃程
度の低温アニールによってシリコン膜の結晶化をおこな
い、ソース、ドレイン領域の活性化をおこなう。この工
程はレーザーアニールでおこなってもよい。このように
して、ＴＦＴの中間体が得られる。
【００２７】図４の例は、本発明の例を示したに過ぎ
ず、本発明が、上記の工程に制約されないことは明らか
であろう。図４の例では、図３の例と同様に、窒化珪素
膜とゲイト電極とソースあるいはドレイン領域が隣接す
る部分がない。すなわち、図２の場合とは違って、側壁
４１４が存在するため、図２で懸念されたような問題は
ない。さらに、図３とは異なって、ドナーやアクセプタ
ーの添加は容易におこなえるという特徴を有する。
ず、本発明が、上記の工程に制約されないことは明らか
であろう。図４の例では、図３の例と同様に、窒化珪素
膜とゲイト電極とソースあるいはドレイン領域が隣接す
る部分がない。すなわち、図２の場合とは違って、側壁
４１４が存在するため、図２で懸念されたような問題は
ない。さらに、図３とは異なって、ドナーやアクセプタ
ーの添加は容易におこなえるという特徴を有する。
【００２８】
【実施例】本発明を用いたＴＦＴの特性について記述す
る。本実施例で使用したＴＦＴは石英ガラス基板上に図
４のプロセスに従って作製したＬＤＤ型ＴＦＴである。
まず、石英ガラス基板４０１上およびその裏面と側面
（すなわち、基板全体）に減圧ＣＶＤ法によって窒化珪
素膜４０２を厚さ１００ｎｍ形成し、さらに、連続的に
減圧ＣＶＤ法によって酸化珪素膜（低温酸化膜（ＬＴＯ
膜）ともいう）４０３を厚さ２００ｎｍ形成し、最後
に、やはり減圧ＣＶＤ法によって非晶質シリコン膜を厚
さ３０ｎｍ形成した。このときの最高プロセス温度は６
００℃であった。次に、非晶質シリコン膜を島状にパタ
ーニングした。そして、その非晶質シリコン膜の表面の
ごく薄い部分、厚さ２〜１０ｎｍを陽極酸化法によって
酸化した。その後、スパッタ法によって酸化珪素膜を１
００ｎｍ形成した。ここで、スパッタ雰囲気は酸素とア
ルゴンもしくは他の希ガスの混合気体とし、かつ、酸素
の分圧を８０％以上とした。このとき、スパッタ衝撃に
よって、下地の膜に欠陥が生じる。例えば、下地がシリ
コン膜であった場合には、シリコン中に酸素原子が打ち
込まれ、酸素の濃度が増加する。このような状態ではシ
リコンは極在準位の多いものとなってしまう。すなわ
ち、シリコンと酸化珪素の境界がはっきりしないものと
なってしまう。しかし、本実施例のように予め薄い陽極
酸化膜を形成しておけば、スパッタの際には既に酸化珪
素が存在しているため、上記のような原子の混合が避け
られ、シリコン膜と酸化珪素膜の境界は保たれる。
る。本実施例で使用したＴＦＴは石英ガラス基板上に図
４のプロセスに従って作製したＬＤＤ型ＴＦＴである。
まず、石英ガラス基板４０１上およびその裏面と側面
（すなわち、基板全体）に減圧ＣＶＤ法によって窒化珪
素膜４０２を厚さ１００ｎｍ形成し、さらに、連続的に
減圧ＣＶＤ法によって酸化珪素膜（低温酸化膜（ＬＴＯ
膜）ともいう）４０３を厚さ２００ｎｍ形成し、最後
に、やはり減圧ＣＶＤ法によって非晶質シリコン膜を厚
さ３０ｎｍ形成した。このときの最高プロセス温度は６
００℃であった。次に、非晶質シリコン膜を島状にパタ
ーニングした。そして、その非晶質シリコン膜の表面の
ごく薄い部分、厚さ２〜１０ｎｍを陽極酸化法によって
酸化した。その後、スパッタ法によって酸化珪素膜を１
００ｎｍ形成した。ここで、スパッタ雰囲気は酸素とア
ルゴンもしくは他の希ガスの混合気体とし、かつ、酸素
の分圧を８０％以上とした。このとき、スパッタ衝撃に
よって、下地の膜に欠陥が生じる。例えば、下地がシリ
コン膜であった場合には、シリコン中に酸素原子が打ち
込まれ、酸素の濃度が増加する。このような状態ではシ
リコンは極在準位の多いものとなってしまう。すなわ
ち、シリコンと酸化珪素の境界がはっきりしないものと
なってしまう。しかし、本実施例のように予め薄い陽極
酸化膜を形成しておけば、スパッタの際には既に酸化珪
素が存在しているため、上記のような原子の混合が避け
られ、シリコン膜と酸化珪素膜の境界は保たれる。
【００２９】この酸化珪素膜の形成後、減圧ＣＶＤ法に
よって、リンを１０21ｃｍ-3程度含んだｎ+ 型の微結晶
珪素膜を厚さ３００ｎｍ形成した。以上の被膜形成の最
高プロセス温度は６５０℃であった。その後、ゲイト電
極のパターニングをおこないゲイト電極４１０とゲイト
絶縁膜４０４を形成した。さらに、イオン打ち込みによ
って砒素イオンを２×１０18ｃｍ-3だけ注入し、ソース
およびドレイン領域４０７、４０９を形成した。こうし
て、図４（Ａ）を得た。
よって、リンを１０21ｃｍ-3程度含んだｎ+ 型の微結晶
珪素膜を厚さ３００ｎｍ形成した。以上の被膜形成の最
高プロセス温度は６５０℃であった。その後、ゲイト電
極のパターニングをおこないゲイト電極４１０とゲイト
絶縁膜４０４を形成した。さらに、イオン打ち込みによ
って砒素イオンを２×１０18ｃｍ-3だけ注入し、ソース
およびドレイン領域４０７、４０９を形成した。こうし
て、図４（Ａ）を得た。
【００３０】次いで、図４（Ｂ）のように減圧ＣＶＤ法
によってＰＳＧ膜４１３を形成し、方向性エッチングに
よって、図４（Ｃ）に示される側壁４１４を形成した。
さらに、イオン打ち込み法によって砒素イオンを領域４
０７ａおよび４０９ａに５×１０20ｃｍ-3注入した。
によってＰＳＧ膜４１３を形成し、方向性エッチングに
よって、図４（Ｃ）に示される側壁４１４を形成した。
さらに、イオン打ち込み法によって砒素イオンを領域４
０７ａおよび４０９ａに５×１０20ｃｍ-3注入した。
【００３１】その後、全体に窒化珪素膜４０５を減圧Ｃ
ＶＤ法によって形成した。こうして、図４（Ｄ）を得
た。その後、真空中６２０℃で４８時間アニールして、
領域４０７ａ、４０７ｂ、４０８、４０９ａ、４０９ｂ
を活性化させた。そして、減圧ＣＶＤ法によって層間絶
縁物として、全体にＰＳＧ膜を形成し、電極用の穴を開
け、アルミ電極をソース領域およびドレイン領域に形成
した。そして、最後に、パッシベーションの目的で全体
に再び、減圧ＣＶＤ法によって窒化珪素膜を形成した。
ＶＤ法によって形成した。こうして、図４（Ｄ）を得
た。その後、真空中６２０℃で４８時間アニールして、
領域４０７ａ、４０７ｂ、４０８、４０９ａ、４０９ｂ
を活性化させた。そして、減圧ＣＶＤ法によって層間絶
縁物として、全体にＰＳＧ膜を形成し、電極用の穴を開
け、アルミ電極をソース領域およびドレイン領域に形成
した。そして、最後に、パッシベーションの目的で全体
に再び、減圧ＣＶＤ法によって窒化珪素膜を形成した。
【００３２】このようにして形成されたＴＦＴは極めて
信頼性の高いものであった。いわゆるバイアス−温度処
理（ＢＴ処理）によっても素子の動作特性が変化しない
ことが示された。その例を図６に示す。ＢＴ処理は図６
中に示された回路図のように配線して、加温中でゲイト
（Ｇ）とソース（Ｓ）、ドレイン（Ｄ）間にバイアス電
圧ＶB を加えることによっておこなった。具体的には、
作製後直ちに室温でＴＦＴのゲイト電圧−ドレイン電流
特性を測定し（ＶB ＝０）、その後、１５０℃で１時
間、ゲイト電極に＋２０Ｖの電圧を加え、室温でＴＦＴ
のゲイト電圧−ドレイン電流特性を測定し（ＶB ＝＋２
０Ｖ）、次に、再び、１５０℃で１時間、ゲイト電極に
今度は−２０Ｖの電圧を加え、その後、室温でＴＦＴの
ゲイト電圧−ドレイン電流特性を測定し（ＶB ＝−２０
Ｖ）、ＴＦＴのしきい値電圧の変動を調べた。
信頼性の高いものであった。いわゆるバイアス−温度処
理（ＢＴ処理）によっても素子の動作特性が変化しない
ことが示された。その例を図６に示す。ＢＴ処理は図６
中に示された回路図のように配線して、加温中でゲイト
（Ｇ）とソース（Ｓ）、ドレイン（Ｄ）間にバイアス電
圧ＶB を加えることによっておこなった。具体的には、
作製後直ちに室温でＴＦＴのゲイト電圧−ドレイン電流
特性を測定し（ＶB ＝０）、その後、１５０℃で１時
間、ゲイト電極に＋２０Ｖの電圧を加え、室温でＴＦＴ
のゲイト電圧−ドレイン電流特性を測定し（ＶB ＝＋２
０Ｖ）、次に、再び、１５０℃で１時間、ゲイト電極に
今度は−２０Ｖの電圧を加え、その後、室温でＴＦＴの
ゲイト電圧−ドレイン電流特性を測定し（ＶB ＝−２０
Ｖ）、ＴＦＴのしきい値電圧の変動を調べた。
【００３３】図６（Ｂ）が以上に記載した方法によって
作製したＴＦＴの特性である。このように、バイアス電
圧ＶB に全く特性が影響されず、精密な測定の結果、し
きい値電圧の変動は０．２Ｖ以下であった。
作製したＴＦＴの特性である。このように、バイアス電
圧ＶB に全く特性が影響されず、精密な測定の結果、し
きい値電圧の変動は０．２Ｖ以下であった。
【００３４】一方、図６（Ａ）に示されるものは、窒化
珪素膜４０２と４０５を設けなかった以外は本実施例に
示した方法と全く同じプロセスで作製したものである
が、図から明らかなように特性がＶB に大きく依存して
しまっている。このような特性の変動（しきい値電圧の
変動）は、ゲイト絶縁膜中のナトリウム等の可動イオン
によるものと説明され、変動が大きいほど可動イオンが
多く、また、図６（Ｂ）のように変動が少ないものは可
動イオンの量がすくないと説明されている。しきい値電
圧の変動幅から本実施例で作製したＴＦＴのゲイト電極
中の可動イオンの量は８×１０10ｃｍ-3程度であると推
定される。すなわち、本発明のように窒化珪素膜を設け
ることによって、ＴＦＴの特性を著しく改善し、信頼性
を向上せしめることが可能であることが示された。
珪素膜４０２と４０５を設けなかった以外は本実施例に
示した方法と全く同じプロセスで作製したものである
が、図から明らかなように特性がＶB に大きく依存して
しまっている。このような特性の変動（しきい値電圧の
変動）は、ゲイト絶縁膜中のナトリウム等の可動イオン
によるものと説明され、変動が大きいほど可動イオンが
多く、また、図６（Ｂ）のように変動が少ないものは可
動イオンの量がすくないと説明されている。しきい値電
圧の変動幅から本実施例で作製したＴＦＴのゲイト電極
中の可動イオンの量は８×１０10ｃｍ-3程度であると推
定される。すなわち、本発明のように窒化珪素膜を設け
ることによって、ＴＦＴの特性を著しく改善し、信頼性
を向上せしめることが可能であることが示された。
【００３５】
【発明の効果】本発明によって、ナトリウム等の可動イ
オンの影響の少ないＴＦＴ等の薄膜状半導体素子を作製
することができる。従来、可動イオンが存在するため素
子が形成できなかった基板においても、ＴＦＴを形成す
ることが可能となった。本発明を実施するには、図１な
いし図４のようにコプラナ型であっても、また、逆コプ
ラナ型やスタガ型、逆スタガ型のＴＦＴを用いても構わ
ない。また、本発明は、薄膜状半導体素子の動作につい
て制約を加えるものではないので、トランジスタのシリ
コンはアモルファスであっても、多結晶であっても、微
結晶であっても、またそれらの中間状態のものであって
も、さらには単結晶であっても構わないことは明らかで
あろう。
オンの影響の少ないＴＦＴ等の薄膜状半導体素子を作製
することができる。従来、可動イオンが存在するため素
子が形成できなかった基板においても、ＴＦＴを形成す
ることが可能となった。本発明を実施するには、図１な
いし図４のようにコプラナ型であっても、また、逆コプ
ラナ型やスタガ型、逆スタガ型のＴＦＴを用いても構わ
ない。また、本発明は、薄膜状半導体素子の動作につい
て制約を加えるものではないので、トランジスタのシリ
コンはアモルファスであっても、多結晶であっても、微
結晶であっても、またそれらの中間状態のものであって
も、さらには単結晶であっても構わないことは明らかで
あろう。
【図１】本発明によるＴＦＴの例を示す。
【図２】本発明によるＴＦＴの例を示す。
【図３】本発明によるＴＦＴの例を示す。
【図４】本発明によるＴＦＴの作製例を示す。
【図５】従来のＴＦＴの例を示す。
【図６】本発明を利用したＴＦＴと利用しないＴＦＴの
特性を示す。
特性を示す。
１０１ 絶縁性基板
１０２ 第１のブロッキング膜
１０３ 緩衝絶縁膜
１０４ ゲイト絶縁膜
１０５ 第２のブロッキング膜
１０６ 層間絶縁膜
１０７ ソース（ドレイン）領域
１０８ チャネル領域
１０９ ドレイン（ソース）領域
１１０ ゲイト電極
１１１ ソース（ドレイン）電極
１１２ ドレイン（ソース）電極
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/336
H01L 21/318
H01L 21/322
Claims (10)
- 【請求項１】絶縁表面上に形成された第１の窒化珪素膜
と、 前記第１の窒化珪素膜に接して形成された第１の酸化珪
素膜と、 前記第１の酸化珪素膜に接して形成された多結晶又は単
結晶の半導体膜と、 前記半導体膜に接して形成された第２の酸化珪素膜と、 前記第２の酸化珪素膜に接して形成された第２の窒化珪
素膜とを有し、 前記第１の酸化珪素膜、前記半導体膜及び前記第２の酸
化珪素膜は、同一形状にパターニングされてなり、 前記第１の窒化珪素膜及び前記第２の窒化珪素膜は、同
一形状にパターニングされてなる前記第１の酸化珪素
膜、前記半導体膜及び前記第２の酸化珪素膜の外側で接
しており、 前記第１の酸化珪素膜及び前記第２の酸化珪素膜には、
ハロゲンが含まれていることを特徴とする半導体装置。 - 【請求項２】絶縁表面上に形成された第１の窒化珪素膜
と、 前記第１の窒化珪素膜に接して形成された第１の酸化珪
素膜と、 前記第１の酸化珪素膜に接して形成され、ソース領域、
ドレイン領域及びチャネル形成領域を有する多結晶又は
単結晶の半導体膜と、 前記半導体膜のチャネル形成領域に接して形成された第
２の酸化珪素膜と、 前記第２の酸化珪素膜に接して形成されたゲイト電極
と、 前記ゲイト電極及び前記半導体膜に接して形成された第
２の窒化珪素膜と、 前記第２の窒化珪素膜上に形成され、前記ソース領域又
は前記ドレイン領域に接続された電極とを有し、 前記第１の酸化珪素膜及び前記半導体膜は、同一形状に
パターニングされてなり、 前記第１の窒化珪素膜及び前記第２の窒化珪素膜は、同
一形状にパターニングされてなる前記第１の酸化珪素膜
及び前記半導体膜の外側で接しており、 前記第１の酸化珪素膜及び前記第２の酸化珪素膜には、
ハロゲンが含まれていることを特徴とする半導体装置。 - 【請求項３】絶縁表面上に形成された第１の窒化珪素膜
と、 前記第１の窒化珪素膜に接して形成された第１の酸化珪
素膜と、 前記第１の酸化珪素膜に接して形成された多結晶又は単
結晶の半導体膜と、 前記半導体膜に接して形成された第２の酸化珪素膜と、 前記第２の酸化珪素膜に接して形成された第２の窒化珪
素膜とを有し、 前記第１の酸化珪素膜、前記半導体膜及び前記第２の酸
化珪素膜は、同一形状にパターニングされてなり、 前記第１の窒化珪素膜及び前記第２の窒化珪素膜は、同
一形状にパターニングされてなる前記第１の酸化珪素
膜、前記半導体膜及び前記第２の酸化珪素膜が存在しな
い領域で接しており、 前記第１の酸化珪素膜及び前記第２の酸化珪素膜には、
ハロゲンが含まれていることを特徴とする半導体装置。 - 【請求項４】絶縁表面上に形成された第１の窒化珪素膜
と、 前記第１の窒化珪素膜に接して形成された第１の酸化珪
素膜と、 前記第１の酸化珪素膜に接して形成され、ソース領域、
ドレイン領域及びチャネル形成領域を有する多結晶又は
単結晶の半導体膜と、 前記半導体膜のチャネル形成領域に接して形成された第
２の酸化珪素膜と、 前記第２の酸化珪素膜に接して形成されたゲイト電極
と、 前記ゲイト電極及び前記半導体膜に接して形成された第
２の窒化珪素膜と、 前記第２の窒化珪素膜上に形成され、前記ソース領域又
は前記ドレイン領域に接続された電極とを有し、 前記第１の酸化珪素膜及び前記半導体膜は、同一形状に
パターニングされてなり、 前記第１の窒化珪素膜及び前記第２の窒化珪素膜は、同
一形状にパターニングされてなる前記第１の酸化珪素膜
及び前記半導体膜が存在しない領域で接しており、 前記第１の酸化珪素膜及び前記第２の酸化珪素膜には、
ハロゲンが含まれていることを特徴とする半導体装置。 - 【請求項５】請求項２又は請求項４において、前記ソー
ス領域と前記チャネル形成領域との間及び前記ドレイン
領域と前記チャネル形成領域との間には、低濃度不純物
領域があることを特徴とする半導体装置。 - 【請求項６】絶縁表面上に形成された第１の窒化珪素膜
と、 前記第１の窒化珪素膜に接して形成された第１の酸化珪
素膜と、 前記第１の酸化珪素膜に接して形成されたゲイト電極
と、 前記ゲイト電極に接して形成された第２の酸化珪素膜
と、 前記第２の酸化珪素膜に接して形成された多結晶又は単
結晶の半導体膜と、 前記半導体膜に接して形成された第２の窒化珪素膜とを
有し、 前記第１の酸化珪素膜、前記第２の酸化珪素膜及び前記
半導体膜は、それぞれの両端が一致するようにパターニ
ングされてなり、 前記第１の窒化珪素膜及び前記第２の窒化珪素膜は、当
該パターニングされてなる前記第１の酸化珪素膜、前記
第２の酸化珪素膜及び前記半導体膜の外側で接してお
り、 前記第１の酸化珪素膜及び前記第２の酸化珪素膜には、
ハロゲンが含まれていることを特徴とする半導体装置。 - 【請求項７】絶縁表面上に形成された第１の窒化珪素膜
と、 前記第１の窒化珪素膜に接して形成された第１の酸化珪
素膜と、 前記第１の酸化珪素膜に接して形成されたゲイト電極
と、 前記ゲイト電極に接して形成された第２の酸化珪素膜
と、 前記第２の酸化珪素膜に接して形成された多結晶又は単
結晶の半導体膜と、 前記半導体膜に接して形成された第２の窒化珪素膜とを
有し、 前記第１の酸化珪素膜、前記第２の酸化珪素膜及び前記
半導体膜は、それぞれの両端が一致するようにパターニ
ングされてなり、 前記第１の窒化珪素膜及び前記第２の窒化珪素膜は、当
該パターニングされてなる前記第１の酸化珪素膜、前記
第２の酸化珪素膜及び前記半導体膜が存在しない領域で
接しており、 前記第１の酸化珪素膜及び前記第２の酸化珪素膜には、
ハロゲンが含まれていることを特徴とする半導体装置。 - 【請求項８】請求項１乃至請求項７のいずれか一項にお
いて、前記絶縁表面はガラス基板の表面であることを特
徴とする半導体装置。 - 【請求項９】請求項１乃至請求項８のいずれか一項にお
いて、前記半導体膜は、シリコン、ゲルマニウム又はシ
リコンとゲルマニウムとの合金からなることを特徴とす
る半導体装置。 - 【請求項１０】請求項１乃至請求項９のいずれか一項に
おいて、前記第１の窒化珪素膜及び第２の窒化珪素膜の
膜厚は、５０〜１０００ｎｍであることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000219667A JP3390731B2 (ja) | 2000-07-19 | 2000-07-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000219667A JP3390731B2 (ja) | 2000-07-19 | 2000-07-19 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000182365A Division JP3352998B2 (ja) | 1991-08-26 | 2000-06-19 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068683A JP2001068683A (ja) | 2001-03-16 |
| JP3390731B2 true JP3390731B2 (ja) | 2003-03-31 |
Family
ID=18714409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000219667A Expired - Lifetime JP3390731B2 (ja) | 2000-07-19 | 2000-07-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3390731B2 (ja) |
-
2000
- 2000-07-19 JP JP2000219667A patent/JP3390731B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001068683A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3483581B2 (ja) | 半導体装置 | |
| JP3187086B2 (ja) | 半導体装置および半導体装置の作製方法 | |
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| US7855106B2 (en) | Semiconductor device and method for forming the same | |
| US20030183821A1 (en) | Semiconductor integrated circuit and method of fabricating same | |
| US5807770A (en) | Fabrication method of semiconductor device containing semiconductor active film | |
| JP3923458B2 (ja) | 半導体装置 | |
| US20120164801A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3171673B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3390731B2 (ja) | 半導体装置 | |
| JP3958349B2 (ja) | 半導体装置の作製方法 | |
| JP3970891B2 (ja) | 半導体装置 | |
| JP3701549B2 (ja) | 半導体装置 | |
| JP3352998B2 (ja) | 半導体装置の作製方法 | |
| JP3375938B2 (ja) | 半導体装置 | |
| JP2000183351A (ja) | 薄膜半導体装置の製造方法 | |
| JP3310654B2 (ja) | 半導体装置 | |
| KR960000231B1 (ko) | 박막형 반도체소자 및 그 제작방법 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| JPS61214542A (ja) | 半導体装置の製造方法 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| KR20020034464A (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조방법 | |
| JP2003197638A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH08255915A (ja) | 液晶表示装置 | |
| JPS61239670A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |