JPH08255915A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH08255915A JPH08255915A JP5608795A JP5608795A JPH08255915A JP H08255915 A JPH08255915 A JP H08255915A JP 5608795 A JP5608795 A JP 5608795A JP 5608795 A JP5608795 A JP 5608795A JP H08255915 A JPH08255915 A JP H08255915A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- gate
- tft
- active layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】コントラスト比を招かないコプラナ型ＴＦＴを
スイッチング素子として用いた液晶表示装置を提供する
こと。 【構成】チャネル幅方向側の活性層２の側面と透光性絶
縁基板１とのなす角度θを４５度以下にすることによ
り、良質なゲート絶縁膜３を形成でき、コントラスト比
の低下の原因となるゲートリーク電流を抑制できる。
スイッチング素子として用いた液晶表示装置を提供する
こと。 【構成】チャネル幅方向側の活性層２の側面と透光性絶
縁基板１とのなす角度θを４５度以下にすることによ
り、良質なゲート絶縁膜３を形成でき、コントラスト比
の低下の原因となるゲートリーク電流を抑制できる。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング素子とし
て薄膜トランジスタ（ＴＦＴ）を用いた液晶表示装置に
関する。
て薄膜トランジスタ（ＴＦＴ）を用いた液晶表示装置に
関する。
【０００２】
【従来の技術】エレクトロルミネッセンス、発光ダイオ
−ド、プラズマ、液晶等を用いた表示装置は、表示部の
薄型化が可能であるため、テレビ、計測機器、事務機
器、コンピュ−タ等の端末表示装置への用途として発展
が期待されている。
−ド、プラズマ、液晶等を用いた表示装置は、表示部の
薄型化が可能であるため、テレビ、計測機器、事務機
器、コンピュ−タ等の端末表示装置への用途として発展
が期待されている。
【０００３】これら表示装置の中で、近年、ＴＦＴを画
素スイッチング素子として用いたアクティブマトリック
ス型液晶表示装置（以下、単にＴＦＴ液晶表示装置とい
う）が注目されている。
素スイッチング素子として用いたアクティブマトリック
ス型液晶表示装置（以下、単にＴＦＴ液晶表示装置とい
う）が注目されている。
【０００４】その理由は、ＴＦＴ液晶表示装置はクロス
トークが少なく、コントラスト比を大きく取れるので、
動画表示などに関して、ＣＲＴに匹敵する画質が得られ
るなどの利点を有しているからである。
トークが少なく、コントラスト比を大きく取れるので、
動画表示などに関して、ＣＲＴに匹敵する画質が得られ
るなどの利点を有しているからである。
【０００５】中でも、アモルファスシリコンからなる活
性層を有するＴＦＴ（ａ−ＳｉＴＦＴ）またはポリシリ
コンからなる活性層を有するＴＦＴ（ｐｏｌｙ−ＳｉＴ
ＦＴ）を用いた液晶表示装置は、表示品位が高く、低消
費電力であるので、その開発が盛んである。
性層を有するＴＦＴ（ａ−ＳｉＴＦＴ）またはポリシリ
コンからなる活性層を有するＴＦＴ（ｐｏｌｙ−ＳｉＴ
ＦＴ）を用いた液晶表示装置は、表示品位が高く、低消
費電力であるので、その開発が盛んである。
【０００６】ところで、ｐｏｌｙ−ＳｉＴＦＴは、ａ−
ＳｉＴＦＴよりも、移動度が１０から１００倍程度高
く、その利点を利用して画素のスイッチング素子として
用いるだけでなく、周辺駆動回路にも用いて、画素用Ｔ
ＦＴおよび駆動回路用ＴＦＴを同一基板上に同時に形成
する駆動回路一体型ＴＦＴ液晶表示装置の研究開発が盛
んに行なわれている。
ＳｉＴＦＴよりも、移動度が１０から１００倍程度高
く、その利点を利用して画素のスイッチング素子として
用いるだけでなく、周辺駆動回路にも用いて、画素用Ｔ
ＦＴおよび駆動回路用ＴＦＴを同一基板上に同時に形成
する駆動回路一体型ＴＦＴ液晶表示装置の研究開発が盛
んに行なわれている。
【０００７】図３に従来のゲート上置（コプラナ）型の
ｐｏｌｙ−ＳｉＴＦＴの平面図、図４に同ｐｏｌｙ−Ｓ
ｉＴＦＴのＢ−Ｂ´断面図を示す。図中、８１は透光性
絶縁基板を示しており、この透光性絶縁基板８１上には
ポリシリコンからなる活性層８２が形成されている。こ
の活性層８２の表面にはドレイン領域８６、ソース領域
８７が形成されている。ドレイン領域８６とソース領域
８７との間の活性層８２上には、ゲート絶縁膜８３を介
して、ゲート電極８４が配設されている。そして、この
ゲート電極８４上を覆うように全面に層間絶縁膜８５が
設けられている。
ｐｏｌｙ−ＳｉＴＦＴの平面図、図４に同ｐｏｌｙ−Ｓ
ｉＴＦＴのＢ−Ｂ´断面図を示す。図中、８１は透光性
絶縁基板を示しており、この透光性絶縁基板８１上には
ポリシリコンからなる活性層８２が形成されている。こ
の活性層８２の表面にはドレイン領域８６、ソース領域
８７が形成されている。ドレイン領域８６とソース領域
８７との間の活性層８２上には、ゲート絶縁膜８３を介
して、ゲート電極８４が配設されている。そして、この
ゲート電極８４上を覆うように全面に層間絶縁膜８５が
設けられている。
【０００８】このように構成された従来のｐｏｌｙ−Ｓ
ｉＴＦＴでは、ゲート絶縁膜８３として、熱酸化膜を用
いたものが実用化されている。熱酸化膜の形成温度は１
０００℃以上であるため、透光性絶縁基板８１として
は、耐熱性が高い石英基板が用いられている。しかし、
石英基板は非常に高価であるため、コスト削減のために
プロセス温度６００度以下が求められている。
ｉＴＦＴでは、ゲート絶縁膜８３として、熱酸化膜を用
いたものが実用化されている。熱酸化膜の形成温度は１
０００℃以上であるため、透光性絶縁基板８１として
は、耐熱性が高い石英基板が用いられている。しかし、
石英基板は非常に高価であるため、コスト削減のために
プロセス温度６００度以下が求められている。
【０００９】プロセス温度を下げた場合、ゲート絶縁膜
８３としては、ＣＶＤ法で形成したシリコン酸化膜が候
補となる。しかし、ＣＶＤ法により形成したシリコン酸
化膜をゲート絶縁膜８３として用いると、ゲートリーク
電流がしばしば発生する。
８３としては、ＣＶＤ法で形成したシリコン酸化膜が候
補となる。しかし、ＣＶＤ法により形成したシリコン酸
化膜をゲート絶縁膜８３として用いると、ゲートリーク
電流がしばしば発生する。
【００１０】このようなゲートリーク電流は、コプラナ
型ＴＦＴをスイッチング素子として用いるＴＦＴ液晶表
示装置にとっては大きな問題である。それはゲートリー
ク電流によりコントラスト比が大きく低下するからであ
る。具体的には、ゲートリーク電流が１×１０-11 Ａで
コントラスト比が８０であるのに対し、ゲート電流リー
ク電流が１×１０-9Ａでコントラスト比が４０まで低下
する。
型ＴＦＴをスイッチング素子として用いるＴＦＴ液晶表
示装置にとっては大きな問題である。それはゲートリー
ク電流によりコントラスト比が大きく低下するからであ
る。具体的には、ゲートリーク電流が１×１０-11 Ａで
コントラスト比が８０であるのに対し、ゲート電流リー
ク電流が１×１０-9Ａでコントラスト比が４０まで低下
する。
【００１１】本発明者等はこのようなゲートリーク電流
の原因を調べたところ以下のことが判明した。シリコン
酸化膜（ＳｉＯ2 ）を例えばＥＣＲプラズマＣＶＤ法を
用いて形成する場合には、原料ガスとして、ＳｉＨ4 と
Ｏ2 とを使用する。この原料ガスはプラズマ化されて基
板表面上に入射する。
の原因を調べたところ以下のことが判明した。シリコン
酸化膜（ＳｉＯ2 ）を例えばＥＣＲプラズマＣＶＤ法を
用いて形成する場合には、原料ガスとして、ＳｉＨ4 と
Ｏ2 とを使用する。この原料ガスはプラズマ化されて基
板表面上に入射する。
【００１２】このとき、図４に示すように、チャネル幅
方向の活性層８２の側面と透光性絶縁基板８１となす角
度θが９０°になっているので、プラズマ状態化された
原料ガスは活性層８２の上面とは異なる入射角度を持つ
ことになる。
方向の活性層８２の側面と透光性絶縁基板８１となす角
度θが９０°になっているので、プラズマ状態化された
原料ガスは活性層８２の上面とは異なる入射角度を持つ
ことになる。
【００１３】具体的には、例えば、原料ガスの活性層８
２の上面に対する入射角度は９０度となり、原料ガスの
活性層８２の側面に対する入射角度は０°となる。一般
に、ＣＶＤ法で絶縁膜を形成する場合には複数の原料ガ
ス種を用いるが、付着確率の入射角度に対する依存性が
それぞれの原料ガス種によって異なる。したがって、平
面上で最適化された条件（入射角度９０°で最適化され
た条件）で成膜を行なうと、活性層８２の側面では組成
の異なったゲート絶縁膜８３が成膜される。
２の上面に対する入射角度は９０度となり、原料ガスの
活性層８２の側面に対する入射角度は０°となる。一般
に、ＣＶＤ法で絶縁膜を形成する場合には複数の原料ガ
ス種を用いるが、付着確率の入射角度に対する依存性が
それぞれの原料ガス種によって異なる。したがって、平
面上で最適化された条件（入射角度９０°で最適化され
た条件）で成膜を行なうと、活性層８２の側面では組成
の異なったゲート絶縁膜８３が成膜される。
【００１４】このため、活性層８２の側面に付着したシ
リコン酸化膜においては、シリコンの比率が高くなるよ
うな組成ずれ（ＳｉＯx ：ｘ＜２）が生じ、側面に付着
したシリコン酸化膜の抵抗率が低下する。この結果、側
面に付着したシリコン酸化膜の部分でゲートリーク電流
が発生する。
リコン酸化膜においては、シリコンの比率が高くなるよ
うな組成ずれ（ＳｉＯx ：ｘ＜２）が生じ、側面に付着
したシリコン酸化膜の抵抗率が低下する。この結果、側
面に付着したシリコン酸化膜の部分でゲートリーク電流
が発生する。
【００１５】なお、ゲート絶縁膜の形成にプラズマＣＶ
Ｄ法、リモートプラズマＣＶＤ法、ＬＰＣＶＤ法、常圧
ＣＶＤ法等のＣＶＤ法を用いた場合でも、２種類以上の
原料ガスを使用するため、上記の現象が起き、同様の問
題が生じる。
Ｄ法、リモートプラズマＣＶＤ法、ＬＰＣＶＤ法、常圧
ＣＶＤ法等のＣＶＤ法を用いた場合でも、２種類以上の
原料ガスを使用するため、上記の現象が起き、同様の問
題が生じる。
【００１６】
【発明が解決しようとする課題】上述の如く、従来のコ
プラナ型ＴＦＴをスイッチング素子として用いた液晶表
示装置にあってはゲートリーク電流の発生によりコント
ラスト比が低下するという問題があった。
プラナ型ＴＦＴをスイッチング素子として用いた液晶表
示装置にあってはゲートリーク電流の発生によりコント
ラスト比が低下するという問題があった。
【００１７】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、コントラスト比の低下
を招かないコプラナ型ＴＦＴをスイッチング素子として
用いた液晶表示装置を提供することにある。
ので、その目的とするところは、コントラスト比の低下
を招かないコプラナ型ＴＦＴをスイッチング素子として
用いた液晶表示装置を提供することにある。
【００１８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係る液晶表示装置は、マトリクス配列さ
れた画素電極と、これら画素電極の電位により液晶の配
向が制御される液晶層と、前記画素電極にソースが接続
されたスイッチング素子としての薄膜トランジスタと、
前記薄膜トランジスタのゲートに接続されたゲート線
と、前記薄膜トランジスタのドレインに接続されたデー
タ線とを備えてなり、前記薄膜トランジスタは、表面が
絶縁性の基板上に形成された半導体材料の活性層上にＣ
ＶＤ法により成膜されたゲート絶縁膜を介してゲート電
極が配設されてなり、かつ前記表面が絶縁性の基板とチ
ャネル幅方向側の前記活性層の側面とのなす角度が４５
度以下であることを特徴とする。ここで、上記ゲート絶
縁膜は、ＥＣＲプラズマＣＶＤ法により形成されたシリ
コン酸化膜であることが望ましい。
めに、本発明に係る液晶表示装置は、マトリクス配列さ
れた画素電極と、これら画素電極の電位により液晶の配
向が制御される液晶層と、前記画素電極にソースが接続
されたスイッチング素子としての薄膜トランジスタと、
前記薄膜トランジスタのゲートに接続されたゲート線
と、前記薄膜トランジスタのドレインに接続されたデー
タ線とを備えてなり、前記薄膜トランジスタは、表面が
絶縁性の基板上に形成された半導体材料の活性層上にＣ
ＶＤ法により成膜されたゲート絶縁膜を介してゲート電
極が配設されてなり、かつ前記表面が絶縁性の基板とチ
ャネル幅方向側の前記活性層の側面とのなす角度が４５
度以下であることを特徴とする。ここで、上記ゲート絶
縁膜は、ＥＣＲプラズマＣＶＤ法により形成されたシリ
コン酸化膜であることが望ましい。
【００１９】
【作用】本発明者等の研究によれば、コプラナ型ＴＦＴ
をスイッチング素子として用いた液晶表示装置におい
て、透光性絶縁基板とチャネル幅方向側の活性層の側面
とのなす角度を４５度以下にして、ＣＶＤ法によりゲー
ト絶縁膜を成膜した場合には、活性層の側面に組成比の
ずれたゲート絶縁膜は形成されず、ゲートリーク電流の
発生が抑制されることが分かった。したがって、このよ
うな知見に基づいた本発明によれば、コプラナ型ＴＦＴ
をスイッチング素子として用いても、コントラスト比の
低下が起きない液晶表示装置を実現できる。
をスイッチング素子として用いた液晶表示装置におい
て、透光性絶縁基板とチャネル幅方向側の活性層の側面
とのなす角度を４５度以下にして、ＣＶＤ法によりゲー
ト絶縁膜を成膜した場合には、活性層の側面に組成比の
ずれたゲート絶縁膜は形成されず、ゲートリーク電流の
発生が抑制されることが分かった。したがって、このよ
うな知見に基づいた本発明によれば、コプラナ型ＴＦＴ
をスイッチング素子として用いても、コントラスト比の
低下が起きない液晶表示装置を実現できる。
【００２０】
【実施例】以下、図面を参照しながら実施例を説明す
る。図１は、本発明の一実施例に係る液晶表示装置のス
イッチング素子であるゲート上置（コプラナ）型のＴＦ
Ｔの平面図である。図２は、図１のＴＦＴのＡ−Ａ´断
面図である。
る。図１は、本発明の一実施例に係る液晶表示装置のス
イッチング素子であるゲート上置（コプラナ）型のＴＦ
Ｔの平面図である。図２は、図１のＴＦＴのＡ−Ａ´断
面図である。
【００２１】なお、実際の液晶表示装置は上記ＴＦＴの
他に、マトリクス配列され、上記ＴＦＴのソースが接続
された画素電極と、これら画素電極の電位により液晶の
配向が制御される液晶層と、同一行のＴＦＴのゲートに
接続されたゲート線と、同一列のＴＦＴのドレインに接
続されたデータ線等により構成されている。
他に、マトリクス配列され、上記ＴＦＴのソースが接続
された画素電極と、これら画素電極の電位により液晶の
配向が制御される液晶層と、同一行のＴＦＴのゲートに
接続されたゲート線と、同一列のＴＦＴのドレインに接
続されたデータ線等により構成されている。
【００２２】上記ＴＦＴを製造工程に従い説明すると、
まず、透明絶縁基板１上に活性層２としてのリシリコン
膜を形成する。このポリシリコン膜は、例えば、プラズ
マＣＶＤ法、ＬＰＣＶＤ法、スパッタリング法などの成
膜方法によりアモルファスシリコン膜を形成した後、こ
のアモルファスシリコン膜にレーザーアニールを施し、
多結晶化することにより形成する。
まず、透明絶縁基板１上に活性層２としてのリシリコン
膜を形成する。このポリシリコン膜は、例えば、プラズ
マＣＶＤ法、ＬＰＣＶＤ法、スパッタリング法などの成
膜方法によりアモルファスシリコン膜を形成した後、こ
のアモルファスシリコン膜にレーザーアニールを施し、
多結晶化することにより形成する。
【００２３】また、他の形成方法としては、例えば、ア
モルファスシリコン（種）から固相成長により形成する
方法や、ＳｉＨ4 ・ＳｉＦ4 ・Ｈ2 などを原料ガスとし
たプラズマＣＶＤ法により、直接ポリシリコン膜を直接
形成する方法がある。
モルファスシリコン（種）から固相成長により形成する
方法や、ＳｉＨ4 ・ＳｉＦ4 ・Ｈ2 などを原料ガスとし
たプラズマＣＶＤ法により、直接ポリシリコン膜を直接
形成する方法がある。
【００２４】なお、活性層２としては、ポリシリコン膜
の他に、アモルファスシリコン膜を用いても良い。アモ
ルファスシリコン膜は、例えば、プラズマＣＶＤ法、Ｌ
ＰＣＶＤ法、スパッタリング法などの成膜方法により形
成する。
の他に、アモルファスシリコン膜を用いても良い。アモ
ルファスシリコン膜は、例えば、プラズマＣＶＤ法、Ｌ
ＰＣＶＤ法、スパッタリング法などの成膜方法により形
成する。
【００２５】次に上記ポリシリコン膜をエッチングして
島状にする。このエッチングは、例えば、ＣＦ4 、Ｏ2
ガスを用いたケミカルドライエッチング（ＣＤＥ）をＯ
2 ／ＣＦ4 流量比＝４、圧力＝４０Ｐａの条件で行な
う。このようなエッチングにより、透明絶縁基板１とチ
ャネル幅方向の活性層２の側面とのなす角度θは３０度
となる。
島状にする。このエッチングは、例えば、ＣＦ4 、Ｏ2
ガスを用いたケミカルドライエッチング（ＣＤＥ）をＯ
2 ／ＣＦ4 流量比＝４、圧力＝４０Ｐａの条件で行な
う。このようなエッチングにより、透明絶縁基板１とチ
ャネル幅方向の活性層２の側面とのなす角度θは３０度
となる。
【００２６】次にゲート絶縁膜３としてのシリコン酸化
膜をＳｉＨ4 、Ｏ2 を原料ガスとするＥＣＲプラズマＣ
ＶＤ法により形成する。成膜条件は、例えば、ＳｉＨ4
／Ｏ2 流量時＝１／２、成膜圧力＝０．１７Ｐａ、基板
温度＝１００℃とする。
膜をＳｉＨ4 、Ｏ2 を原料ガスとするＥＣＲプラズマＣ
ＶＤ法により形成する。成膜条件は、例えば、ＳｉＨ4
／Ｏ2 流量時＝１／２、成膜圧力＝０．１７Ｐａ、基板
温度＝１００℃とする。
【００２７】ここでは、ゲート絶縁膜３としてシリコン
酸化膜を用いたが、他の絶縁膜、例えば、シリコン窒化
膜を用いても良い。また、ＥＣＲプラズマＣＶＤ法の代
わりに、プラズマＣＶＤ法、リモートプラズマＣＶＤ
法、ＬＰＣＶＤ法、常圧ＣＶＤ法等の他のＣＶＤ法を用
いても良い。
酸化膜を用いたが、他の絶縁膜、例えば、シリコン窒化
膜を用いても良い。また、ＥＣＲプラズマＣＶＤ法の代
わりに、プラズマＣＶＤ法、リモートプラズマＣＶＤ
法、ＬＰＣＶＤ法、常圧ＣＶＤ法等の他のＣＶＤ法を用
いても良い。
【００２８】次にゲート絶縁膜３上にゲート電極４とな
るＭｏＴａ膜をスパッタリング法により形成する。な
お、上記ＭｏＴａ膜の代わりに、Ａｌ、Ｗ、Ｍｏ、Ｔａ
などの金属膜や、それらの合金またはシリサイド、もし
くは不純物がドープされたポリシリコン膜などの導電膜
を用いても良い。
るＭｏＴａ膜をスパッタリング法により形成する。な
お、上記ＭｏＴａ膜の代わりに、Ａｌ、Ｗ、Ｍｏ、Ｔａ
などの金属膜や、それらの合金またはシリサイド、もし
くは不純物がドープされたポリシリコン膜などの導電膜
を用いても良い。
【００２９】次に上記ＭｏＴａ膜をパターニングして、
所定形状のゲート電極４を形成した後、このゲート電極
４をマスクに用いて、活性層２にｎ型不純物であるリン
（Ｐ）を５×１０15／ｃｍ2 の条件でイオン注入するこ
とにより、ドレイン領域６とソース領域７を形成する。
この後、レーザーアニールや熱アニール等のアニールに
より、上記イオン注入により導入されたリンを活性化す
る。
所定形状のゲート電極４を形成した後、このゲート電極
４をマスクに用いて、活性層２にｎ型不純物であるリン
（Ｐ）を５×１０15／ｃｍ2 の条件でイオン注入するこ
とにより、ドレイン領域６とソース領域７を形成する。
この後、レーザーアニールや熱アニール等のアニールに
より、上記イオン注入により導入されたリンを活性化す
る。
【００３０】なお、ｐ型チャンネルＴＦＴを製造する場
合には、ボロン（Ｂ）等のｐ型不純物をイオン注入す
る。次に全面に層間絶縁膜５を形成し、この層間絶縁膜
５にドレイン領域６とソース領域７とに対するコンタク
トホールを開口する。
合には、ボロン（Ｂ）等のｐ型不純物をイオン注入す
る。次に全面に層間絶縁膜５を形成し、この層間絶縁膜
５にドレイン領域６とソース領域７とに対するコンタク
トホールを開口する。
【００３１】最後に、全面にＡｌ等の金属膜を形成した
後、この金属膜をパターニングし、ソース電極９、ドレ
イン電極８を形成してＴＦＴが完成する。本発明者等
は、上記ＴＦＴ（活性層２の側面と透明絶縁基板１との
なす角度θが３０度のＴＦＴ）、ならびに角度θ＝４５
度のＴＦＴ、角度θ＝５５度のＴＦＴ、角度θ＝６５度
のＴＦＴ、角度θ＝８０度のＴＦＴの５種類のＴＦＴを
それぞれ１０個製造し、これらＴＦＴのゲートリーク電
流を調べてみた。その結果を表１に示す。なお、ゲート
電圧は−１０Ｖとした。
後、この金属膜をパターニングし、ソース電極９、ドレ
イン電極８を形成してＴＦＴが完成する。本発明者等
は、上記ＴＦＴ（活性層２の側面と透明絶縁基板１との
なす角度θが３０度のＴＦＴ）、ならびに角度θ＝４５
度のＴＦＴ、角度θ＝５５度のＴＦＴ、角度θ＝６５度
のＴＦＴ、角度θ＝８０度のＴＦＴの５種類のＴＦＴを
それぞれ１０個製造し、これらＴＦＴのゲートリーク電
流を調べてみた。その結果を表１に示す。なお、ゲート
電圧は−１０Ｖとした。
【００３２】
【表１】
【００３３】上記結果から、角度θ＝４５度以下の場合
にはゲートリーク電流は低く、角度θ＝４５度を越えた
場合にはゲートリークが高くなることが分かった。すな
わち、角度θ＝４５度、３０度の場合には、１０個全て
のＴＦＴでゲートリーク電流が１×１０-11 Ａ以下、角
度θ＝５５度の場合には、ゲートリーク電流が１×１０
-11 Ａ以上のＴＦＴが２個以下、角度θ＝６５度、８０
度の場合には、１×１０-11 Ａ以上のＴＦＴが３個以上
生じることが分かった。
にはゲートリーク電流は低く、角度θ＝４５度を越えた
場合にはゲートリークが高くなることが分かった。すな
わち、角度θ＝４５度、３０度の場合には、１０個全て
のＴＦＴでゲートリーク電流が１×１０-11 Ａ以下、角
度θ＝５５度の場合には、ゲートリーク電流が１×１０
-11 Ａ以上のＴＦＴが２個以下、角度θ＝６５度、８０
度の場合には、１×１０-11 Ａ以上のＴＦＴが３個以上
生じることが分かった。
【００３４】また、角度θ＝３０度とした場合には、ゲ
ートリーク電流を約１×１０-13 Ａにすることができ、
角度θ＝４０°の場合のそれよりも約２桁低い値にする
ことが可能であった。
ートリーク電流を約１×１０-13 Ａにすることができ、
角度θ＝４０°の場合のそれよりも約２桁低い値にする
ことが可能であった。
【００３５】このように本実施例によれば、ゲートリー
ク電流の低いコプラナ型ＴＦＴを実現でき、したがっ
て、コントラスト比の低下が起こらないＴＦＴ液晶表示
装置が得られるようになる。
ク電流の低いコプラナ型ＴＦＴを実現でき、したがっ
て、コントラスト比の低下が起こらないＴＦＴ液晶表示
装置が得られるようになる。
【００３６】
【発明の効果】以上詳述したように本発明によれば、透
光性絶縁基板とチャネル幅方向側の活性層の側面とのな
す角度を４５度以下にすることにより、コプラナ型ＴＦ
Ｔをスイッチング素子として用いても、コントラスト比
の低下が起きない液晶表示装置を提供できる。
光性絶縁基板とチャネル幅方向側の活性層の側面とのな
す角度を４５度以下にすることにより、コプラナ型ＴＦ
Ｔをスイッチング素子として用いても、コントラスト比
の低下が起きない液晶表示装置を提供できる。
【図１】本発明の一実施例に係るゲート上置（コプラ
ナ）型のＴＦＴの平面図
ナ）型のＴＦＴの平面図
【図２】図１のＴＦＴのＡ−Ａ´断面図
【図３】従来のゲート上置（コプラナ）型のＴＦＴの平
面図
面図
【図４】図３のＴＦＴのＢ−Ｂ´断面図
１…透明絶縁基板 ２…活性層 ３…ゲート絶縁膜 ４…ゲート電極 ５…層間絶縁膜 ６…ドレイン領域 ７…ソース領域 ８…ソース電極 ９…ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川久 慶人 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内
Claims (1)
- 【請求項１】マトリクス配列された画素電極と、これら
画素電極の電位により液晶の配向が制御される液晶層
と、前記画素電極にソースが接続されたスイッチング素
子としての薄膜トランジスタと、前記薄膜トランジスタ
のゲートに接続されたゲート線と、前記薄膜トランジス
タのドレインに接続されたデータ線とを具備してなり、 前記薄膜トランジスタは、表面が絶縁性の基板上に形成
された半導体材料の活性層上にＣＶＤ法により成膜され
たゲート絶縁膜を介してゲート電極が配設されてなり、
かつ前記表面が絶縁性の基板とチャネル幅方向側の前記
活性層の側面とのなす角度が４５度以下であることを特
徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5608795A JPH08255915A (ja) | 1995-03-15 | 1995-03-15 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5608795A JPH08255915A (ja) | 1995-03-15 | 1995-03-15 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08255915A true JPH08255915A (ja) | 1996-10-01 |
Family
ID=13017322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5608795A Pending JPH08255915A (ja) | 1995-03-15 | 1995-03-15 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08255915A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100381932C (zh) * | 2002-03-29 | 2008-04-16 | 株式会社液晶先端技术开发中心 | 薄膜晶体管 |
| JP2008147516A (ja) * | 2006-12-12 | 2008-06-26 | Mitsubishi Electric Corp | 薄膜トランジスタ及びその製造方法 |
-
1995
- 1995-03-15 JP JP5608795A patent/JPH08255915A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100381932C (zh) * | 2002-03-29 | 2008-04-16 | 株式会社液晶先端技术开发中心 | 薄膜晶体管 |
| JP2008147516A (ja) * | 2006-12-12 | 2008-06-26 | Mitsubishi Electric Corp | 薄膜トランジスタ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| US6559478B1 (en) | Semiconductor integrated circuit and method of fabricating same | |
| JP2564725B2 (ja) | Ｍｏｓ型トランジスタの作製方法 | |
| US5834071A (en) | Method for forming a thin film transistor | |
| JP3483581B2 (ja) | 半導体装置 | |
| JP2001127302A (ja) | 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置 | |
| US6596572B1 (en) | Method of fabricating a thin-film transistor having a plurality of island-like regions | |
| US6717178B2 (en) | Semiconductor devices fabricated using sputtered silicon targets | |
| US5733793A (en) | Process formation of a thin film transistor | |
| JP2004007004A (ja) | 半導体装置 | |
| KR100328126B1 (ko) | 트렌치게이트구조를갖는다결정실리콘박막트랜지스터의제조방법 | |
| JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH1197699A (ja) | 薄膜トランジスタ | |
| JP2698182B2 (ja) | 薄膜トランジスタ | |
| JPH08255915A (ja) | 液晶表示装置 | |
| JPH01302768A (ja) | 逆スタガー型シリコン薄膜トランジスタ | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR20020060113A (ko) | 결정화된 폴리실리콘층 상에 보호막이 형성된 투명 기판을제공하는 방법, 그 폴리실리콘 활성층 형성 방법 및 이를이용한 폴리실리콘 박막 트랜지스터 제조 방법 | |
| US7271410B2 (en) | Active matrix circuit | |
| JPH0645607A (ja) | 液晶表示装置及びその製造方法 | |
| JP3352998B2 (ja) | 半導体装置の作製方法 | |
| JPH08186262A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0621098A (ja) | 半導体装置及びその製造方法 | |
| JP3390731B2 (ja) | 半導体装置 | |
| JPH0982970A (ja) | 非単結晶半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040210 |