JPH1184363A - 液晶表示パネル及びその製造方法 - Google Patents
液晶表示パネル及びその製造方法Info
- Publication number
- JPH1184363A JPH1184363A JP24729897A JP24729897A JPH1184363A JP H1184363 A JPH1184363 A JP H1184363A JP 24729897 A JP24729897 A JP 24729897A JP 24729897 A JP24729897 A JP 24729897A JP H1184363 A JPH1184363 A JP H1184363A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- liquid crystal
- light
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Optical Elements Other Than Lenses (AREA)
Abstract
方式の液晶表示パネルにおいて、遮光層等からのTFT
へのコンタミネーションを低く抑えることにより、戻り
光に対する遮光性を高めると共にトランジスタ特性を高
める。 【解決手段】液晶表示パネル(100)は、一対の第1
及び第2基板(1、2)間に挟持された液晶(50)
と、第1基板にマトリクス状に設けられた画素電極(1
1)と、これをスイッチング制御するTFT(30)
と、第1基板とTFTとの間に設けられた遮光層(3)
と、遮光層とTFTとの間に2種類の絶縁層(41a、
41b)とを備える。
Description
ンジスタ)駆動によるアクティブマトリクス駆動方式の
液晶表示パネル及びその製造方法の技術分野に属し、特
に、液晶プロジェクタ等に用いられる、TFTの下側に
ブラックマトリクスを設けた形式の液晶表示パネル及び
その製造方法の技術分野に属する。
イトバルブとして用いられる液晶表示パネルにおいては
一般に、液晶層を挟んでTFTアレイ基板に対向配置さ
れる対向基板の側から投射光が入射される。ここで、投
射光がTFTのa−Si(アモルファスシリコン)膜や
p−Si(ポリシリコン)膜から構成されたチャネル形
成用の領域に入射すると、この領域において光電変換効
果により光電流が発生してしまいTFTのトランジスタ
特性が劣化する。このため、対向基板には、各TFTに
夫々対向する位置に複数のブラックマトリクスと呼ばれ
る遮光層が形成されるのが一般的である。このようなブ
ラックマトリクスは、Cr(クロム)などの金属材料
や、カーボンをフォトレジストに分散した樹脂ブラック
などの材料から作られ、上述のTFTのa−Si膜やp
−Si膜に対する遮光の他に、コントラストの向上、色
材の混色防止などの機能を有する。
特にトップゲート構造(即ち、TFTアレイ基板上にお
いてゲート電極がチャネルの上側に設けられた構造)を
採る正スタガ型又はコプラナー型のa−Si又はp−S
iTFTを用いる場合には、投射光の一部が液晶プロジ
ェクタ内の投射光学系により戻り光として、TFTアレ
イ基板の側からTFTのチャネルに入射するのを防ぐ必
要がある。
報、特公平3−52611号公報、特開平3−1251
23号公報、特開平8−171101号公報等では、石
英基板等からなるTFTアレイ基板上においてTFTに
対向する位置(即ち、TFTの下側)にも、ブラックマ
トリクスを形成した液晶表示パネルを提案している。こ
のように形成したブラックマトリクスにより、TFTの
a−Si膜やp−Si膜に対する戻り光の遮光が可能と
なるとされている。特にこの技術によれば、TFTアレ
イ基板上のブラックマトリクス形成工程の後に行われる
TFT形成工程における高温処理により、ブラックマト
リクスが破壊されたり溶融したりしないようにするため
に、ブラックマトリクスを不透明な高融点金属から形成
するようにしている。
融点金属からなるブラックマトリクスをTFTの形成領
域から電気的に絶縁するために、ブラックマトリクスの
上には、NSG(ノンドープトシリケートガラス)等の
シリケートガラスなどからなる層間絶縁層が設けられ
る。そして、この層間絶縁層を下地として、その上にT
FTが高温プロセスにより形成されるものとされてい
る。
た従来の技術によれば、以下の問題点がある。即ち先
ず、高融点金属からなる戻り光の遮光用のブラックマト
リクス上に、シリケートガラスなどの単一層である、層
間絶縁層を介してTFTを形成する構成では、層間絶縁
層を介してブラックマトリクスからTFTへのコンタミ
ネーション(汚染)が起きたり、層間絶縁層を構成する
NSG等のシリケートガラスからも、TFTへのコンタ
ミネーションが起こったりする。より具体的には、ゲー
ト絶縁膜を形成する際やチャネル用のp−Si層を形成
する際などの高温プロセス時等に、高融点金属からなる
ブラックマトリクスやNSG等からなる層間絶縁層が含
むカーボン、水素、水分などの不純物や金属元素等によ
る、TFT形成領域へのコンタミネーションが起こる。
このため、最終的に形成されるTFTのトランジスタ特
性が劣化してしまう。
の単一層から層間絶縁層を形成する構成では、当該層間
絶縁層の厚みを限られた範囲内に納めつつ十分高い絶縁
性を得ることや、局所的に絶縁性の低い部分の発生を防
ぐことは困難である。
ば、TFTの下側に遮光膜を形成したことにより必然的
な構成要素となる層間絶縁層や遮光層からのコンタミネ
ーションが増加してTFTのトランジスタ性が劣化する
という問題点が有り、更に層間絶縁層における絶縁不良
により、装置欠陥率が増えてしまうという問題点もあ
る。
のであり、TFT等のスイッチング素子へのコンタミネ
ーションが低く抑えられており、スイッチング素子の下
側からの戻り光等の光に対する遮光性能が高く且つ該ス
イッチング素子のスイッチング特性が高いアクティブマ
トリクス駆動方式の液晶表示パネル及びその製造方法を
提供することを課題とする。
示パネルは上記課題を解決するために、一対の第1及び
第2基板と、該第1及び第2基板間に挟持された液晶
と、前記第1基板の前記液晶に対面する側にマトリクス
状に設けられた複数の透明な画素電極と、該複数の画素
電極に夫々隣接する位置において前記第1基板に設けら
れており前記複数の画素電極を夫々スイッチング制御す
る複数のスイッチング素子と、該複数のスイッチング素
子に夫々対向する位置において前記第1基板と前記複数
のスイッチング素子との間に夫々設けられた高融点金属
からなる遮光層と、前記遮光層と前記複数のスイッチン
グ素子との間に設けられた少なくとも2種類の絶縁層と
を備えたことを特徴とする。
ば、例えばW(タングステン)、Ti(チタン)、Cr
(クロム)、Ta(タンタル)、Mo(モリブデン)、
Pd(鉛)等の高融点金属単体や、これらを含む高融点
金属シリサイド(例えば、WSi(タングステンシリサ
イド)等)などの高融点金属からなる遮光層は、TFT
等のスイッチング素子に対向する位置に設けられている
ので、第1基板の側から戻り光などの光が当該液晶表示
パネルに入射しても、この光がスイッチング素子に入射
するのを防ぐことが出来る。
の間には、少なくとも2種類の絶縁層が設けられてい
る。これらの絶縁層は、例えば積層されて多層構造の層
間絶縁層として機能する。このため、例えばSiO2系
の膜からなる絶縁層やSiN系の膜からなる絶縁層など
の異なる種類の絶縁層の間には、必ず界面が存在するこ
とになる。仮に前述した従来の技術のように単一層から
層間絶縁層が構成され、このような界面が存在しない場
合には、液晶表示パネルの製造プロセスにおいて特に高
温プロセス時などに、遮光層中や層間絶縁層中に存在す
るカーボン、水素、水分、金属元素などの不純物が層間
絶縁層上のTFT等のスイッチング素子形成用領域に現
われて、スイッチング素子をコンタミネート(汚染)す
る。しかしながら、本発明では2種類の絶縁層の間に存
在する界面にこれらの不純物の一部又は大部分がトラッ
プされるため、TFT等のスイッチング素子は、遮光層
や絶縁層からのコンタミネーションが低減された状態で
形成される。
れているため、当該液晶表示パネルの製造工程において
従来の技術のように単一層から層間絶縁層を形成する場
合よりも絶縁性を確実に且つ高信頼性で高めることがで
きる。また、各種の絶縁層を形成するプロセスを組み合
わせることで、製造プロセスの融通性も高くなり、用途
や仕様に応じて必要な絶縁性た層厚を持った層間絶縁層
を高経済性で効率良く製造することも可能となる。
は、スイッチング素子の下側からの戻り光等の光に対す
る遮光性能が高いことに加えて、スイッチング素子に対
するコンタミネーションが低減されており且つ絶縁層に
おける絶縁不良が低減されており、スイッチング素子の
スイッチング特性が非常に高められている。
題を解決するために請求項1に記載の液晶表示パネルに
おいて、前記少なくとも2種類の絶縁層は、SiO2系
の膜からなる第1絶縁層と、HTO膜(高温酸化シリコ
ン膜)からなる第2絶縁層とを含み、該第2絶縁層は該
第1絶縁層よりも前記スイッチング素子に近い側に位置
することを特徴とする。
ば、第1絶縁層は、NSG(ノンドープトシリケートガ
ラス)、PSG(リンシリケートガラス)、BSG(ボ
ロンシリケートガラス)、BPSG(ボロンリンシリケ
ートガラス)等の高絶縁性シリケートガラスなどのSi
O2系の膜からなる。また第2絶縁層は、HTO膜から
なる。ここで、NSG等のシリケートガラスなどのSi
O2系の膜からなる第1絶縁層は、カーボンや水素など
の不純物を含むが、一般にCVD法等を用いて形成が容
易である。これに対し、HTO膜からなる第2絶縁層
は、カーボンや水素などの不純物を殆ど含むことなく、
特に上述のように構成された第1絶縁層よりも不純物が
少なく高品質である。
素子から絶縁するためには、当該層間絶縁層として機能
する第1及び第2絶縁層にはある程度の厚みが必要であ
るが、上述のように形成が比較的容易な第1絶縁層によ
り、この必要な厚みの一部又は大部分が賄われる。そし
て、第2絶縁層は第1絶縁層よりもスイッチング素子に
近い側に位置しているので、製造プロセスにおいては、
第1絶縁層に含まれる不純物の一部又は大部分は第1絶
縁層と第2絶縁層との間に存在する界面にトラップさ
れ、スイッチング素子はこのように高品質のHTO膜
(第2絶縁層)上に形成される。このため、TFT等の
スイッチング素子は、遮光層や絶縁層からのコンタミネ
ーションが低減された状態で形成される。
題を解決するために請求項1に記載の液晶表示パネルに
おいて、前記少なくとも2種類の絶縁層は、SiN系の
膜からなる第1絶縁層とSiO2系の膜からなる第2絶
縁層とを含み、該第1絶縁層は該第2絶縁層よりも前記
遮光層に近い側に位置することを特徴とする。
ば、第1絶縁層は、窒化シリコン膜等のSiN系の膜か
らなる。また第2絶縁層は、NSG等の高絶縁性シリケ
ートガラスなどのSiO2系の膜からなる。ここで、S
iN系の膜からなる第1絶縁層は、SiO2系の膜から
なる第2絶縁層と比較して高融点金属からなる遮光層が
含む不純物をトラップする能力が高い。これに対し、S
iO2系の膜からなる第2絶縁層は、一般にCVD法等
を用いて形成が容易である。
素子から絶縁するためには、当該層間絶縁層として機能
する第1及び第2絶縁層にはある程度の厚みが必要であ
るが、上述のように形成が比較的容易な第2絶縁層によ
り、この必要な厚みの一部又は大部分が賄われる。そし
て、第1絶縁層は第2絶縁層よりも遮光層に近い側に位
置しているので、製造プロセスにおいては、遮光層に含
まれる不純物の一部又は大部分は第1絶縁層や第1絶縁
層と第2絶縁層との間に存在する界面にトラップされ、
スイッチング素子はこのように遮光層からのコンタミネ
ーションが殆ど届かない第2絶縁層上に形成される。こ
のため、TFT等のスイッチング素子は、遮光層や絶縁
層からのコンタミネーションが低減された状態で形成さ
れる。
法は上記課題を解決するために請求項2に記載の液晶表
示パネルの製造方法であって、前記第1基板上に、高融
点金属ターゲットを用いたスパッタリング並びにフォト
リソグラフィ及びエッチングにより前記高融点金属から
前記遮光層を形成する工程と、該形成された遮光層上
に、CVD法、プラズマCVD法及び減圧CVD法のう
ちのいずれか一つにより前記SiO2系の膜から前記第
1絶縁層を形成する工程と、該形成された第1絶縁層上
に、減圧CVD法により前記HTO膜から前記第2絶縁
層を形成する工程とを備えたことを特徴とする。
点金属ターゲットを用いたスパッタリング並びにフォト
リソグラフィ及びエッチングにより、高融点金属から遮
光層が形成される。次にこの遮光層上に、CVD法、プ
ラズマCVD法又は減圧CVD法により、NSG等の高
絶縁性シリケートガラス膜などのSiO2系の膜から第
1絶縁層が形成される。次にこの第1絶縁層上に、減圧
CVD法によりHTO膜から第2絶縁層が形成される。
従って、第1絶縁層が形成された後、第1絶縁層に含ま
れる不純物は第1絶縁層と第2絶縁層との間に存在する
界面にトラップされる。そして、スイッチング素子は、
高品質のHTO膜(第2絶縁層)上に形成される。
法は上記課題を解決するために請求項3に記載の液晶表
示パネルの製造方法であって、前記第1基板上に、高融
点金属ターゲットを用いたスパッタリング並びにフォト
リソグラフィ及びエッチングにより前記高融点金属から
前記遮光層を形成する工程と、該形成された遮光層上
に、CVD法、プラズマCVD法及び減圧CVD法のう
ちの少なくとも一つにより前記SiN系の膜から前記第
1絶縁層を形成する工程と、該形成された第1絶縁層上
に、CVD法、プラズマCVD法及び減圧CVD法のう
ちの少なくとも一つにより前記SiO2系の膜から前記
第2絶縁層を形成する工程とを備えたことを特徴とす
る。
点金属ターゲットを用いたスパッタリング並びにフォト
リソグラフィ及びエッチングにより、高融点金属から遮
光層が形成される。次にこの遮光層上に、CVD法、プ
ラズマCVD法又は減圧CVD法により、窒化シリコン
膜等のSiN系の膜から第1絶縁層が形成される。次に
この第1絶縁層上に、CVD法、プラズマCVD法又は
減圧CVD法により、NSG等の高絶縁性シリケートガ
ラス膜などのSiO2系の膜から第2絶縁層が形成され
る。従って、遮光層に含まれる不純物の一部又は大部分
は第1絶縁層や第1絶縁層と第2絶縁層との間に存在す
る界面にトラップされる。そして、スイッチング素子は
このように遮光層からのコンタミネーションが殆ど届か
ない第2絶縁層上に形成される。
に説明する実施の形態から明らかにされよう。
に基づいて説明する。
示パネルの断面図である。尚、図1においては、各層や
各部材を図面上で認識可能な程度の大きさとするため、
各層や各部材毎に縮尺を異ならしめてある。また図2
は、図1に示したTFTアレイ基板1上に形成される各
種電極等の平面図である。
透明な第1基板の一例を構成するTFTアレイ基板1
と、これに対向配置される透明な第2基板の一例を構成
する対向基板2とを備えている。TFTアレイ基板1
は、例えば石英基板からなり、対向基板2は、例えばガ
ラス基板からなる。
に、マトリクス状に複数の透明な画素電極11が設けら
れており、図1に示すようにその上側には、ラビング処
理等の所定の配向処理が施された配向膜12が設けられ
ている。画素電極11は例えば、ITO膜(インジウム
・ティン・オキサイド膜)などの透明導電性薄膜からな
る。また配向膜12は例えば、ポリイミド薄膜などの有
機薄膜からなる。
共通電極21が設けられており、その下側には、ラビン
グ処理等の所定の配向処理が施された配向膜22が設け
られている。共通電極21は例えば、ITO膜などの透
明導電性薄膜からなる。また配向膜22は、ポリイミド
薄膜などの有機薄膜からなる。
示すように、複数の画素電極11に夫々隣接する位置
に、複数の画素電極11を夫々スイッチング制御する、
スイッチング素子の一例としての複数のTFT30が設
けられている。
ス23が、TFT30に対向する所定領域に設けられて
いる。このようなブラックマトリクスは、Cr(クロ
ム)やNi(ニッケル)などの金属材料や、カーボンや
Ti(チタン)をフォトレジストに分散した樹脂ブラッ
クなどの材料から作られ、TFT30のp−Si(ポリ
シリコン)層32に対する遮光の他に、コントラストの
向上、色材の混色防止などの機能を有する。
電極21とが対面するように配置されたTFTアレイ基
板1と対向基板2との間には、後述のシール剤52(図
4及び図5参照)により囲まれた空間に液晶が封入さ
れ、液晶層50が形成される。液晶層50は、画素電極
11からの電界が印加されていない状態で配向膜12及
び22により所定の配向状態を採る。液晶層50は、例
えば一種又は数種類のネマティック液晶を混合した液晶
からなる。シール剤52は、二つの基板1及び2をそれ
らの周辺で張り合わせるための接着剤である。
FTアレイ基板1と複数のTFT30との間には、例え
ばWSi(タングステンシリサイド)からなる遮光層3
が夫々設けられている。更に、遮光層3と複数のTFT
30との間には、第1層間絶縁層41が設けられてい
る。第1層間絶縁層41は、TFT30を構成するp−
Si層32を遮光層3から電気的絶縁するために設けら
れるものである。更に、第1層間絶縁層41は、TFT
アレイ基板1の全面に形成されることにより、TFT3
0のための下地膜としての機能をも有する。即ち、TF
Tアレイ基板1の表面の研磨時における荒れや、洗浄後
に残る汚れ等でTFT30の特性の劣化を防止する機能
を有する。
及びPdのうちの少なくとも一つを含む高融点金属シリ
サイド(例えば、タングステンシリサイドWSi)から
なる。このように高融点金属シリサイドから構成する
と、即ち、シリコンを遮光層3の材料に含ませると、シ
リコンを含んでなるTFTアレイ基板1や第1層間絶縁
層41との熱的相性が良くなる。より具体的には、高温
環境と常温環境とに置かれた場合でも、遮光層3とTF
Tアレイ基板1や第1層間絶縁層41との間で、熱膨張
率等の物理的性質の差に起因して発生する応力が緩和さ
れる。
を介して所定の配線を経て、接地されているか又は定電
位源に接続されている。このため、遮光層3の電位が変
化することにより、TFT30のスイッチング特性等に
悪影響を及ぼすことがない。但し、遮光層3は電気的に
浮遊していてもよいし、或いは、遮光層3を後述の蓄積
容量(図3参照)用の配線として使用することも可能で
ある。
一例としての第1層41a及び第2層41bが積層され
てなる多層構造を有する。
層41の好ましい第1例としては、第1層41aは、N
SG(ノンドープトシリケートガラス)、PSG(リン
シリケートガラス)、BSG(ボロンシリケートガラ
ス)、BPSG(ボロンリンシリケートガラス)等の高
絶縁性シリケートガラスなどのSiO2系の膜からな
り、第2層41bは、HTO膜(高温酸化シリコン膜)
からなる。この場合、NSG等のシリケートガラスなど
のSiO2系の膜からなる第1層41aは、カーボンや
水素などの不純物を含むが、後述の製造プロセスにおい
て説明するように一般にCVD法等を用いて形成が容易
である。これに対し、HTO膜からなる第2層41b
は、カーボンや水素などの不純物を殆ど含むことなく、
第1層41aよりも不純物が少なく高品質である。この
第1層間絶縁層41の第1例では、遮光層3をTFT3
0から絶縁するためには、第1層間絶縁層41にはある
程度の厚みが必要であるが、上述のように形成が比較的
容易な第1層41aにより、この必要な厚みの一部又は
大部分が賄われる。そして、第2層41bは第1層41
aよりもTFT30に近い側(図で上側)に位置してい
るので、後述の製造プロセスにおいては、第1層41a
に含まれる不純物は第1層41aと第2層41bとの間
に存在する界面にトラップされる。TFT30は、この
ように高品質のHTO膜からなる第2層41b上に、遮
光層3や第1層間絶縁層41からのコンタミネーション
が低減された状態で形成されている。
としては、第1層41aは、窒化シリコン膜等のSiN
系の膜からなり、第2層41bは、NSG等の高絶縁性
シリケートガラスなどのSiO2系の膜からなる。この
場合、SiN系の膜からなる第1層41aは、第2層4
1bよりも、WSi等の高融点金属からなる遮光層3が
含む不純物をトラップする能力が高い。これに対し、S
iO2系の膜からなる第2層41bは、第1例の場合と
同じく形成が容易である。この第1層間絶縁層41の第
2例では、遮光層3をTFT30から絶縁するために
は、やはり第1層間絶縁層41にはある程度の厚みが必
要であるが、上述のように形成が比較的容易な第2層4
1bにより、この必要な厚みの一部又は大部分が賄われ
る。そして、第1層41aは第2層41bよりも遮光層
3に近い側(図で下側)に位置しているので、後述の製
造プロセスにおいては、遮光層3に含まれる不純物は第
1層41aや第1層41aと第2層41bとの間に存在
する界面にトラップされる。TFT30は、このように
遮光層3からのコンタミネーションが殆ど届かない第2
層41b上に、遮光層3や第1層間絶縁層41からのコ
ンタミネーションが低減された状態で形成されている。
又は第2例において、仮に前述した従来の技術のよう
に、単一層から第1層間絶縁層41が構成されると仮定
すると、第1層間絶縁層41には第1層41a及び第2
層41bの間の界面が存在しないので、液晶表示パネル
100の製造プロセスにおいて特に高温プロセス時など
に、遮光層3中や第1層間絶縁層41中に存在するカー
ボン、水素、水分、金属元素などの不純物が第1層間絶
縁層41上のTFT30形成用領域に現われて、TFT
30をコンタミネート(汚染)してしまうのである。
び第2例は夫々、第1層41a及び第2層41bが積層
されてなる多層構造を有するため、従来の技術のように
単一層からなる場合よりも、例えば局所的に絶縁不良を
起こす可能性が低く、絶縁層としての信頼性が高い。更
に、多層構造により絶縁性を高めることも容易である。
電極31(走査電極)、ゲート電極31からの電界によ
りチャネルが形成されるp−Si層32、ゲート電極3
1とp−Si層32とを絶縁するゲート絶縁層33、p
−Si層32に形成されたソース領域34、ソース電極
35(信号電極)、及びp−Si層32に形成されたド
レイン領域36を備えている。ドレイン領域36には、
複数の画素電極11のうちの対応する一つが接続されて
いる。ソース領域34及びドレイン領域36は後述のよ
うに、p−Si層32に対し、n型又はp型のチャネル
を形成するかに応じて所定濃度のn型用又はp型用のド
ーパントをドープすることにより形成されている。n型
チャネルのTFTは、動作速度が速いという利点があ
り、p型チャネルのTFTは、p型チャネルを形成する
のが容易であるという利点がある。ソース電極35(信
号電極)は、画素電極11と同様にITO膜等の透明導
電性薄膜から構成してもよいし、Al等の金属膜や金属
シリサイドなどの不透明な薄膜から構成してもよい。ま
た、ゲート電極31、ゲート絶縁層33及び第1層間絶
縁層41の上には、ソース領域34へ通じるコンタクト
ホール37及びドレイン領域36へ通じるコンタクトホ
ール38が夫々形成された第2層間絶縁層42が形成さ
れている。このソース領域34へのコンタクトホール3
7を介して、ソース電極35(信号電極)はソース領域
34に電気的接続されている。更に、ソース電極35
(信号電極)及び第2絶縁層42の上には、ドレイン領
域36へのコンタクトホール38が形成された第3層間
絶縁層43が形成されている。このドレイン領域36へ
のコンタクトホール38を介して、画素電極11はドレ
イン領域36に電気的接続されている。前述の画素電極
11は、このように構成された第3層間絶縁層43の上
面に設けられている。
p−Si層32は、光が入射するとp−Siが有する光
電変換効果により光電流が発生してしまいTFT30の
トランジスタ特性が劣化するが、本実施の形態では、対
向基板2には各TFT30に夫々対向する位置に複数の
ブラックマトリクス23が形成されているので、入射光
が直接にp−Si層32に入射することが防止される。
更にこれに加えて又は代えて、ゲート電極31を上側か
ら覆うようにソース電極35(信号電極)をAl等の不
透明な金属薄膜から形成すれば、ブラックマトリクス2
3と共に又は単独で、p−Si層32への入射光(即
ち、図1で上側からの光)の入射を効果的に防ぐことが
出来る。
構成された画素電極11は、TFTアレイ基板1上にマ
トリクス状に配列され、各画素電極11に隣接してTF
T30が設けられており、また画素電極11の縦横の境
界に夫々沿ってソース電極35(信号電極)及びゲート
電極31(走査電極)が設けられている。尚、図2は、
説明の都合上、画素電極11のマトリクス状配列等を簡
略化して示すためのものであり、実際の各電極は層間絶
縁層の間や上をコンタクトホール等を介して配線されて
おり、図1から分かるように3次元的により複雑な構成
を有している。
うに、画素電極11には蓄積容量70が夫々設けられて
いる。この蓄積容量70は、より具体的には、p−Si
層32と同一工程により形成されるp−Si層32’、
ゲート絶縁層33と同一工程により形成される絶縁層3
3’、ゲート電極31と同一工程により形成される蓄積
容量電極(容量線)31’、第2及び第3層間絶縁層4
2及び43、並びに第2及び第3層間絶縁層42及び4
3を介して蓄積容量電極31’に対向する画素電極11
の一部から構成されている。このように蓄積容量70が
設けられているため、デューティー比が小さくても高詳
細な表示が可能とされる。尚、蓄積容量電極(容量線)
31’は、図2に示すように、TFTアレイ基板1の面
上においてゲート電極(走査電極)31と平行に設けら
れている。また前述のように、遮光層3を蓄積容量70
の配線として利用することも可能である。
00の全体構成を図4及び図5を参照して説明する。
尚、図4は、TFTアレイ基板1をその上に形成された
各構成要素と共に対向基板2の側から見た平面図であ
り、図5は、対向基板2を含めて示す図4のH−H’断
面図である。
は、シール剤52がその縁に沿って設けられており、そ
の内側に並行して対向基板2の周辺見切り53が規定さ
れている。シール剤52の外側の領域には、X側駆動用
ドライバ回路101及び実装端子102がTFTアレイ
基板1の一辺に沿って設けられており、Y側駆動用ドラ
イバ回路104が、この一辺に隣接する2辺に沿って設
けられている。更にTFTアレイ基板1の残る一辺に
は、複数の配線105が設けられている。また、シール
剤52の四隅には、TFTアレイ基板1と対向基板2と
の間で電気的導通をとるための導通剤からなる銀点10
6が設けられている。そして、図5に示すように、図4
に示したシール剤52とほぼ同じ輪郭を持つ対向基板2
が当該シール剤52によりTFTアレイ基板1に固着さ
れている。
動用ドライバ回路104は配線によりソース電極35
(信号電極)及びゲート電極31(走査電極)に夫々電
気的接続されている。X側駆動用ドライバ回路101に
は、図示しない制御回路から即時表示可能な形式に変換
された表示信号が入力され、Y側駆動用ドライバ回路1
04がパルス的にゲート電極31(走査電極)に順番に
ゲート電圧を送るのに合わせて、X側駆動用ドライバ回
路101は表示信号に応じた信号電圧をソース電極35
(信号電極)に送る。本実施の形態では特に、TFT3
0はp−Si(ポリシリコン)タイプのTFTであるの
で、TFT30の形成時に同一工程で、X側駆動用ドラ
イバ回路101及びY側駆動用ドライバ回路104を形
成することも可能であり、製造上有利である。
側駆動用ドライバ回路104をTFTアレイ基板1の上
に設ける代わりに、例えばTAB(テープオートメイテ
ッドボンディング基板)上に実装された駆動用LSI
に、TFTアレイ基板1の周辺部に設けられた異方性導
電フィルムを介して電気的及び機械的に接続するように
してもよい。
が、対向基板2の投射光が入射する側及びTFTアレイ
基板1の投射光が出射する側には夫々、例えば、TN
(ツイステッドネマティック)モード、 STN(スー
パーTN)モード、D−STN(ダブル−STN)モー
ド等の動作モードや、ノーマリーホワイトモード/ノー
マリーブラックモードの別に応じて、偏光フィルム、位
相差フィルム、偏光板などが所定の方向で配置される。
の動作について図1から図5を参照して説明する。
駆動用ドライバ回路101は、この表示信号に応じたタ
イミング及び大きさで信号電圧をソース電極35(信号
電極)に印加し、これと並行して、Y側駆動用ドライバ
回路104は、所定タイミングで電極31(走査電極)
にゲート電圧をパルス的に順次印加し、TFT30は駆
動される。これにより、ゲート電圧がオンとされた時点
でソース電圧が印加されたTFT30においては、ソー
ス領域34、p−Si層32に形成されたチャネル及び
ドレイン領域36を介して画素電極11に電圧が印加さ
れる。そして、この画素電極11の電圧は、ソース電圧
が印加された時間よりも例えば3桁も長い時間だけ蓄積
容量70(図3参照)により維持される。
ると、液晶層50におけるこの画素電極11と共通電極
21とに挟まれた部分における液晶の配向状態が変化
し、ノーマリーホワイトモードであれば、電圧が印加さ
れた状態で入射光がこの液晶部分を通過不可能とされ、
ノーマリーブラックモードであれば、電圧が印加された
状態で入射光がこの液晶部分を通過可能とされ、全体と
して液晶表示パネル100からは表示信号に応じたコン
トラストを持つ光が出射する。
には、遮光層3が設けられているので、前述のように戻
り光による悪影響が低減されるため、TFT30のトラ
ンジスタ特性が改善されており、最終的には、液晶表示
パネル100により、高コントラストで色付きの良い高
画質の画像を表示することが可能となる。
は構成されているので、TFT30の下側からの戻り光
に対する遮光性能が高いことに加えて、TFT30に対
するコンタミネーションが低減されており且つ第1層間
絶縁層41における絶縁不良が低減されており、TFT
30のトランジスタ特性が非常に高い。加えて液晶表示
パネル100は、後述の如き製造プロセスにより製造さ
れるため、遮光層3を設けたことによる各層間の熱歪み
の発生も低減されており、従って各層における導通不良
や絶縁不良、各層間における剥離、戻り光に対する遮光
性低下を招く遮光層3中のクラック等の装置不良は低減
されている。
第1層41aと第2層41bとからなる多層構造を有す
る構成により、TFT30のトランジスタ特性がどの程
度改善されたかについて図6及び図7を参照して、検討
を加える。図6は、図1に示した液晶表示パネル100
についてのトランジスタ特性試験の結果を示す。これに
対し、図7は、図1に示した液晶表示パネル100の構
成において、第1層間絶縁層41をNSGの単一層から
形成した構成を有する比較例についてのトランジスタ特
性試験の結果を示す。尚、図6及び図7において、横軸
には、ゲート電極に印加するゲート電圧を示し、縦軸に
はその際に流れるドレイン電流を示す。また、ソース・
ドレイン電圧として15V及び4Vの2種類の状態につ
いて、夫々試験結果が示されている。
層41が多層構造を有する本実施の形態が、第1層間絶
縁層41が単一層構造を有する場合よりも遥かにトラン
ジスタのスイッチング特性が改善されていることが分か
る。
層3を全く設けることなく、戻り光の影響をそのまま受
けた例と比較すると、TFTのスイッチング特性は改善
されている。
スについて図8及び図9を参照して説明する。
基板、ハードガラス等のTFTアレイ基板1を用意す
る。ここで、好ましくはN2(窒素)等の不活性ガス雰
囲気且つ約1000℃の高温でアニール処理し、TFT
アレイ基板1中のカーボン、水素などの不純物を除去す
ると共に後に実施される高温プロセスにおいてTFTア
レイ基板1に生じる歪みを少なくする。このように処理
されたTFTアレイ基板1の全面に、 WSiターゲッ
トを用いたスパッタリングにより、遮光膜を形成する。
続いて、該形成された遮光膜上にフォトリソグラフィに
より遮光層3のパターンに対応するマスクを形成し、該
マスクを介して遮光膜に対し、例えばSF6/CF4/O
2を用いたケミカルドライエッチング等のエッチングを
行うことにより、この基板全面に形成された遮光膜をT
FT30を形成する予定の領域にのみ残して、遮光層3
を形成する。
融点金属シリサイドであるWSiからなる遮光層3とS
iを含む石英基板等からなるTFTアレイ基板1との熱
的相性は良く、例えば高融点金属単体から遮光層3を形
成した場合と比べて、高温環境と常温環境とに置かれた
際に、遮光層3とTFTアレイ基板1との間で、熱膨張
率等の物理的性質の差に起因して発生する応力が低減さ
れる。
0Å以上3000Å以下とされる。遮光層3の厚さを1
000Å以上とすることで、遮光率(透過率)1%以下
という、TFTアレイ1の側から戻り光が当該液晶表示
パネル100に入射してもTFT30の特性を劣化させ
ないに十分な遮光性が得られる。一方、遮光層3の厚さ
を3000Å以下とすることで、第1層間絶縁層41が
形成される遮光層3の上面の平坦化が促進されると共
に、厚さに伴って遮光層3に係る熱応力が過度に大きく
なるのを阻止し得る。また遮光層3の層厚としては、約
1500〜2500Åがより好ましくい。この範囲であ
れば、良好な遮光性が得られると共に、段差の問題も実
用上殆ど生じないで済む。
行う際には、TFTトランジスタ基板1の温度を約20
0℃以上の温度に保つことが好ましい。このようにスパ
ッタリングを行うと、遮光層3の透過率を実質的に上げ
ることなく(即ち、遮光性を実質的に低下させることな
く)、遮光層3に係る熱応力の発生をより低減すること
が出来る利点が得られる。
p−Si層32のうちチャンネル形成用の領域、ソース
領域34及びドレイン領域36をTFTアレイ基板1の
裏面から見て覆うように形成される。
すように、第1層41a及び第2層41bを積層するこ
とにより、多層構造を持つ第1層間絶縁層41を形成す
る。
G等の高絶縁性シリケートガラスなどのSiO2系の膜
からなり、第2層41bがHTO膜からなる第1例の場
合の第1層間絶縁層41の形成工程について説明する。
A)に示すように、遮光層3の上に、例えば、常圧又は
減圧CVD法やプラズマCVD法等による約680℃の
高温プロセスにより、TEOS(テトラ・エチル・オル
ソ・シリケート)ガス、TEB(テトラ・エチル・ボー
トレート)ガス、TMOP(テトラ・メチル・オキシ・
フォスレート)ガス等を用いて、NSG、PSG、BS
G、BPSG等の高絶縁性シリケートガラス膜などのS
iO2系の膜からなる第1層41aを形成する。
(2B)に示すように、第1層41a上に、減圧CVD
法によりHTO膜からなる第2層41bを形成する。こ
のように形成されるHTO膜は、カーボンや水素などの
不純物を殆ど含むことがない高品質膜である。ここで、
第1層41aの層厚は、約8000Åが好ましい。この
程度の厚さがあれば、遮光層3をTFT30から絶縁す
るために第1層間絶縁層41全体として必要な1000
0Å程度の厚みのかなりの部分を比較的容易に形成でき
る第1層41aにより賄えるからであり、逆に、これ以
上厚くても実益が少なく段差が生じる等の弊害が起きる
からである。他方、第2層41bの層厚は約2000〜
3000Åが好ましい。この程度の厚さがあれば、遮光
層3や第1層41aからの不純物をトラップする機能を
実用上十分に発揮できるからである。
1層41aの上に形成することで、遮光層3、第1層4
1a等に含まれる不純物を第1層41aと第2層41b
との間に存在する界面にトラップし、特に後のTFT3
0を形成するための高温プロセス時などに遮光層3、第
1層41a等からの不純物によりTFT30のp−Si
層32等を汚染しないようにする。以上のように本第1
例では、TFT30を高品質のHTO膜からなる第2層
41b上に、遮光層3や第1層間絶縁層41からのコン
タミネーションが低減された状態で形成することが可能
となる。
シリコン膜等のSiN系の膜からなり、第2層41bが
NSG等の高絶縁性シリケートガラスなどのSiO2系
の膜からなる第2例の場合の第1層間絶縁層41の形成
工程について説明する。
A)に示すように、遮光層3の上に、CVD法、プラズ
マCVD法又は減圧CVD法により、例えば窒化シリコ
ン膜などのSiN系の膜から第1層41aを形成する。
このように形成されるSiN系の膜からなる第1層41
aは、第2層41bよりも、WSi等の高融点金属から
なる遮光層3が含む不純物をトラップする能力が高い。
(2B)に示すように、第1層41a上に、例えば、常
圧又は減圧CVD法やプラズマCVD法等による約68
0℃の高温プロセスにより、TEOSガス、TEBガ
ス、TMOPガス等を用いて、NSG、PSG、BS
G、BPSG等の高絶縁性シリケートガラス膜などのS
iO2系の膜からなる第1層41aを形成する。ここ
で、第1層41aの層厚は、WSi等からなる遮光層3
からの不純物をトラップする機能を実用上十分に発揮さ
せるために約2000〜3000Åが好ましい。他方、
第2層41bの層厚は約8000Åが好ましい。この程
度の厚さがあれば、遮光層3をTFT30から絶縁する
ために第1層間絶縁層41全体として必要な10000
Å程度の厚みのかなりの部分を比較的容易に形成できる
第1層41aにより賄えるからである。
1層41aの上に形成することで、遮光層3、第2層4
1b等に含まれる不純物を第1層41aや第1層41a
と第2層41bとの間に存在する界面にトラップし、特
に後のTFT30を形成するための高温プロセス時など
に遮光層3、第2層41b等の不純物によりTFT30
のp−Si層32等を汚染しないようにする。以上のよ
うに本第2例では、TFT30を遮光層3からのコンタ
ミネーションが殆ど届かない第2層41b上に、遮光層
3や第1層間絶縁層41からのコンタミネーションが低
減された状態で形成することが可能となる。
形成された第1層間絶縁層41に重ねて、SOG(スピ
ンオンガラス:紡糸状ガラス)をスピンコートして又は
CMP(Chemical Mechanical P
olishing)処理を施すことにより、平坦な膜を
形成してもよい。このように、第1層間絶縁層41の上
面をスピンコート処理又はCMP処理により平坦化して
おけば、後に上側にTFT30を形成し易いという利点
が得られる。
約900℃のアニール処理を施すことにより、より汚染
を防ぐと共に平坦化してもよい。
(2A)及び工程(2B)によれば、第1層41a及び
第2層41bを積層して多層構造とすることで、TFT
30に対するコンタミネーションを最低限に抑えつつ、
従来の技術のように単一層から第1層間絶縁層41を形
成する場合よりも、限られた層厚条件や製造温度条件の
中で、第1層間絶縁層41の絶縁性を確実に且つ高信頼
性で高めることができる。また、第1層41a及び第2
層41bを各種の材料から形成するプロセスを組み合わ
せることで、製造プロセスの融通性も高くなり、用途や
仕様に応じて必要な絶縁性や層厚を持った第1層間絶縁
層41を高経済性で効率良く形成することも可能とな
る。
層間絶縁層41の上に、約450〜550℃、好ましく
は約500℃の比較的低温環境中で、流量約400〜6
00cc/minのモノシランガス、ジシランガス等を
用いた減圧CVD(例えば、圧力約20〜40PaのC
VD)により、a−Si(アモルファスシリコン)膜を
形成する。その後、窒素雰囲気中で、約600〜700
℃にて約1〜10時間、好ましくは、4〜6時間のアニ
ール処理を施することにより、p−Si(ポリシリコ
ン)膜を約500〜2000Åの厚さ、好ましくは約1
000Åの厚さとなるまで固相成長させる。この際、n
チャネル型のTFT30を作成する場合には、Sb(ア
ンチモン)、As(砒素)、P(リン)などのV族元素
のドーパントを僅かにイオン注入等によりドープする。
また、TFT30をpチャネル型とする場合には、Al
(アルミニウム)、B(ボロン)、Ga(ガリウム)、
In(インジウム)などのIII族元素のドーパントを僅
かにイオン注入等によりドープする。尚、a−Si膜を
経ないで、減圧CVD法等によりp−Si膜を直接形成
しても良い。或いは、減圧CVD法等により堆積したp
−Si膜にシリコンイオンを打ち込んで一旦非晶質化
(アモルファス化)し、その後アニール処理等により再
結晶化させてp−Si膜を形成しても良い。
Si層32を約900〜1300℃の温度、好ましくは
約1000℃の温度により熱酸化することにより、約3
00Åの比較的薄い厚さの熱酸化膜を形成する。更に減
圧CVD法等により高温酸化シリコン膜(HTO膜)や
窒化膜を約500Åの比較的薄い厚さに堆積し、多層構
造を持つゲート絶縁層33を形成する。この結果、p−
Si層32の厚さは、約300〜1500Åの厚さ、好
ましくは約350〜450Åの厚さとなり、ゲート絶縁
層33の厚さは、約200〜1500Åの厚さ、好まし
くは約300Åの厚さとなる。このように高温熱酸化時
間を短くすることにより、特に8インチ程度の大型ウエ
ーハを使用する場合に熱によるそりを防止することがで
きる。但し、p−Si層32を熱酸化することのみによ
り、単一層構造を持つゲート絶縁層33を形成してもよ
い。
Si層32上にゲート絶縁層33を介して、減圧CVD
法等によりp−Siを堆積した後、ゲートマスクを用い
たフォトリソグラフィ工程、エッチング工程等により、
ゲート電極31(走査電極)を形成する。
−Si層ではなく、Al等の金属膜又は金属シリサイド
膜から形成してもよいし、若しくはこれらの金属膜又は
金属シリサイド膜とp−Si膜を組み合わせて多層に形
成してもよい。この場合、ゲート電極31(走査電極)
を、ブラックマトリクス23が覆う領域の一部又は全部
に対応する遮光膜として配置すれば、金属膜や金属シリ
サイド膜の持つ遮光性により、ブラックマトリクス23
の一部又は全部を省略することも可能となる。この場合
特に、対向基板2とTFTアレイ基板1との貼り合わせ
ずれによる画素開口率の低下を防ぐことが出来る利点が
ある。
T30をLDD(LightlyDoped Drai
n Structure)構造を持つnチャネル型のT
FTとする場合、p型のp−Si層32に、先ずソース
領域34及びドレイン領域36のうちチャネル側に夫々
隣接する一部を構成する低濃度ドープ領域を形成するた
めに、ゲート電極31を拡散マスクとして、PなどのV
族元素のドーパントを低濃度で(例えば、Pイオンを1
〜3×1013/cm2のドーズ量にて)ドープし、続い
て、ゲート電極31よりも幅の広いマスクでレジスト層
をゲート電極31上に形成した後、同じくPなどのV族
元素のドーパントを高濃度で(例えば、Pイオンを1〜
3×1015/cm2のドーズ量にて)ドープする。ま
た、TFT30をpチャネル型とする場合、n型のp−
Si層32に、ソース領域34及びドレイン領域36を
形成するために、BなどのIII族元素のドーパントを用
いてドープする。このようにLDD構造とした場合、シ
ョートチャネル効果を低減できる利点が得られる。尚、
このように低濃度と高濃度の2段階に分けて、ドープを
行わなくても良い。例えば、低濃度のドープを行わず
に、オフセット構造のTFTとしてもよく、ゲート電極
31をマスクとして、Pイオン、Bイオン等を用いたイ
オン注入技術によりセルフアライン型のTFTとしても
よい。
−SiTFT及びpチャネル型p−SiTFTから構成
されるCMOS(相補型MOS)構造を持つX側駆動用
ドライバ回路101及びY側駆動用ドライバ回路104
をTFTアレイ基板1上の周辺部に形成する。 このよ
うに、TFT30はp−SiTFTであるので、TFT
30の形成時に同一工程で、X側駆動用ドライバ回路1
01及びY側駆動用ドライバ回路104を形成すること
ができ、製造上有利である。
ト電極31(走査電極)を覆うように、例えば、常圧又
は減圧CVD法やTEOSガス等を用いて、NSG、P
SG、BSG、BPSGなどのシリケートガラス膜、窒
化膜や酸化シリコン膜等からなる第2層間絶縁層42を
形成する。第2層間絶縁層42の層厚は、約5000〜
15000Åが好ましい。そして、ソース領域34及び
ドレイン領域36を活性化するために約1000℃のア
ニール処理を20分程度行った後、ソース電極31(信
号電極)に対するコンタクトホール37を、反応性エッ
チング、反応性イオンビームエッチング等のドライエッ
チングにより形成する。この際、反応性エッチング、反
応性イオンビームエッチングのような異方性エッチング
により、コンタクトホール37を開口した方が、開口形
状をマスク形状とほぼ同じにできるという利点がある。
但し、ドライエッチングとウエットエッチングとを組み
合わせて開口すれば、コンタクトホール37をテーパ状
にできるので、配線接続時の断線を防止できるという利
点が得られる。また、ゲート電極31(走査電極)を図
示しない配線と接続するためのコンタクトホールも、コ
ンタクトホール37と同一の工程により第2層間絶縁層
42に開ける。
層間絶縁層42の上に、スパッタリング処理等により、
Al等の低抵抗金属や金属シリサイド等を、約1000
〜5000Åの厚さに堆積し、更にフォトリソグラフィ
工程、ウエットエッチング工程等により、ソース電極3
5(信号電極)を形成する。
を、ブラックマトリクス23が覆う領域の一部又は全部
に対応する遮光膜として配置すれば、Al等の金属膜や
金属シリサイド膜の持つ遮光性により、ブラックマトリ
クス23の一部又は全部を省略することも可能となる。
この場合特に、対向基板2とTFTアレイ基板1との貼
り合わせずれによる画素開口率の低下を防ぐことが出来
る利点がある。
ス電極35(信号電極)上を覆うように、例えば、常圧
又は減圧CVD法やTEOSガス等を用いて、NSG、
PSG、BSG、BPSGなどのシリケートガラス膜、
窒化膜や酸化シリコン膜等からなる第3層間絶縁層43
を形成する。第3層間絶縁層43の層厚は、約5000
〜15000Åが好ましい。或いは、このようなシリケ
ートガラス膜に代えて又は重ねて、有機膜やSOG(ス
ピンオンガラス)をスピンコートして、若しくは又はC
MP処理を施して、平坦な膜を形成してもよい。
を電気的接続するためのコンタクトホール38を、反応
性エッチング、反応性イオンビームエッチング等のドラ
イエッチングにより形成する。この際、反応性エッチン
グ、反応性イオンビームエッチングのような異方性エッ
チングにより、コンタクトホール38を開口した方が、
開口形状をマスク形状とほぼ同じにできるという利点が
得られる。但し、ドライエッチングとウエットエッチン
グとを組み合わせて開口すれば、コンタクトホール38
をテーパ状にできるので、配線接続時の断線を防止でき
るという利点が得られる。
3層間絶縁層43の上に、スパッタリング処理等によ
り、ITO膜等の透明導電性薄膜を、約500〜200
0Åの厚さに堆積し、更にフォトリソグラフィ工程、ウ
エットエッチング工程等により、画素電極11を形成す
る。尚、当該液晶表示パネル100を反射型の液晶表示
装置に用いる場合には、Al等の反射率の高い不透明な
材料から画素電極11を形成してもよい。
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、図1に示した配向膜12が形成される。
は、ガラス基板等が先ず用意され、この上において複数
のTFT30に夫々対応した位置にブラックマトリクス
23が、例えば金属クロムをスパッタリングした後、フ
ォトリソグラフィ工程、エッチング工程を経て形成され
る。尚、ブラックマトリクス23は、CrやNiなどの
金属材料の他、カーボンやTiをフォトレジストに分散
した樹脂ブラックなどの材料から形成してもよい。その
後、対向基板2の全面にスパッタリング処理等により、
ITO等の透明導電性薄膜を、約500〜2000Åの
厚さに堆積することにより、共通電極21を形成する。
更に、共通電極21の全面にポリイミド系の配向膜の塗
布液を塗布した後、所定のプレティルト角を持つように
且つ所定方向でラビング処理を施すこと等により、配向
膜22が形成される。
FTアレイ基板1と対向基板2とは、配向膜12及び2
2が対面するようにシール剤52により張り合わされ、
真空吸引等により、両基板間の空間に、例えば複数種類
のネマティック液晶を混合してなる液晶が吸引されて、
所定層厚の液晶層50が形成される。
は、p−Si層32’を上述のp−Si層32と同一工
程により第1層間絶縁層41上に形成し、その上に絶縁
層33’を上述のゲート絶縁層33と同一工程により形
成し、更にその上に蓄積容量電極(容量線)31’をゲ
ート電極31と同一工程により形成すれば良い。
液晶表示パネル100が完成する。
ントラストで色付きの良い高画質の画像を表示すること
が可能な液晶表示パネル100を比較的容易に製造でき
る。
層間絶縁層41が有する多層構造をなす第1層41a及
び第2層41bについて、二つの具体的な例を挙げた
が、本実施の形態はこれらに限られず、例えば、遮光層
3の上にSiN系の膜、SiO2系の膜及びHTO膜を
この順で積層することにより3層構造を有する第1層間
絶縁層41を構成することも可能である。また、デポジ
ション温度を変えてCVD法を行うことにより、種類が
異なる複数のNSGなどからなる2層構造等を有する第
1層間絶縁層41を構成することも可能である。更に、
遮光層3を構成するWSi等の表面を陽極酸化すること
により、第1層間絶縁層41の第1層41aとすること
も可能である。
ラー液晶プロジェクタに適用されるため、3つの液晶表
示パネル100がRGB用のライトバルブとして夫々用
いられ、各パネルには夫々RGB色分解用のダイクロイ
ックミラーを介して分解された各色の光が入射光として
夫々入射されることになる。従って、各実施の形態で
は、対向基板2に、カラーフィルタは設けられていな
い。しかしながら、液晶表示パネル100においてもブ
ラックマトリックス23の形成されていない画素電極1
1に対向する所定領域にRGBのカラーフィルタをその
保護膜と共に、対向基板2上に形成してもよい。このよ
うにすれば、液晶プロジェクタ以外の直視型や反射型の
カラー液晶テレビなどのカラー液晶表示装置に本実施の
形態の液晶表示パネルを適用できる。
入射光を対向基板2の側から入射することとしたが、遮
光層3が存在するので、TFTアレイ基板1の側から入
射光を入射し、対向基板2の側から出射するようにして
も良い。即ち、このように液晶表示パネル100を液晶
プロジェクタに取り付けても、チャネル形成用のp−S
i層32に光が入射することを防ぐことが出来、高画質
の画像を表示することが可能である。
レイ基板1側における液晶分子の配向不良を抑制するた
めに、第3層間絶縁層43の上に更に平坦化膜をスピン
コート等で塗布してもよく、又はCMP処理を施しても
よい。
グ素子は、正スタガ型又はコプラナー型のp−SiTF
Tであるとして説明したが、逆スタガ型のTFTやa−
SiTFT等の他の形式のTFTに対しても、戻り光が
チャネル形成用の半導体層に入射するのを阻止するとい
う課題の下に、各種の形態での応用が可能である。
一例として液晶層50をネマティック液晶から構成した
が、液晶を高分子中に微小粒として分散させた高分子分
散型液晶を用いれば、配向膜12及び22、並びに前述
の偏光フィルム、偏光板等が不要となり、光利用効率が
高まることによる液晶表示パネルの高輝度化や低消費電
力化の利点が得られる。更に、画素電極11をAl等の
反射率の高い金属膜から構成することにより、液晶表示
パネル100を反射型液晶表示装置に適用する場合に
は、電圧無印加状態で液晶分子がほぼ垂直配向されたS
H(スーパーホメオトロピック)型液晶などを用いても
良い。更にまた、液晶表示パネル100においては、液
晶層50に対し垂直な電界(縦電界)を印加するように
対向基板2の側に共通電極21を設けているが、液晶層
50に平行な電界(横電界)を印加するように一対の横
電界発生用の電極から画素電極11を夫々構成する(即
ち、対向基板2の側には縦電界発生用の電極を設けるこ
となく、TFTアレイ基板1の側に横電界発生用の電極
を設ける)ことも可能である。このように横電界を用い
ると、縦電界を用いた場合よりも視野角を広げる上で有
利である。その他、各種の液晶材料(液晶相)、動作モ
ード、液晶配列、駆動方法等に本実施の形態を適用する
ことが可能である。
ば、高融点金属からなる遮光層は、第1基板と複数のス
イッチング素子との間に夫々設けられており、遮光層と
複数のスイッチング素子との間には、少なくとも2種類
の絶縁層が設けられているので、スイッチング素子の下
側からの戻り光等の光に対する遮光性能が高いことに加
えて、スイッチング素子に対するコンタミネーションが
低減され且つ絶縁層における絶縁不良が低減されること
で、スイッチング素子のスイッチング特性を非常に高め
られる。更に、当該液晶表示パネルの製造における製品
欠陥率を低減でき、歩留まりを向上できる。
ば、第1絶縁層はSiO2系の膜からなり、第2絶縁層
は、HTO膜からなり、第2絶縁層は第1絶縁層よりも
スイッチング素子に近い側に位置しているので、TFT
等のスイッチング素子を、遮光層や絶縁層からのコンタ
ミネーションが低減された状態で形成できるので、スイ
ッチング素子のスイッチング特性及び遮光性を非常に高
められる。
ば、第1絶縁層はSiN系の膜からなり、第2絶縁層は
SiO2系の膜からなり、第1絶縁層は第2絶縁層より
も遮光層に近い側に位置しているので、TFT等のスイ
ッチング素子を、遮光層や絶縁層からのコンタミネーシ
ョンが低減された状態で形成できるので、スイッチング
素子のスイッチング特性及び遮光性を非常に高められ
る。
絶縁層に含まれる不純物を第1絶縁層と第2絶縁層との
間に存在する界面にトラップし、TFT等のスイッチン
グ素子を、高品質のHTO膜(第2絶縁層)上に遮光層
や絶縁層からのコンタミネーションが低減された状態で
形成できる。
層に含まれる不純物を第1絶縁層や第1絶縁層と第2絶
縁層との間に存在する界面にトラップし、TFT等のス
イッチング素子を、遮光層からのコンタミネーションが
殆ど届かない第2絶縁層上に形成できる。
面図である。
イ基板の平面図である。
断面図である。
図である。
図である。
TFTの特性を示す特性図である。
TFTの特性を示す特性図である。
追って示す工程図(その1)である。
追って示す工程図(その2)である。
Claims (5)
- 【請求項1】 一対の第1及び第2基板と、 該第1及び第2基板間に挟持された液晶と、 前記第1基板の前記液晶に対面する側にマトリクス状に
設けられた複数の透明な画素電極と、 該複数の画素電極に夫々隣接する位置において前記第1
基板に設けられており前記複数の画素電極を夫々スイッ
チング制御する複数のスイッチング素子と、 該複数のスイッチング素子に夫々対向する位置において
前記第1基板と前記複数のスイッチング素子との間に夫
々設けられた高融点金属からなる遮光層と、 前記遮光層と前記複数のスイッチング素子との間に設け
られた少なくとも2種類の絶縁層とを備えたことを特徴
とする液晶表示パネル。 - 【請求項2】 前記少なくとも2種類の絶縁層は、Si
O2系の膜からなる第1絶縁層とHTO膜(高温酸化シ
リコン膜)からなる第2絶縁層とを含み、該第2絶縁層
は該第1絶縁層よりも前記スイッチング素子に近い側に
位置することを特徴とする請求項1に記載の液晶表示パ
ネル。 - 【請求項3】 前記少なくとも2種類の絶縁層は、Si
N系の膜からなる第1絶縁層とSiO2系の膜からなる
第2絶縁層とを含み、該第1絶縁層は該第2絶縁層より
も前記遮光層に近い側に位置することを特徴とする請求
項1に記載の液晶表示パネル。 - 【請求項4】 請求項2に記載の液晶表示パネルの製造
方法であって、 前記第1基板上に、高融点金属ターゲットを用いたスパ
ッタリング並びにフォトリソグラフィ及びエッチングに
より前記高融点金属から前記遮光層を形成する工程と、 該形成された遮光層上に、CVD法、プラズマCVD法
及び減圧CVD法のうちのいずれか一つにより前記Si
O2系の膜から前記第1絶縁層を形成する工程と、 該形成された第1絶縁層上に、減圧CVD法により前記
HTO膜から前記第2絶縁層を形成する工程とを備えた
ことを特徴とする液晶表示パネルの製造方法。 - 【請求項5】 請求項3に記載の液晶表示パネルの製造
方法であって、 前記第1基板上に、高融点金属ターゲットを用いたスパ
ッタリング並びにフォトリソグラフィ及びエッチングに
より前記高融点金属から前記遮光層を形成する工程と、 該形成された遮光層上に、CVD法、プラズマCVD法
及び減圧CVD法のうちの少なくとも一つにより前記S
iN系の膜から前記第1絶縁層を形成する工程と、 該形成された第1絶縁層上に、CVD法、プラズマCV
D法及び減圧CVD法のうちの少なくとも一つにより前
記SiO2系の膜から前記第2絶縁層を形成する工程と
を備えたことを特徴とする液晶表示パネルの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24729897A JP3620235B2 (ja) | 1997-09-11 | 1997-09-11 | 液晶表示パネル及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24729897A JP3620235B2 (ja) | 1997-09-11 | 1997-09-11 | 液晶表示パネル及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1184363A true JPH1184363A (ja) | 1999-03-26 |
JP3620235B2 JP3620235B2 (ja) | 2005-02-16 |
Family
ID=17161356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24729897A Expired - Lifetime JP3620235B2 (ja) | 1997-09-11 | 1997-09-11 | 液晶表示パネル及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3620235B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005086004A (ja) * | 2003-09-09 | 2005-03-31 | Seiko Epson Corp | 基板及びその製造方法並びに電気光学装置 |
JP2005086005A (ja) * | 2003-09-09 | 2005-03-31 | Seiko Epson Corp | 基板及びその製造方法並びに電気光学装置 |
US9823090B2 (en) | 2014-10-31 | 2017-11-21 | Allegro Microsystems, Llc | Magnetic field sensor for sensing a movement of a target object |
US10260905B2 (en) | 2016-06-08 | 2019-04-16 | Allegro Microsystems, Llc | Arrangements for magnetic field sensors to cancel offset variations |
-
1997
- 1997-09-11 JP JP24729897A patent/JP3620235B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005086004A (ja) * | 2003-09-09 | 2005-03-31 | Seiko Epson Corp | 基板及びその製造方法並びに電気光学装置 |
JP2005086005A (ja) * | 2003-09-09 | 2005-03-31 | Seiko Epson Corp | 基板及びその製造方法並びに電気光学装置 |
US9823090B2 (en) | 2014-10-31 | 2017-11-21 | Allegro Microsystems, Llc | Magnetic field sensor for sensing a movement of a target object |
US10260905B2 (en) | 2016-06-08 | 2019-04-16 | Allegro Microsystems, Llc | Arrangements for magnetic field sensors to cancel offset variations |
Also Published As
Publication number | Publication date |
---|---|
JP3620235B2 (ja) | 2005-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3424234B2 (ja) | 電気光学装置及びその製造方法 | |
KR100449772B1 (ko) | 전기광학장치, 전기광학장치의 제조 방법 및 전자기기 | |
JP3744227B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP3687399B2 (ja) | 電気光学装置及びその製造方法 | |
JP3711781B2 (ja) | 電気光学装置及びその製造方法 | |
JP4021014B2 (ja) | 液晶表示パネル及び薄膜トランジスタアレイ基板 | |
JPH11218781A (ja) | 液晶装置及びその製造方法並びに電子機器 | |
JP3374717B2 (ja) | 液晶表示パネルの製造方法 | |
JP4019600B2 (ja) | 電気光学装置及びプロジェクタ | |
JP3799943B2 (ja) | 電気光学装置およびプロジェクタ | |
JP4148239B2 (ja) | 液晶表示パネル | |
JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
JP4434262B2 (ja) | 液晶表示パネル | |
JP2001265255A6 (ja) | 電気光学装置及びその製造方法 | |
JP3783500B2 (ja) | 電気光学装置及び投射型表示装置 | |
JP3620235B2 (ja) | 液晶表示パネル及びその製造方法 | |
JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
JP3456384B2 (ja) | 液晶表示パネル | |
JP2006053572A (ja) | 電気光学装置およびそれを用いた表示装置 | |
JP3769389B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
JP3489409B2 (ja) | 液晶表示パネルの製造方法及び液晶表示パネル | |
JP3674260B2 (ja) | 液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ | |
JP3767204B2 (ja) | 電気光学装置 | |
JP3780653B2 (ja) | 液晶表示パネルの製造方法 | |
JPH11183934A (ja) | 液晶パネル及びその製造方法並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040907 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041108 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |