JPH1124107A - ディスプレイ及びディスプレイを備えた装置 - Google Patents
ディスプレイ及びディスプレイを備えた装置Info
- Publication number
- JPH1124107A JPH1124107A JP19650097A JP19650097A JPH1124107A JP H1124107 A JPH1124107 A JP H1124107A JP 19650097 A JP19650097 A JP 19650097A JP 19650097 A JP19650097 A JP 19650097A JP H1124107 A JPH1124107 A JP H1124107A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- pixel electrode
- film transistor
- region
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
置において、ブラックマトリクスと画素電極のコンタク
ト部とが接触してしまう問題を回避する。 【解決手段】 ブラックマトリクスを構成する遮光材料
を顔料を含有させ、遮光性を持たせた樹脂材料114で
もって構成する。そしてこの樹脂材料に直接開口119
を形成し、そこで画素電極120と薄膜トランジスタと
のコンタクトを行わせる。こうすることにより、ブラッ
クマトリクスを金属材料でもって構成していた場合にお
ける画素電極とブラックマトリクスとの接触の問題を解
決することができる。
Description
ティブマトリクス型の液晶ディスプレイの構造に関す
る。
レイが知られている。これは、マトリクス状に配置され
た各画素に薄膜トランジスタ(TFTと称される)を配
置した構造を有している。
の2つの形式がある。一般に透過型の液晶ディスプレイ
においては、画素に周辺部の縁の領域における液晶の配
向不良による表示のぼけを抑制するためにブラックマト
リクス(BMと称される)という遮蔽膜を配置する構成
が必要とされる。
るTFTを遮蔽する役割もある。図6に示すのは、従来
の透過型アクティブマトリクスディスプレイの画素部分
の断面、特にTFTが配置されている部分の断面であ
る。
ある。樹脂膜を用いるのは、その表面を平坦にできるか
らである。
る。図6においては、ブラックマトリクス201はTF
Tを遮蔽する役割を有している。
でITO電極203がTFTのドレイン電極206に開
口204を介してコンタクトしている。
材料でもって構成されている。ブラックマトリクスは、
画素電極203と接触してはいけないので、205で示
す部分では、多少のマージンをもってパターンが形成さ
れている。
201と画素電極203との接触が問題となる。といっ
て合わせマージンを大きくとると、ブラックマトリクス
の遮光膜として機能が損なわれてしまう。
明は、上述するブラックマトリクスと画素電極とが接触
してしまう問題を解決することを課題とする。
の一つは、薄膜トランジスタと、該薄膜トランジスタに
接続された画素電極と、前記薄膜トランジスタと前記画
素電極との間に形成された遮光性を有する樹脂材料でな
る膜と、を有し、前記樹脂材料でなる膜には、前記画素
電極と前記薄膜トランジスタとを接続するための開口
と、画素に対応する領域に形成された開口と、が形成さ
れていることを特徴とするディスプレイである。
には、薄膜トランジスタの不純物領域にドレイン電極1
10(容量を構成する一方の導電膜パターン)が接続さ
れ、さらにこの電極110に画素電極120が開口11
9において接続されている。
の樹脂膜に形成された開口119において、薄膜トラン
ジスタの不純物領域にコンタクトした電極110に画素
電極120がコンタクトしている。結果として、画素電
極120は薄膜トランジスタの不純物領域に接続(電気
的に接続)された状態となっている。
タと画素電極120とを接続するための開口119の他
に画素に対応する領域に形成した開口116(図3参
照)が形成されている。
(B)の122で示される部分において、画素電極12
0とブラックマトリクスとして機能する樹脂膜114と
の形成マージンやショートの問題に関する懸念を排除し
た透過型の液晶ディスプレイを得ることができる。
際してパネルを透過する光の光学変調に寄与する領域の
ことをいう。画面面積に対する画素の総面積の割合が開
口率となる。画素とならない領域の例としては、配線、
薄膜トランジスタの閉める領域、ブラックマトリクスに
よって遮蔽される領域を挙げることができる。
に樹脂膜114に開口115を形成し、この部分に補助
容量を形成する。また開口115は、TFTの上方(活
性層の上方)に形成される。こうすることで、大容量の
補助容量を形成することができ、しかも画素の開口率を
低下させない構成とすることができる。
の少なくとも一部の領域に重なった領域に形成すること
が好ましい。そして、補助容量の他方の電極を構成する
容量線117(図4参照)を薄膜トランジスタの活性層
の大部分に重なるようにして形成することが好ましい。
50%以上、好ましくは75%以上であることをいう。
この面積比率が大きい方が開口率を高める上では好まし
い。
形成した場合に問題となる開口率の低下を抑制すること
ができる。
不純物領域(ドレイン領域)104(図1参照)に接続
されたドレイン電極110と容量線117との間の誘電
体膜113を薄く、また誘電率の高い材料とすることが
できるので、高い容量を確保することができる。
ィスプレイを備えた装置としても有用なものとなる。即
ち、高開口率であるが故に高い画質を備えたディスプレ
イを備えた携帯情報端末等の装置として構成も発明に含
まれる。
間絶縁膜の一部を遮光性の樹脂材料でもって構成する。
この樹脂層114は図4に示されるように画素領域を取
り囲むようにパターニングされ、ブラックマトリクスと
して機能する。
に直接開口を形成し、そこで画素電極120のコンタク
トが形成される。こうすることで従来において必要とさ
れていた画素電極のコンタクト用の開口部におけるブラ
ックマトリクスとの位置合わせマージンを省くことがで
きる。
画素電極とブラックマトリクスとの接触によるショート
の問題を懸念する必要がないものとすることができる。
ラックマトリクスとなるパターン114の画素電極が設
けられる領域116と補助容量が設けられる領域115
とでパターンが設けられていない構造となっている。
マトリクスを構成する樹脂材料が設けられておらず、こ
の部分で補助容量が形成される構造となっている。この
補助容量は、画素TFTの上部に形成される。
液晶表示装置において、大きな容量を形成でき、しかも
画素の開口率の低下を抑制したものとすることができ
る。
クス型液晶パネルを構成するTFT基板側の作製工程を
示す。
リクス回路や周辺駆動回路が設けられた基板側のことで
ある。
なお、各図において、上側の図の点線で切った断面が下
側に示されている。
00上に結晶性珪素膜でなる活性層101を形成する。
ここでは活性層101の膜厚を50nmとする。
で切った断面が図1(B)である。
化窒化珪素膜等の下地膜が成膜されているものを用いて
もよい。また、基板としては、石英基板や絶縁膜が成膜
された半導体基板を用いてもよい。(これら本明細書に
開示する発明に利用できる基板を総称して絶縁表面を有
する基板と称する)
うな例を挙げることができる。まず、非晶質珪素膜を減
圧熱CVD法で成膜する。次にレーザー光の照射を行う
ことにより、この非晶質珪素膜を結晶化させ、結晶性珪
素膜とする。
グして活性層のパターン101を形成する。
ト絶縁膜として機能する酸化珪素膜102をプラズマC
VD法により、100nmの厚さに成膜する。
てゲイト電極103(ゲイト配線)を形成する。
シリサイド材料、アルミニウム、タンタル、さらにはそ
れらの膜の積層膜等を用いることができる。
極のパターンをマスクとして不純物イオンの注入を行
う。
ことができる。
は、質量分離を行って、ドーパントの選別を行い、選別
されたドーパント元素を加速注入する方法である。
法。これは、質量分離を行わなず、プラズマ中から引き
出されたイオン化したドーパント元素を加速注入する方
法。
の活性層パターン101の露呈した領域にドーピングが
行われる。
るためにN型を付与する不純物のドーピングを行う。こ
こではN型を付与する不純物として燐(P)を用いる。
あれば、P型を付与する不純物のドーピングを行う。P
型を付与する不純物としては、ボロン(B)を挙げるこ
とができる。
を行い、ドーパントの活性化と被ドーピング領域の結晶
性の回復とを行う。
の状態では、104と106の領域が不純物領域とな
る。特に104の領域がTFTのドレイン領域となる。
また、105の領域はチャネル領域となる。
1(A)に示す。
3が活性層101を3ヶ所で横切っている。このゲイト
配線103が横切った部分の活性層の領域がチャネル領
域となる。チャネル領域の一つは、図1(B)の105
で示される領域である。
3ヶ所設けられる。このような構造は、等価的に3つの
TFTが直列に接続されたものと見ることができる。
して窒化珪素膜107を200nmの厚さにプラズマC
VD法でもって成膜する。
ート法でもって成膜する。アクリル樹脂膜は表面が平坦
化されるように成膜する。またその膜厚は、最小の部分
で700nmとなるようにする。(図2(B))
そして図示しない金属膜を成膜し、それをパターニング
することにより、110で示すパターンと111で示す
パターンとを形成する。
膜は、80nm厚のチタン膜と400nm厚のアルミニ
ウム膜と80nm厚のチタン膜とを積層したものを用い
る。なお、各膜はスパッタ法で成膜する。
レイン領域にコンタクト用の開口109でコンタクトし
たドレイン電極である。このパターン110は、後に補
助容量の一方の電極として機能する。また、TFTを遮
光する遮光膜としても機能する。
FTのソース領域にコンタクト用の開口112でコンタ
クトしている。このソース線111に画素に供給する信
号電圧が供給される。
なってアクティブマトリクス領域に格子状に配置され
る。
った断面が図2(B)に示されている。
すように窒化珪素膜113を50nmの厚さにプラズマ
CVD法でもって成膜する。
クリル樹脂膜を成膜する。そして、この樹脂膜をパター
ニングすることにより、図3の114で示すパターンを
形成する。
クスとして機能する樹脂膜である。この樹脂膜パターン
114には、画素電極が形成される部分116と補助容
量が形成される部分115に開口が形成され、その部分
で窒化珪素膜113が露呈している。(その部分のパタ
ーンが抜かれている)
114は、後に形成される画素電極の周縁の縁に一部重
なるように形成される。
さに成膜する。そしてその膜をパターニングすることに
より、117で示すパターンを形成する。(図4)
り、ソース線111に平行に(形成される層が異なる
が)形成される。そして各画素において、画素TFTの
ドレイン電極110を一方の電極とし、この容量線を他
方の電極として、補助容量が形成される。この窒化珪素
膜113がこの補助容量の誘電体膜となる。
15において、ドレイン電極110と容量線パターン1
17とは、窒化珪素膜113を介して補助容量を形成し
ている。
上にほぼ重なって形成されるので、画素の開口率の低下
を防ぐことができる。また、この補助容量によって画素
TFTが遮光される構造となる。
が図4(B)で示される。
樹脂膜118を成膜する。そして、開口119を形成
し、さらに図示しないITO膜を成膜する。そしてこの
ITO膜をパターニングして、120及び121で示さ
れるパターンを形成する。
5(A)に示されるように上下に隣合う画素電極のパタ
ーンである。ITO以外には、一般に透明導電膜と称さ
れる透過性の導電膜を用いることができる。
切った断面が図5(B)である。
部分において、画素電極120のコンタクト開口119
がブラックマトリクスを構成する樹脂膜114に直接形
成される構造となっている。
ラックマトリクス114と画素電極120とを合わせマ
ージン等を考慮する必要がないものとすることができ
る。
ショートしてしまうような問題もない。
ックマトリクスとして絶縁性の樹脂材料を用い、画素電
極のコンタクト部の開口をこの樹脂材料に直接形成して
いるので、画素電極とTFTとのコンタクト部における
位置合わせマージンの問題や画素電極とブラックマトリ
クスとのショートの問題を回避することができる。
膜に、 (1)画素電極のTFTへのコンタクト用の開口 (2)画素電極部分に対応する領域の開口 (3)補助容量を形成するための開口 を形成することにより、透過型の液晶パネルとすること
ができる。
助容量を形成することで、画素の開口率を最大限高める
ことができる。即ち、補助容量を設けることで発生する
画素の開口率の低下を抑制することができる。
構成において、TFTの構造をボトムゲイト型とした場
合の例を示す。
て、(A)のE−E’で切った断面を(B)に示す。
ている部分は、実施例1に示すものと同じである。
をボトムゲイト型のものとした点である。
03を覆ってゲイト絶縁膜702が設けられ、さらに一
導電型とされた不純物領域702と704、さらにチャ
ネル領域となる705が形成された活性層が設けられた
構造を有している。
のと同様なものとなっている。即ち、図1の101で示
すものであるような形状を有し、ゲイト線が3ヶ所で交
差し、その部分でチャネル領域が形成されているような
構造を有している。
イオンのドーピングによって形成したものとなってい
る。
た装置の例を示す。図8(A)に示すのは、携帯型の情
報処理端末である。この情報処理端末は、本体2001
にアクティブマトリクス型の液晶ディスプレイまたはア
クティブマトリクス型のELディスプレイ、集積化回
路、さらに外部から情報を取り込むためのカメラ部20
02を備えている。
操作スイッチ2004が配置されている。
上させるために薄く、また軽くなるもと考えられてい
る。
トリクス型のディスプレイ2005が形成された基板上
周辺駆動回路や演算回路や記憶回路がTFTでもって集
積化されることが好ましい。
低消費電力で実現するため、より高い開口率を有したア
クティブマトリクス型表示装置が必要とされる。
て、他の実施例で示すような構成を採用することは有用
である。
ィスプレイである。この装置は、アクティブマトリクス
型の液晶ディスプレイやELディスプレイ2102を本
体2101に備えている。また、本体2101は、バン
ド2103で頭に装着できるようになっている。
ン装置である。この装置は、本体2201に液晶表示装
置2202と操作スイッチ2203を備え、アンテナ2
204で受診した信号によって、地理情報等を表示する
機能を有している。
この装置は、本体2301にアクティブマトリクス型の
液晶表示装置2304、操作スイッチ2305、音声入
力部2303、音声出力部2302、アンテナ2306
を備えている。
理端末と(D)に示す携帯電話とを組み合わせたような
構成も商品化されている。
メラである。これは、本体2401に受像部2406、
音声入力部2403、操作スイッチ2404、アクティ
ブマトリクス型の液晶ディスプレイ2402、バッテリ
ー2405を備えている。
のものを用いることとなる。
明細書で開示する発明においては、TFTの形式として
特に限定されるものではない。また、活性層を構成する
半導体の種類やその結晶性に関しても特に限定されるも
のではない。
にはチャネルドーピング技術等の改良技術を備えたTF
Tであってもよい。これは、必要に応じて適時選択する
ことができる。
アクティブマトリクス型液晶ディスプレイであれば利用
することができ、周辺駆動回路が外付け型であるか内蔵
型であるかは問われない。
により、金属材料でなるBMと画素電極とが接触してし
まう問題を解決することができる。また作製工程を簡略
化することができる。
歩留りを有する透過型の液晶ディスプレイを得ることが
できる。
ディスプレイの画素領域の作製工程を示す図。
ディスプレイの画素領域の作製工程を示す図。
ディスプレイの画素領域の作製工程を示す図。
ディスプレイの画素領域の作製工程を示す図。
ディスプレイの画素領域の作製工程を示す図。
液晶ディスプレイの画素領域を示す図。
ディスプレイの画素領域の作製工程を示す図。
交差部がゲイト電極) 104 不純物領域(導電型を付与された領域) 105 チャネル領域 106 不純物領域(導電型を付与された領域) 107 窒化珪素膜(層間絶縁膜) 108 アクリル樹脂膜(層間絶縁膜) 109 コンタクト用の開口 110 ドレイン電極(補助容量の一方の電極) 111 ソース線 112 TFTのソース領域とソース線とのコン
タクト 113 窒化珪素膜(補助容量の誘電体膜) 114 顔料含有のアクリル樹脂膜でなるブラッ
クマトリクス 115 補助容量用の開口(アクリル樹脂膜に形
成された開口) 116 画素領域に形成された開口 117 容量線(補助容量の他方の電極) 118 アクリル樹脂膜(層間絶縁膜) 119 画素電極のコンタクト用の開口 120 画素電極 121 画素電極 122 コンタクト開口部
Claims (16)
- 【請求項1】薄膜トランジスタと、 該薄膜トランジスタに接続された画素電極と、 前記薄膜トランジスタと前記画素電極との間に形成され
た遮光性を有する樹脂材料でなる膜と、 を有し、 前記樹脂材料でなる膜には、 前記画素電極と前記薄膜トランジスタとを接続するため
の開口と、 画素に対応する領域に形成された開口と、 が形成されていることを特徴とするディスプレイ。 - 【請求項2】薄膜トランジスタと、 該薄膜トランジスタに接続された画素電極と、 前記薄膜トランジスタと前記画素電極との間に形成され
た遮光性を有する樹脂材料でなる膜と、 を有し、 前記樹脂材料でなる膜には、 前記画素電極と前記薄膜トランジスタとを接続するため
の開口と、 画素に対応する領域に形成された開口と、 補助容量が形成される領域に形成された開口と、 が形成されていることを特徴とするディスプレイ。 - 【請求項3】請求項1または請求項2において、 ディスプレイは透過型の液晶ディスプレイであることを
特徴とするディスプレイ。 - 【請求項4】請求項1または請求項2において、樹脂材
料がブラックマトリクスとして機能することを特徴とす
るディスプレイ。 - 【請求項5】請求項2において、補助容量が形成される
領域に形成された開口は、薄膜トランジスタの上方に形
成されることを特徴とするディスプレイ。 - 【請求項6】請求項2において、補助容量が形成される
領域に形成された開口は、薄膜トランジスタの活性層の
少なくとも一部に重なった領域に形成されることを特徴
とする液晶ディスプレイ。 - 【請求項7】請求項2において、 補助容量は、補助容量が形成される領域に形成された開
口内において、画素電極にコンタクトしている導電膜と
該導電膜上に絶縁膜を介して設けられた容量線との間に
形成されたものであることを特徴とする液晶ディスプレ
イ。 - 【請求項8】請求項7において、 容量線は、薄膜トランジスタの活性層の大部分に重なっ
た領域に形成されることを特徴とする液晶ディスプレ
イ。 - 【請求項9】薄膜トランジスタと、 該薄膜トランジスタに接続された画素電極と、 前記薄膜トランジスタと前記画素電極との間に形成され
た遮光性を有する樹脂材料でなる膜と、 を有し、 前記樹脂材料でなる膜には、 前記画素電極と前記薄膜トランジスタとを接続するため
の開口と、 画素に対応する領域に形成された開口と、 が形成されていることを特徴とするディスプレイを用い
た装置。 - 【請求項10】薄膜トランジスタと、 該薄膜トランジスタに接続された画素電極と、 前記薄膜トランジスタと前記画素電極との間に形成され
た遮光性を有する樹脂材料でなる膜と、 を有し、 前記樹脂材料でなる膜には、 前記画素電極と前記薄膜トランジスタとを接続するため
の開口と、 画素に対応する領域に形成された開口と、 補助容量が形成される領域に形成された開口と、 が形成されていることを特徴とするディスプレイを用い
た装置。 - 【請求項11】請求項9または請求項10において、 ディスプレイは透過型の液晶ディスプレイであることを
特徴とするディスプレイを用いた装置。 - 【請求項12】請求項9または請求項10において、 樹脂材料がブラックマトリクスとして機能することを特
徴とするディスプレイを用いた装置。 - 【請求項13】請求項10において、補助容量が形成さ
れる領域に形成された開口は、TFTの上方に形成され
ることを特徴とする液晶ディスプレイを用いた装置。 - 【請求項14】請求項10において、補助容量が形成さ
れる領域に形成された開口は、TFTの少なくも一部に
重なった領域に形成されることを特徴とする液晶ディス
プレイを用いた装置。 - 【請求項15】請求項10において、 補助容量は、補助容量が形成される領域に形成された開
口内において、画素電極にコンタクトしている導電膜と
該導電膜上に絶縁膜を介して設けられた容量線との間に
形成されたものであることを特徴とする液晶ディスプレ
イ。 - 【請求項16】請求項15において、 容量線は、薄膜トランジスタの活性層の大部分に重なっ
た領域に形成されることを特徴とする液晶ディスプレ
イ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19650097A JP3892115B2 (ja) | 1997-07-07 | 1997-07-07 | ディスプレイ及びディスプレイを備えた装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19650097A JP3892115B2 (ja) | 1997-07-07 | 1997-07-07 | ディスプレイ及びディスプレイを備えた装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006299976A Division JP4832256B2 (ja) | 2006-11-06 | 2006-11-06 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1124107A true JPH1124107A (ja) | 1999-01-29 |
JP3892115B2 JP3892115B2 (ja) | 2007-03-14 |
Family
ID=16358797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19650097A Expired - Fee Related JP3892115B2 (ja) | 1997-07-07 | 1997-07-07 | ディスプレイ及びディスプレイを備えた装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3892115B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000315734A (ja) * | 1999-03-03 | 2000-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2011181938A (ja) * | 1999-03-03 | 2011-09-15 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2014032415A (ja) * | 1999-08-31 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2014078033A (ja) * | 2013-12-23 | 2014-05-01 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2015146466A (ja) * | 2008-12-03 | 2015-08-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2018207113A (ja) * | 1999-06-02 | 2018-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2022082644A (ja) * | 2010-09-13 | 2022-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07209670A (ja) * | 1994-01-24 | 1995-08-11 | Sony Corp | 表示パネル用半導体装置及びその製造方法 |
JPH08122522A (ja) * | 1994-10-27 | 1996-05-17 | Seiko Epson Corp | カラーフィルタ、ブラックマトリックス、表示装置、アクティブマトリックス型液晶表示装置、及びその製造方法 |
JPH09138426A (ja) * | 1995-09-14 | 1997-05-27 | Canon Inc | 半導体装置、それを用いた表示装置およびそれらの製造方法 |
-
1997
- 1997-07-07 JP JP19650097A patent/JP3892115B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07209670A (ja) * | 1994-01-24 | 1995-08-11 | Sony Corp | 表示パネル用半導体装置及びその製造方法 |
JPH08122522A (ja) * | 1994-10-27 | 1996-05-17 | Seiko Epson Corp | カラーフィルタ、ブラックマトリックス、表示装置、アクティブマトリックス型液晶表示装置、及びその製造方法 |
JPH09138426A (ja) * | 1995-09-14 | 1997-05-27 | Canon Inc | 半導体装置、それを用いた表示装置およびそれらの製造方法 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000315734A (ja) * | 1999-03-03 | 2000-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2011181938A (ja) * | 1999-03-03 | 2011-09-15 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2018207113A (ja) * | 1999-06-02 | 2018-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8933455B2 (en) | 1999-08-31 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising pixel |
JP2015008336A (ja) * | 1999-08-31 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015129968A (ja) * | 1999-08-31 | 2015-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9250490B2 (en) | 1999-08-31 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device including light shielding film |
JP2016153917A (ja) * | 1999-08-31 | 2016-08-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9466622B2 (en) | 1999-08-31 | 2016-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising a thin film transistor and a storage capacitor |
JP2014032415A (ja) * | 1999-08-31 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2015146466A (ja) * | 2008-12-03 | 2015-08-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10095071B2 (en) | 2008-12-03 | 2018-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device including transistor which includes oxide semiconductor |
US10838264B2 (en) | 2008-12-03 | 2020-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
US11175542B2 (en) | 2008-12-03 | 2021-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
JP2022082644A (ja) * | 2010-09-13 | 2022-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2014078033A (ja) * | 2013-12-23 | 2014-05-01 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3892115B2 (ja) | 2007-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9466622B2 (en) | Display device comprising a thin film transistor and a storage capacitor | |
US7541618B2 (en) | Liquid crystal device having a thin film transistor | |
KR100654927B1 (ko) | 반도체 장치 및 그의 제작방법 | |
US7537972B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2015228504A (ja) | 半導体装置 | |
JP2001313397A (ja) | 半導体装置およびその作製方法 | |
US8953110B2 (en) | Liquid crystal display and method for fabricating the same | |
JPH10288797A (ja) | 反射型液晶パネル及び反射型液晶パネルを用いた装置 | |
JPH11112002A (ja) | 半導体装置およびその製造方法 | |
JP3892115B2 (ja) | ディスプレイ及びディスプレイを備えた装置 | |
JP2002082630A (ja) | 電気光学装置 | |
JP4832256B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040608 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061206 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |