JPS5852342B2 - 基体上に珪化金属の層を設ける方法 - Google Patents

基体上に珪化金属の層を設ける方法

Info

Publication number
JPS5852342B2
JPS5852342B2 JP53065023A JP6502378A JPS5852342B2 JP S5852342 B2 JPS5852342 B2 JP S5852342B2 JP 53065023 A JP53065023 A JP 53065023A JP 6502378 A JP6502378 A JP 6502378A JP S5852342 B2 JPS5852342 B2 JP S5852342B2
Authority
JP
Japan
Prior art keywords
layer
silicide
silicon
substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53065023A
Other languages
English (en)
Other versions
JPS5413283A (en
Inventor
スタンレイ・ジリンスキー
ビリー・エル・クラウダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5413283A publication Critical patent/JPS5413283A/ja
Publication of JPS5852342B2 publication Critical patent/JPS5852342B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/14—Schottky barrier contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Electric Cables (AREA)

Description

【発明の詳細な説明】 本発明は基体上に珪化モリブデン、珪化タンタル、珪化
ロジウム及び珪化タングステンのような珪化金属の層を
設けることに関するものである。
本発明の方法はドープされたシリコン及びドープされた
多結晶シリコンのような半導体基体上に珪化金属の層を
設けるのに摩りわけ有効である。
多結晶シリコンは集積回路の相互接続材料として近年広
く使用されるに至った。
多結晶シリコンは高温（ζ於て極めて安定であり且つ二
酸化シリコンをその上（こ化学的に蒸着或は熱生長しう
るので好適である。
多結晶シリコン相互接続は電荷結合デバイス（ＣＣＤ）
排列、論理排列、単体記憶セル排列のような種々の形式
の集積回路適用例に用いられてきた。
多結晶シリコンの好ましくない特徴はその電気的抵抗が
比較的高いことである。
デバイスの寸法を縮小することにより集積回路の性能を
向上させようとした試みは完全には成功していない。
何故ならば相互接続線のＩＲ電圧降下は動作（こ適した
電圧レベルが下げられてもその割には減少しないからで
ある。
従って回路の動作速度の増加を得るためには多結晶シリ
コン相互接続の面積抵抗を減少させることが望ましい。
モリブデン及びタングステンのような種々の耐火金属（
高温に耐える金属）は多結晶シリコンの代りに使えるこ
とが示唆されている。
しかしこれらの金属は二酸化シリコンの化学的蒸着最中
に酸化してしまう。
しかもこれらの酸化物は二酸化シリコンよりも安定性が
低いので完敗された集積回路の信頼性の問題を提起する
。
そのような耐火金属を単独で用いることにより提起され
る問題を克服する試みとして、多結晶シリコン層の一部
分を成る種の金属の珪化物の層と置換することが提案さ
れた。
例えばＩＢＭＴｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒ
ｅ Ｂｕｌｌｅｔｉｎ第１７巻６号（１９７４年１１月
発行）第１８３１乃至１８３３頁には、多結晶シリコン
の頂上にハフニウムを付着し然る後加熱してハフニウム
と多結晶シリコンを反応させることにより得られた珪化
ハフニウムの使用が提案されている。
そればかりか、そのような目的の他の候補として取りわ
け、珪化クンタル、珪化タングステン及び珪化モリブデ
ンなどがあることを示唆している。
更に回路の線が化学的蒸着酸化物で被覆されうろことも
示唆している。
米国特許第３３８１１８２号は前述と同様な方法１こよ
り、即ち化学的蒸着により塩化モリブデン及びシランの
水素還元を介して多結晶シリコン上に珪化モリブデンを
形成することを提案している。
シリコンを含有する基体上にタングステンをスパッタリ
ングし次に珪化物を形成させるために加熱することによ
り、珪化タングステンを含む種々の珪化物を形成する別
の方法がフランス特許第２２５０１９８号及びＪｏｕｒ
ｎａｌ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ５ｏｃｉｅ
ｔｙ （１９７５年２月発行）第２６２乃至２６９頁
に掲載されたＶ、 Ｋｕｍａｒ氏の論文Ｓｏｌ １ｄ−
８ｔａｔｅ ５ｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌ
ｏｇｙ−Ｆａｂｒｉｃａｔｉｏｎ ａｎｄ Ｔｈｅｒｍ
ａｌ ５ｔａｂｉｌｉｔｙｏｆ Ｗ−８ｉ Ｏｈｍｉｃ
Ｃｏｎｔａｃｔｓ に見られる。
しかし提案されたスパッタリング技術は沢山の不都合に
悩まされる。
取りわけ珪化物の組成を正確に変える能力に制限がある
。
更にスパッタリング技術を用いるときは、珪化物を含む
べきでない所望の領域から金属を除去するために食刻を
利用することが不可欠である。
従って本発明の目的は珪化物の組成を正確に制御するこ
と及び変更することが可能である所の耐火金属の珪化物
を形成する方法を提供することである。
本発明の他の目的は更にマスキング工程を要する複雑な
食刻処理と異って溶媒を用いる簡単な「リフトオフ（１
ｉｆｔ−ｏｆｆ ） 方法」により基体上の所望領域
から珪化物を除去しうる方法を提供することである。
本発明碓基体上に珪化金属の層を設けることに関する。
その金属はモリブデン、タンタル、タングステン、ロジ
ウム及びそれらの混合物である。
珪化金属は所望の基体上に上記金属のうちの１つ及びシ
リコンを一緒に「共同蒸着」しそれに続いてその被覆さ
れた基体を熱処理することにより形成される。
それに加えて、高温度の熱酸化によりその珪化物層の上
に二酸化シリコン層を形成することが可能である。
熱酸化により集積回路用（こ十分な厚さの酸化物を形成
できるかどうかは、バルク状（ｂｕｌｋ、塊状）の珪化
物に関する従来の知識からは明らかでない。
例えばバルク状の二珪化モリブデン及び二珪化タングス
テンは優れた酸化耐性を持つことが知られている。
これは例えば第４回Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｈ
ｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ −５ｉｔｉｏｎ
Ｃｏｎｆｅｒｅｎｃｅ、Ｅ、Ｃ，Ｓ、誌（１９７３年
１０月発行）に掲載されたＬｏ氏らのｒＡｃＶＤＳｔｕ
ｄｙ ｏｆ ｔｈｅ Ｔｕｎｇｓｔｅｎ−８ｉｌｌｉｃ
ｏｎＳｙｓｔｅｍ ｊと題する論文及び「Ｅｎｇｉｎｅ
ｅｒｉｎｇＰｒｏｐｅｒｔｉｅｓ ｏｆ ５ｅｌｅｃｔ
ｅｄ ＣｅｒｍｉｃＭａｔｅｒｉａｌｓ ＪＴｈｅ Ａ
ｍｅｒｉｃａｎ ＣｅｒａｍｉｃＳｏｃ ｉ ｅｔｙ
＋ Ｉｎｃ、＋発行第５．７．３−１０頁を参照された
い。
特に二珪化モリブデンに関しては、フィルム形成に使用
される酸素の量により６０分間で１０μｍの厚さの酸化
物が１０５０℃で形成されるであろうことを酸化率に基
づいて推論しています。
そのような厚さは他の用途に対しては十分であるとして
も集積回路への適用には完全に満足しうるものではない
。
本発明のプロセスは共同蒸着プロセスに用いられる高温
度に耐えることができしかも所望の珪化物に対し付着性
を有する所の任意の基体上に所望の珪化物のフィルムを
形成するのに適用できる。
このプロセスは集積回路の製造用に特に好都合であり、
従って基体がシリコン或は多結晶シリコンであるとき取
りわけ値打ちがある。
例えば本発明のプロセスはドープされた多結晶シリコン
ゲート電極上の外被層として、多結晶シリコンに対する
代替用のゲート電極材料として、及びドープされたシリ
コンの拡散線上へ直接与える上張りとして使用される所
の層を形成するのに特に適していることがわかった。
本発明が適用される珪化金属は珪化モリブデン、珪化タ
ンタル、珪化タングステン、珪化ロジウムなどである。
望ましい珪化物の金属はモリブデン、タンタル、タング
ステンであり、最適の珪化金属は珪化タングステンであ
る。
珪化金属フィルムは一般に約６０乃至２５原子百分率の
金属と約４０乃至７５原子百分率のシリコンを含有する
。
本発明によれば金属とシリコンが高真空下で蒸発されて
基体上に一緒に付着される。
使用される真空は約１０−５乃至］ ０ ” ｔｏｒｒ
（］ ｔｏｒｒ ＝１ｍｍ Ｈｇ ）程度である。
真空蒸着方法に於て金属とシリコンは高真空下でそれが
蒸発するのに十分な温度（ζ加熱される。
加熱に適した方法は電子ビーム蒸着機による方法であり
、２つの材料の蒸発率が相異するのでシリコン用と金属
用とに別個の電子ビーム・ガンを用いるのが望ましい。
電子ビーム蒸着機の利用は熱源としての利用を含み、高
度に平行化された電子ビームが材料に衝突するとき熱を
発散する。
シリコンと金属を蒸着するための装置及び条件は既知で
あるので詳細な説明は省略する。
金属とシリコンの蒸着率は毎秒約２５乃至５０オングス
トロームであるのが望ましい。
被覆されるべき基体は通常はぼ室温乃至約４００℃の間
の温度に保たれ、金属とシリコンの被覆最中は約１５０
℃乃至２５０℃に保たれるのが望ましい。
所望量の金属とシリコンが基体上に付着された後でその
基体は真空蒸着装置から増巾されて高温度熱処理される
。
被覆された基体は不活性雰囲気中で約７００℃乃至］］
００’Ｃの温度（望ましくは約９００℃乃至１１００°
Ｃの温度）に加熱される。
適した最高温度は主として実情に応じて決まり、具体的
には珪化物層にグレインが生長しすぎないように選定さ
れる。
熱処理を行うのに適した不活性雰囲気はアルゴン、ヘリ
ウム、水素などである。
不活性雰囲気（ｊ水蒸気、酸素、炭素化合物、窒素及び
（加熱中に上記金属と化合して炭化物、酸化物或は窒化
物を形成するような）他の物質を含んではならない。
被覆された基体は付着された金属と付着されたシリコン
が反応して所望の珪化物を形成するのに十分な時間に亘
って（通常約１５分乃至２時間）上記温度で加熱される
。
加熱に必要とされる時間は使用温度に反比例する。
熱処理の後その被覆された基体は若しも必要なら、酸化
処理して珪化物の層上に非反応性酸化物層を設けること
が出来る。
酸化に起因する珪化物層の導電性の低下は、酸化された
層の百分率から予測される値よりも遥かに少ないことが
わかった。
換言すれば、層の５０％の酸化はそれに応じてその層の
導電性が５０饅低下することにはならない。
このような結果は、珪化物層中のシリコンが主として優
先的に酸化されること及び金属が深く拡散することによ
り酸化された層の下（こ金属に富んだ珪化物層が生じる
ことに起因するものと信じられる。
珪化モリブデンの酸化に関して興味ある従来技術はＥｌ
ｅｃｔｒｏｃｈｅｍｉｃａｌ ５ｏｃｉｅｔｙ会誌第１
１２巻第６号１９６５年６月発行、第５８３頁Ｊ、Ｂｅ
ｒｋｏｗｉｔｚ−Ｍａｔｌｕｃｋ氏等の論文「Ｈｉｇｈ
Ｔｅｍｐｅｒａｔｕｒｅ ０ｘｉｄａｔｉｏｎ Ｉｌ、
ＭｏｌｙｂｄｅｎｕｍＳｉｌｉｃｉｄｅＪを参照された
い。
第３Ｂ図及び４Ｂ図は種々の温度で酸化された珪化物の
面積抵抗の変化を示す。
全体的に見ると、酸化百分率に基づいて予測された導電
性に較べて約３０％はど導電性が改善されたことを示し
ている。
珪化モリブデンに対して１５分間に亘り１０００℃の温
度で行なった酸化処理はそのフィルムにとって有害であ
り、性質を変えてしまった。
従って珪化モリブデンに対するそのような状態は高い導
電性を維持するためには回避されなければならない。
酸化は特定条件下で蒸気中で行なわれる。酸化の望まし
い方法は蒸気酸化（或は乾燥−湿潤−乾燥酸化）である
。
例数ならばその方法は他の酸化手段を使用するのに較べ
て良好な電気的絶縁破壊特性を示すからである。
蒸気酸化に用いられる望ましい温度は大気圧下で約８０
０℃乃至１１００℃である。
酸化のための時間は酸化物の所望の厚さによって決り、
一般的には約１５分間乃至２時間を要する。
例えば１０００乃至３０００オングストロームの厚さに
するには約８００°Ｃに於て約２時間、そして約９５０
℃に於て約３０分間である。
第３Ａ図及び４Ｂ図は表記の温度及び時間中蒸気にさら
されている間に珪化物上に生じる絶縁酸化物の生長を示
す。
下記の第１表は電子ビーム蒸着を採用して本発明Ｃコ従
って作られた珪化物フィルムの抵抗測定値を示す。
そのフィルムは約０．５μの厚さにシリコン基体上に付
着されたものである。
組成及び熱処理の関数としての珪化物抵抗（電子ビーム
付着）（０，５μのフィルム）下記の第■表は本発明の
方法によって得られた珪化物の改善された面積抵抗を示
す。
燐がドープされたシリコンに較べて導電性が改善されて
いる。
この改善された導電性は回路伝送線上の信号伝送速度の
改善のために重要である。
４点プローブ試験地点を用い、２０乃至４０地点で試験
された。
下記の第■表は本発明の方法によって得られた珪化金属
を使うと、珪化物上の酸化物に対する平坦帯電圧及び電
気的絶縁破壊電圧に基づき少くとも多結晶程度に良好で
あることを示す。
平坦帯電圧とはＦＥＴデバイスをＯＮに切換えるのｆζ
必要なゲート制御電圧に直接関係したパラメータの１つ
であって、狭い範囲内でのその仕様は集積回路への適用
のためＦＥＴの動作にとって重要なものである。
＊ 多結晶シリコンＦＥＴ制御ゲートに対して予期された値
。
ｖｆｂは平坦帯電圧。
Ｎ は平均表面ドーピング。
ｖｇ ｔ はゲート酸化物の厚さ。
Ｘ ■、はゲート酸化物に対する絶縁破壊。
電圧（１００キャパシター２０■／秒、１マイクロアン
ペアのトリガに対する平均値である。
）Ｅｂｆは電気的絶縁破壊電界。
■ｂｄ以外の結果は各ウェハ上の２０乃至９０地点の値
である。
ｖｆｂ及びＮａｖｇ （平均表面ドーピング）はＣ■輪
廓測定で決定された。
Ｍボルトはボルトの１０６倍である（メガボルト）その
上更にアルミニウム導体と珪化物層との間が約３０００
オングストローム離隔された自己酸化珪化物の平均絶縁
破壊電界は２−３Ｍ■／ＣｒＩＬよりも大きいことが観
察された。
第１Ａ図及び１Ｂ図を参照すると本発明を集積回路に利
用した例（即ち多結晶シリコン及び珪化金属の複合ゲー
トの構成）が示されている。
以下の製造ステップの説明は便宜上半導体基体としてｐ
型シリコン基体を、そして拡散された或は注入されたド
パント不純物としてｎ型不純物を用いることにして進め
ることにする。
これはｎチャンネルＦＥＴ技術にほかならない。
従って本発明に従ってｐチャンネルＦＥＴ技術でｎ型基
体及びｐ型拡散或は注入ドパント不純物を使用しうろこ
とを理解されたい。
ｎ型不純物について説明されているときはそのプロセス
のステップはｐ型不純物についても適用され又その逆も
成立することを理解されたい。
更に本発明はシリコン以外の当業者周知の基体にも適用
可能である。
ここで用いられる用語「金属型相互接続線」及び「高導
電性相互接続線」はアルミニウムのような金属線ばかり
か導電性金属が一般に持つ大きさの導電性を持ちうる非
金属材料をも指すことを承知されたい。
「第１の型」の不純物及び「第２の型」の不純物と呼ぶ
とき、「第１の型」はｎ型或はｐ型の不純物を指し「第
２の型」はそれと反対の導電型の不純物を指すことを承
知されたい。
即ち若しも「第１の型」がｐ型であるなら「第２の型」
はｎ型である。
若しも「第１の型」がｎ型であるなら「第２の型」はｐ
型と言うことになる。
第１Ａ図は構造の断片を示す。
任意所望の結晶配向（例えば＜１００＞）を有するｐ型
シリコン基体１が、通常の結晶生長技術により硼素のよ
うなｐ型ドパントの存在下に生長されたｐ型シリコン単
結晶塊（ｂｏｕｌｅ）をスライスし且つ研磨することに
より用意される。
他のｐ型ドパントとしてはアルミニウム、ガリウム、イ
ンジウムが挙げられる。
二酸化シリコンの薄いゲート絶縁層２がシリコン基体１
の上に生長或は付着される。
このゲート絶縁層２は通常凡そ２００乃至１０００オン
グストロームの厚さであるが、乾燥した酸素の存在下で
１０００℃の温度でシリコン表面を熱的に酸化すること
により形成されるのが望ましい。
然る後多結晶シリコンの層３が付着される。
その多結晶のシリコンの層は通常凡そ５００乃至２００
０オングストロームの厚さを持ち、化学的蒸着によって
形成されてもよい。
次にその多結晶シリコン層は幾つかの普通の技術のうち
の１つを使って砒素、燐、或はアンチモンのようなｎ型
ドパントでドープされる。
例えばその多結晶シリコンには、ＰＯＣｌ３層を付着す
る技術を用いて燐がドープされ、それを凡そ］０００℃
まで加熱して燐を多結晶中へ追込んで、それをｎ型にす
る。
その後で、緩衝されたフッ化水素酸中でそのウェハを食
刻することによりＰＯＣｌ３層の余剰部分が取除かれる
。
次に厚さ約２０００乃至４０００オングストロームの珪
化物層４が前述のような本発明の共同蒸着及び加熱処理
によって多結晶シリコン上に形成される。
ゲート・パターンは幾つかの周知の方法の１つ（例えば
化学的食刻、プラズマ食刻、反応性イオン食刻なと）に
より作られる。
そのプロセスの詳細は用いる技術によって異なるが、最
終的な結果即ち珪化物及び多結晶シリコン層のパターン
、は同様に与えられる。
若しも化学的食刻が用いられるなら、熱Ｈ３ＰＯ４が多
結晶シリコン或はＳｉＯ２に対して珪化物を選択的に食
刻することを発見した。
ＣＦ４のような試料を用いる反広性イオン食刻のような
「乾式」技術によって珪化物を食刻するのが望ましい。
ｎ型のソース及びドレイン領域が周知のイオン注入技術
或は拡散技術によって形成される。
例えば夫々ｎ型のソース領域１及びドレイン領域８が約
］００ＫｅＶのエネルギ及び４Ｘ］０１５原子／ＣＩ？
Ｌの線量（ｄｏｓｅ：）のＡｓ７５注入により２０００
オングストロームの深さに形成される。
注入の最中に多結晶シリコン・ゲート３及び珪化層４は
阻止マスクとして働らいて、ｎ型ドパント不純物が多結
晶シリコン・ゲート３の下のＦＥＴチャンネル領域へ浸
入することを防止する。
ｎ型のソース及びドレイン領域とＦＥＴのチャンネルと
の間の境界は多結晶シリコン・ゲートによって決定され
る。
これは従来技術では一般的に１自己整合ゲート技術」と
呼ばれている。
次に非反応性二酸化シリコン層５が前述の酸化処理によ
ってゲート領域に形成される。
例えばその構造体は約３０分間約９５０°Ｃの温度で蒸
気酸化されて、約１０００乃至３０００オングストロー
ムの酸化物厚みが与えられる。
これに続いて約１０００乃至１５００オングストローム
の厚さのＣＶＤ二酸化シリコ７層６が付着されて、次に
与えられるアルミニウムのような金属性相互接続が珪化
物質と相互接続されることを防止する。
酸化物層と金属層は従来のマスク技術及び食刻技術によ
って限定される。
例えば二酸化シリコンは緩衝ＨＦを用いて除去できるの
に対して、アルミニウムは燐酸及び硝酸の混合液で食刻
できる。
アルミニウムはスパッタリング或は蒸着によって付着さ
れてよい。
第２Ａ図乃至２Ｃ図には本発明を用いて集積回路を製造
する他の態様が示されている。
下記の技術は、蒸着された珪化物を「リフトオフ方法」
により基体の予定部分から除去する能力があるので好都
合である。
基体１１は適切な「リフトオフ」図形を与える材料の層
１３で被覆される。
最も簡単な例を挙げると、層１３は従来技術（例えば電
子ビームリングラフィによるＰＭＭＡ）によって所望の
パターンが与えられたレジスト材料層である。
層１３は適度の高温度処理環境に耐えうる材料で「リフ
トオフ」図形を与えうるならば、レジスト層及び食刻処
理を用いてパターン付けされた複数材料の多層構造のも
のでもよいことを承知されたい。
「リフトオフ」層１３がパターン付けされた後に、その
「リフトオフ」マスクにより保護されていない基体領域
がｎ型領域１２の形成のためにドープされる。
この領域のドープのためにＡｓ、Ｐ。或はｓｂのイオン
注入技術を利用することが出来る。
前述の共同蒸着ステップにより、基体上に一緒に蒸着さ
れた金属及びシリコンの層１４が付着される。
共同蒸着層１４は「リフトオフ」材料上の部分とスパッ
タリング技術では付着されない部分との間を相互接続し
ない。
スパッタリング技術では相互接続を生じるかも知れない
縁部の被覆は僅かしか生じない。
従ってレジスト材料の溶媒（アセトンなど）を使う簡単
な除去処理により、「リフトオフ」材料層及びその上の
材料は容易（こ除去できる。
その構造体は次に珪化物を形成するため本発明で要求さ
れるアルゴン、水素、或はヘリウムノヨうな不活性雰囲
気中で約７００乃至１０００℃の温度で熱処理される。
次に珪化層１４は酸化されて珪化物層の上１コ非反応性
酸化物層を生じる。
後でゲート領域にされるべき基体部分の二酸化シリコン
層上に窒化シリコン層のような酸化障壁マスク１５が付
着される。
硼素のようなドーピング不純物１６がイオン注入技術に
より注入される。
次に窒化シリコンの酸化障壁層１５によって保護されて
いない基体部分上にＣＶＤなどにより二酸化シリコンが
生成される。
酸化障壁層１５の材料は本発明の方法の適用下では酸化
されない材料となるものと考えられる。
酸化障壁層はその下にあるシリコンが酸化されないよう
に保護する。
然る後、酸化障壁層は適当な溶媒を用いて剥増られる。
例えば窒化シリコンが用いられたとき１８０’Ｃの温度
で燐酸溶液で食刻される。
二酸化シリコンは緩衝フッ化水素酸の溶液で食刻される
。
次に二酸化シリコンのゲート絶縁層１８が基体上に生長
される。
イオン注入によりチャンネル領域のドーピングがなされ
る。
これに続いてゲート材料の付着及びその後の輪廓づけが
周知のマスク技術及び食刻技術によってなされる。
ゲート材料は、シリコン及び金属の共同蒸着及び加熱（
こより、多結晶シリコンのみの付着により、或は多結晶
シリコンの付着と本発明の技術に従うシリコン及び金属
の共同蒸着及び加熱により形成される層の付着の組合せ
により付着される。
次にソース及びドレインのドパントがイオン注入により
与えられる。
然る後非反応性二酸化シリコン層１７が前述の型式の蒸
気酸化によって作られる。
それに続いて二酸化シリコンの他のＣＶＤ層１８が作ら
れる。
【図面の簡単な説明】
第１Ａ図及び１Ｂ図は本発明の方法を用いた集積回路製
造態様を一連の断面で示し、第２Ａ図乃至２Ｃ図は本発
明の方法を用いた集積回路製造態様の他の例を一連の断
面で示し、第３Ａ図及び３Ｂ図はＷＳ Ｉ ２に対する
温度、酸化時間、酸化物層の゛厚さの間の関係を示し、
第４Ａ図及び４Ｂ図はＭｏＳｉ２に対する酸化温度、時
間、シート抵抗の間の関係を示す。 １・・・・・・基体、２・・・・・・ゲート絶縁層、３
・・・・・・多結晶シリコン層、４・・・・・・珪化物
層。

Claims (1)

    【特許請求の範囲】
  1. １ モリブデン、タンタル、タングステン及びロジウム
    より成る群から選択された金属の蒸着源及びシリコンの
    蒸着源を夫々単独の蒸着源として別別に用意し、且つ別
    々の電子ビーム・ガンを用いて夫々の蒸着源から上記金
    属及びシリコンを電子ビーム蒸着法により蒸着されるべ
    き基体上に同時に蒸着し、上記夫々単独の蒸着源から同
    時に蒸着された金属及びシリコンを反応せしめて所望の
    金属珪化物層を形成するため上記蒸着された基体を不活
    性雰囲気中で熱処理することを特徴とする、基体上に珪
    化金属の層を設ける方法。
JP53065023A 1977-06-30 1978-06-01 基体上に珪化金属の層を設ける方法 Expired JPS5852342B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/811,914 US4180596A (en) 1977-06-30 1977-06-30 Method for providing a metal silicide layer on a substrate

Publications (2)

Publication Number Publication Date
JPS5413283A JPS5413283A (en) 1979-01-31
JPS5852342B2 true JPS5852342B2 (ja) 1983-11-22

Family

ID=25207936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53065023A Expired JPS5852342B2 (ja) 1977-06-30 1978-06-01 基体上に珪化金属の層を設ける方法

Country Status (6)

Country Link
US (1) US4180596A (ja)
EP (1) EP0000317B1 (ja)
JP (1) JPS5852342B2 (ja)
CA (1) CA1100648A (ja)
DE (1) DE2861841D1 (ja)
IT (1) IT1112638B (ja)

Families Citing this family (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4332839A (en) * 1978-12-29 1982-06-01 Bell Telephone Laboratories, Incorporated Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
USRE32207E (en) * 1978-12-29 1986-07-15 At&T Bell Laboratories Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
US4276557A (en) * 1978-12-29 1981-06-30 Bell Telephone Laboratories, Incorporated Integrated semiconductor circuit structure and method for making it
US4364166A (en) * 1979-03-01 1982-12-21 International Business Machines Corporation Semiconductor integrated circuit interconnections
US4329706A (en) * 1979-03-01 1982-05-11 International Business Machines Corporation Doped polysilicon silicide semiconductor integrated circuit interconnections
NL8002609A (nl) * 1979-06-11 1980-12-15 Gen Electric Samengestelde geleidende structuur en werkwijze voor het vervaardigen daarvan.
FR2459551A1 (fr) * 1979-06-19 1981-01-09 Thomson Csf Procede et structure de passivation a autoalignement sur l'emplacement d'un masque
DE2926874A1 (de) * 1979-07-03 1981-01-22 Siemens Ag Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie
DE3069973D1 (en) * 1979-08-25 1985-02-28 Zaidan Hojin Handotai Kenkyu Insulated-gate field-effect transistor
JPS5662339A (en) * 1979-10-26 1981-05-28 Chiyou Lsi Gijutsu Kenkyu Kumiai Production of semiconductor device
US4441941A (en) * 1980-03-06 1984-04-10 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device employing element isolation using insulating materials
USRE32613E (en) * 1980-04-17 1988-02-23 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
US4343082A (en) * 1980-04-17 1982-08-10 Bell Telephone Laboratories, Incorporated Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
US4554045A (en) * 1980-06-05 1985-11-19 At&T Bell Laboratories Method for producing metal silicide-silicon heterostructures
JPS5713769A (en) * 1980-06-30 1982-01-23 Fujitsu Ltd Semiconductor device and manufacture thereof
US4285761A (en) * 1980-06-30 1981-08-25 International Business Machines Corporation Process for selectively forming refractory metal silicide layers on semiconductor devices
US4337476A (en) * 1980-08-18 1982-06-29 Bell Telephone Laboratories, Incorporated Silicon rich refractory silicides as gate metal
DE3131875A1 (de) * 1980-08-18 1982-03-25 Fairchild Camera and Instrument Corp., 94042 Mountain View, Calif. "verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur"
NL186352C (nl) * 1980-08-27 1990-11-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4322453A (en) * 1980-12-08 1982-03-30 International Business Machines Corporation Conductivity WSi2 (tungsten silicide) films by Pt preanneal layering
JPS5796546A (en) * 1980-12-09 1982-06-15 Toshiba Corp Semiconductor device
US5536967A (en) * 1980-12-30 1996-07-16 Fujitsu Limited Semiconductor device including Schottky gate of silicide and method for the manufacture of the same
US5200349A (en) * 1980-12-30 1993-04-06 Fujitsu Limited Semiconductor device including schotky gate of silicide and method for the manufacture of the same
JPS58500680A (ja) * 1981-05-04 1983-04-28 モトロ−ラ・インコ−ポレ−テツド 低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法
JPS57194567A (en) * 1981-05-27 1982-11-30 Hitachi Ltd Semiconductor memory device
JPS582276A (ja) * 1981-06-24 1983-01-07 株式会社日立製作所 金属−セラミツクス接合体及びその製造法
US4359490A (en) * 1981-07-13 1982-11-16 Fairchild Camera & Instrument Corp. Method for LPCVD co-deposition of metal and silicon to form metal silicide
US4389257A (en) * 1981-07-30 1983-06-21 International Business Machines Corporation Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes
US4378628A (en) * 1981-08-27 1983-04-05 Bell Telephone Laboratories, Incorporated Cobalt silicide metallization for semiconductor integrated circuits
US4398341A (en) * 1981-09-21 1983-08-16 International Business Machines Corp. Method of fabricating a highly conductive structure
US4399605A (en) * 1982-02-26 1983-08-23 International Business Machines Corporation Method of making dense complementary transistors
JPS58154228A (ja) * 1982-03-09 1983-09-13 Fujitsu Ltd 半導体装置の製造方法
DE3211752C2 (de) * 1982-03-30 1985-09-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zum selektiven Abscheiden von aus Siliziden hochschmelzender Metalle bestehenden Schichtstrukturen auf im wesentlichen aus Silizium bestehenden Substraten und deren Verwendung
DE3211761A1 (de) * 1982-03-30 1983-10-06 Siemens Ag Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
US4400867A (en) * 1982-04-26 1983-08-30 Bell Telephone Laboratories, Incorporated High conductivity metallization for semiconductor integrated circuits
JPS58202553A (ja) * 1982-05-21 1983-11-25 Toshiba Corp 半導体装置
US4432035A (en) * 1982-06-11 1984-02-14 International Business Machines Corp. Method of making high dielectric constant insulators and capacitors using same
JPS596577A (ja) * 1982-07-05 1984-01-13 Toshiba Corp 半導体装置とその製造方法
JPS599887A (ja) * 1982-07-07 1984-01-19 日本特殊陶業株式会社 セラミツク発熱体
JPH0658899B2 (ja) * 1982-07-29 1994-08-03 株式会社東芝 半導体装置の製造方法
DE3230077A1 (de) * 1982-08-12 1984-02-16 Siemens AG, 1000 Berlin und 8000 München Integrierte bipolar- und mos-transistoren enthaltende halbleiterschaltung auf einem chip und verfahren zu ihrer herstellung
US5136361A (en) * 1982-09-30 1992-08-04 Advanced Micro Devices, Inc. Stratified interconnect structure for integrated circuits
JPS59501845A (ja) * 1982-09-30 1984-11-01 アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド 集積回路のためのアルミニウム−金属シリサイドの相互接続構造及びその製造方法
US4443930A (en) * 1982-11-30 1984-04-24 Ncr Corporation Manufacturing method of silicide gates and interconnects for integrated circuits
JPS59100520A (ja) * 1982-11-30 1984-06-09 Fujitsu Ltd 半導体装置の製造方法
US4450620A (en) * 1983-02-18 1984-05-29 Bell Telephone Laboratories, Incorporated Fabrication of MOS integrated circuit devices
US4470189A (en) * 1983-05-23 1984-09-11 International Business Machines Corporation Process for making polycide structures
JPS609160A (ja) * 1983-06-28 1985-01-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
DE3326142A1 (de) * 1983-07-20 1985-01-31 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einer aus aluminium oder aus einer aluminiumlegierung bestehenden aeusseren kontaktleiterbahnebene
JPS6042823A (ja) * 1983-08-19 1985-03-07 Toshiba Corp 薄膜形成方法
US4481046A (en) * 1983-09-29 1984-11-06 International Business Machines Corporation Method for making diffusions into a substrate and electrical connections thereto using silicon containing rare earth hexaboride materials
US4490193A (en) * 1983-09-29 1984-12-25 International Business Machines Corporation Method for making diffusions into a substrate and electrical connections thereto using rare earth boride materials
US4557943A (en) * 1983-10-31 1985-12-10 Advanced Semiconductor Materials America, Inc. Metal-silicide deposition using plasma-enhanced chemical vapor deposition
FR2555364B1 (fr) * 1983-11-18 1990-02-02 Hitachi Ltd Procede de fabrication de connexions d'un dispositif a circuits integres a semi-conducteurs comportant en particulier un mitset
US4716131A (en) * 1983-11-28 1987-12-29 Nec Corporation Method of manufacturing semiconductor device having polycrystalline silicon layer with metal silicide film
JPS60140736A (ja) * 1983-12-27 1985-07-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
GB2156579B (en) * 1984-03-15 1987-05-07 Standard Telephones Cables Ltd Field effect transistors
US4629635A (en) * 1984-03-16 1986-12-16 Genus, Inc. Process for depositing a low resistivity tungsten silicon composite film on a substrate
US4851295A (en) * 1984-03-16 1989-07-25 Genus, Inc. Low resistivity tungsten silicon composite film
US4829363A (en) * 1984-04-13 1989-05-09 Fairchild Camera And Instrument Corp. Structure for inhibiting dopant out-diffusion
US4640004A (en) * 1984-04-13 1987-02-03 Fairchild Camera & Instrument Corp. Method and structure for inhibiting dopant out-diffusion
US5121186A (en) * 1984-06-15 1992-06-09 Hewlett-Packard Company Integrated circuit device having improved junction connections
AU576594B2 (en) * 1984-06-15 1988-09-01 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Heat-resistant thin film photoelectric converter
US4529619A (en) * 1984-07-16 1985-07-16 Xerox Corporation Ohmic contacts for hydrogenated amorphous silicon
JPH0647291B2 (ja) * 1984-08-17 1994-06-22 京セラ株式会社 サ−マルヘツド
US4587718A (en) * 1984-11-30 1986-05-13 Texas Instruments Incorporated Process for forming TiSi2 layers of differing thicknesses in a single integrated circuit
US4597163A (en) * 1984-12-21 1986-07-01 Zilog, Inc. Method of improving film adhesion between metallic silicide and polysilicon in thin film integrated circuit structures
US4612258A (en) * 1984-12-21 1986-09-16 Zilog, Inc. Method for thermally oxidizing polycide substrates in a dry oxygen environment and semiconductor circuit structures produced thereby
US4803539A (en) * 1985-03-29 1989-02-07 International Business Machines Corporation Dopant control of metal silicide formation
US4673968A (en) * 1985-07-02 1987-06-16 Siemens Aktiengesellschaft Integrated MOS transistors having a gate metallization composed of tantalum or niobium or their silicides
US4604304A (en) * 1985-07-03 1986-08-05 Rca Corporation Process of producing thick layers of silicon dioxide
US4668530A (en) * 1985-07-23 1987-05-26 Massachusetts Institute Of Technology Low pressure chemical vapor deposition of refractory metal silicides
JPH0817159B2 (ja) * 1985-08-15 1996-02-21 キヤノン株式会社 堆積膜の形成方法
JPS6252551A (ja) * 1985-08-30 1987-03-07 Mitsubishi Electric Corp フオトマスク材料
US4751198A (en) * 1985-09-11 1988-06-14 Texas Instruments Incorporated Process for making contacts and interconnections using direct-reacted silicide
ATE59917T1 (de) * 1985-09-13 1991-01-15 Siemens Ag Integrierte bipolar- und komplementaere mostransistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung.
US4837048A (en) * 1985-10-24 1989-06-06 Canon Kabushiki Kaisha Method for forming a deposited film
US4663191A (en) * 1985-10-25 1987-05-05 International Business Machines Corporation Salicide process for forming low sheet resistance doped silicon junctions
US4782033A (en) * 1985-11-27 1988-11-01 Siemens Aktiengesellschaft Process for producing CMOS having doped polysilicon gate by outdiffusion of boron from implanted silicide gate
US4709655A (en) * 1985-12-03 1987-12-01 Varian Associates, Inc. Chemical vapor deposition apparatus
US4796562A (en) * 1985-12-03 1989-01-10 Varian Associates, Inc. Rapid thermal cvd apparatus
JPH0645885B2 (ja) * 1985-12-16 1994-06-15 キヤノン株式会社 堆積膜形成法
JPH0645888B2 (ja) * 1985-12-17 1994-06-15 キヤノン株式会社 堆積膜形成法
JPS62142778A (ja) * 1985-12-18 1987-06-26 Canon Inc 堆積膜形成法
JPH0645890B2 (ja) * 1985-12-18 1994-06-15 キヤノン株式会社 堆積膜形成法
US5160543A (en) * 1985-12-20 1992-11-03 Canon Kabushiki Kaisha Device for forming a deposited film
JPH0651906B2 (ja) * 1985-12-25 1994-07-06 キヤノン株式会社 堆積膜形成法
JPH0746729B2 (ja) * 1985-12-26 1995-05-17 キヤノン株式会社 薄膜トランジスタの製造方法
US4816895A (en) * 1986-03-06 1989-03-28 Nec Corporation Integrated circuit device with an improved interconnection line
US4681818A (en) * 1986-03-18 1987-07-21 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Oxygen diffusion barrier coating
JPH0783034B2 (ja) * 1986-03-29 1995-09-06 株式会社東芝 半導体装置
US4732801A (en) * 1986-04-30 1988-03-22 International Business Machines Corporation Graded oxide/nitride via structure and method of fabrication therefor
US4800105A (en) * 1986-07-22 1989-01-24 Nihon Shinku Gijutsu Kabushiki Kaisha Method of forming a thin film by chemical vapor deposition
US4914042A (en) * 1986-09-30 1990-04-03 Colorado State University Research Foundation Forming a transition metal silicide radiation detector and source
US4983544A (en) * 1986-10-20 1991-01-08 International Business Machines Corporation Silicide bridge contact process
US4834023A (en) * 1986-12-19 1989-05-30 Canon Kabushiki Kaisha Apparatus for forming deposited film
US4783379A (en) * 1987-04-17 1988-11-08 Tosoh Smd, Inc. Explosive crystallization in metal/silicon multilayer film
JP2582776B2 (ja) * 1987-05-12 1997-02-19 株式会社東芝 半導体装置及びその製造方法
US4902379A (en) * 1988-02-08 1990-02-20 Eastman Kodak Company UHV compatible lift-off method for patterning nobel metal silicide
JPH0636426B2 (ja) * 1988-05-27 1994-05-11 株式会社日立製作所 半導体記憶装置の製造方法
JPS6486551A (en) * 1988-05-27 1989-03-31 Hitachi Ltd Semiconductor storage device
JPH0198255A (ja) * 1988-05-27 1989-04-17 Hitachi Ltd 半導体記憶装置
US5027185A (en) * 1988-06-06 1991-06-25 Industrial Technology Research Institute Polycide gate FET with salicide
US4985740A (en) * 1989-06-01 1991-01-15 General Electric Company Power field effect devices having low gate sheet resistance and low ohmic contact resistance
JPH0687493B2 (ja) * 1990-03-07 1994-11-02 日本電気株式会社 薄膜コンデンサ
EP1069610A2 (en) * 1990-01-08 2001-01-17 Lsi Logic Corporation Refractory metal deposition process for low contact resistivity to silicon and corresponding apparatus
US5180432A (en) * 1990-01-08 1993-01-19 Lsi Logic Corporation Apparatus for conducting a refractory metal deposition process
KR930002673B1 (ko) * 1990-07-05 1993-04-07 삼성전자 주식회사 고융점금속 성장방법
JP2558931B2 (ja) * 1990-07-13 1996-11-27 株式会社東芝 半導体装置およびその製造方法
DE4113143C2 (de) * 1991-04-23 1994-08-04 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung eines Schichtsystems und Schichtsystem
US5300322A (en) * 1992-03-10 1994-04-05 Martin Marietta Energy Systems, Inc. Molybdenum enhanced low-temperature deposition of crystalline silicon nitride
KR950003233B1 (ko) * 1992-05-30 1995-04-06 삼성전자 주식회사 이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조방법
US5997950A (en) * 1992-12-22 1999-12-07 Applied Materials, Inc. Substrate having uniform tungsten silicide film and method of manufacture
US5643633A (en) * 1992-12-22 1997-07-01 Applied Materials, Inc. Uniform tungsten silicide films produced by chemical vapor depostiton
JP2891092B2 (ja) * 1994-03-07 1999-05-17 日本電気株式会社 半導体装置の製造方法
JP3045946B2 (ja) * 1994-05-09 2000-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスの製造方法
US5518958A (en) 1994-07-29 1996-05-21 International Business Machines Corporation Prevention of agglomeration and inversion in a semiconductor polycide process
US5449631A (en) * 1994-07-29 1995-09-12 International Business Machines Corporation Prevention of agglomeration and inversion in a semiconductor salicide process
JP2754176B2 (ja) * 1995-03-13 1998-05-20 エルジイ・セミコン・カンパニイ・リミテッド 緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法
US5858844A (en) * 1995-06-07 1999-01-12 Advanced Micro Devices, Inc. Method for construction and fabrication of submicron field-effect transistors by optimization of poly oxide process
JP4225081B2 (ja) * 2002-04-09 2009-02-18 株式会社村田製作所 電子部品の製造方法、電子部品及び弾性表面波フィルタ
US7384727B2 (en) * 2003-06-26 2008-06-10 Micron Technology, Inc. Semiconductor processing patterning methods
US7026243B2 (en) * 2003-10-20 2006-04-11 Micron Technology, Inc. Methods of forming conductive material silicides by reaction of metal with silicon
US6969677B2 (en) * 2003-10-20 2005-11-29 Micron Technology, Inc. Methods of forming conductive metal silicides by reaction of metal with silicon
US20050127475A1 (en) * 2003-12-03 2005-06-16 International Business Machines Corporation Apparatus and method for electronic fuse with improved esd tolerance
WO2005060651A2 (en) * 2003-12-18 2005-07-07 Afg Industries, Inc. Protective layer for optical coatings with enhanced corrosion and scratch resistance
US7153769B2 (en) * 2004-04-08 2006-12-26 Micron Technology, Inc. Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon
US7241705B2 (en) * 2004-09-01 2007-07-10 Micron Technology, Inc. Methods of forming conductive contacts to source/drain regions and methods of forming local interconnects
JP2006319294A (ja) * 2005-05-11 2006-11-24 Hynix Semiconductor Inc 半導体素子の高電圧用ゲート酸化膜形成方法及び半導体素子の高電圧用トランジスタ
KR102015866B1 (ko) * 2012-06-29 2019-08-30 에스케이하이닉스 주식회사 리세스게이트를 구비한 트랜지스터 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5380985A (en) * 1976-12-25 1978-07-17 Toshiba Corp Semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3000071A (en) * 1953-04-23 1961-09-19 Fansteel Metallurgical Corp Method of sintering intermetallic materials
US2982619A (en) * 1957-04-12 1961-05-02 Roger A Long Metallic compounds for use in hightemperature applications
US3381182A (en) * 1964-10-19 1968-04-30 Philco Ford Corp Microcircuits having buried conductive layers
US3549416A (en) * 1965-06-01 1970-12-22 Gulf Energy & Environ Systems Process for forming superconductive materials
US3540920A (en) * 1967-08-24 1970-11-17 Texas Instruments Inc Process of simultaneously vapor depositing silicides of chromium and titanium
US3576670A (en) * 1969-02-19 1971-04-27 Gulf Energy & Environ Systems Method for making a superconducting material
US3927225A (en) * 1972-12-26 1975-12-16 Gen Electric Schottky barrier contacts and methods of making same
US3979500A (en) * 1973-05-02 1976-09-07 Ppg Industries, Inc. Preparation of finely-divided refractory powders of groups III-V metal borides, carbides, nitrides, silicides and sulfides
IN140056B (ja) * 1973-11-01 1976-09-04 Rca Corp
US3968272A (en) * 1974-01-25 1976-07-06 Microwave Associates, Inc. Zero-bias Schottky barrier detector diodes
NL7510903A (nl) * 1975-09-17 1977-03-21 Philips Nv Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5380985A (en) * 1976-12-25 1978-07-17 Toshiba Corp Semiconductor device

Also Published As

Publication number Publication date
EP0000317B1 (fr) 1982-05-19
IT7824502A0 (it) 1978-06-13
IT1112638B (it) 1986-01-20
JPS5413283A (en) 1979-01-31
EP0000317A1 (fr) 1979-01-10
CA1100648A (en) 1981-05-05
US4180596A (en) 1979-12-25
DE2861841D1 (en) 1982-07-08

Similar Documents

Publication Publication Date Title
JPS5852342B2 (ja) 基体上に珪化金属の層を設ける方法
EP0159935B1 (en) Method for inhibiting dopant out-diffusion
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
JP2978748B2 (ja) 半導体装置の製造方法
KR960013135B1 (ko) 캡 산화물을 배치한 티탄 규화물 형성 방법
US4443930A (en) Manufacturing method of silicide gates and interconnects for integrated circuits
JP3132750B2 (ja) 多層構造、半導体構造、半導体デバイスのコンデンサ、シリコン構造の酸化を防ぐ方法、及び、ドーパントの拡散を防ぐ方法
US4829363A (en) Structure for inhibiting dopant out-diffusion
EP0071029B1 (en) Method for fabricating self-passivated composite silicon-silicide conductive electrodes
JP3049487B2 (ja) 金属配線構造及びその形成方法
EP0126424A2 (en) Process for making polycide structures
JPH0367334B2 (ja)
JPS62101049A (ja) シリサイド層の形成方法
JPH06302542A (ja) 半導体装置の低抵抗接触構造およびその形成方法
US5598025A (en) Semiconductor device comprises an impurity layer having boron ions in the form of clusters of icosahedron structure
EP0472804B1 (en) Copper germanium compounds capable of being produced at low temperature
US5382808A (en) Metal boride ohmic contact on diamond and method for making same
US5329161A (en) Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices
KR100241200B1 (ko) 반도체장치 및 그 제조방법
JPH06120355A (ja) 半導体装置の製造方法
CA1286798C (en) Device fabrication method involving deposition of metal-containing material and resulting devices
KR100356817B1 (ko) 반도체장치의 콘택 형성방법
JPH04359423A (ja) 半導体装置の製造方法
JPS6218021A (ja) 半導体装置の製造方法
KR100352661B1 (ko) 반도체 소자 배선용 구리 박막의 증착속도를 높이기 위한전처리 세정방법