JP2006319294A - 半導体素子の高電圧用ゲート酸化膜形成方法及び半導体素子の高電圧用トランジスタ - Google Patents

半導体素子の高電圧用ゲート酸化膜形成方法及び半導体素子の高電圧用トランジスタ Download PDF

Info

Publication number
JP2006319294A
JP2006319294A JP2005177548A JP2005177548A JP2006319294A JP 2006319294 A JP2006319294 A JP 2006319294A JP 2005177548 A JP2005177548 A JP 2005177548A JP 2005177548 A JP2005177548 A JP 2005177548A JP 2006319294 A JP2006319294 A JP 2006319294A
Authority
JP
Japan
Prior art keywords
oxide film
gate oxide
high voltage
voltage
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005177548A
Other languages
English (en)
Inventor
Onshiyu Kin
恩 洙 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006319294A publication Critical patent/JP2006319294A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】低電圧用ゲート酸化膜に比べて厚い高電圧用ゲート酸化膜を形成する際にバーズビーク現象が防止できるようにする半導体素子の高電圧用ゲート酸化膜形成方法及び半導体素子の高電圧用トランジスタを提供する。
【解決手段】本発明の半導体素子の高電圧用ゲート酸化膜形成方法は、高電圧領域の備えられた半導体基板上にパターンを形成し、前記高電圧用ゲート酸化膜形成領域のみが露出されるようにする段階と、前記結果物の全面に金属酸化層を形成する段階と、前記パターンを除去する工程を行い、前記高電圧用ゲート酸化膜形成領域にのみ金属酸化層を形成する段階とを含む。
【選択図】図２

Description

本発明は、半導体素子の製造方法に係り、さらに詳しくは、半導体素子の高電圧用ゲート酸化膜形成方法と半導体素子の高電圧用トランジスタに関する。
フラッシュメモリ素子は、トンネリングによってデータを保存および消去するセルトランジスタが備えられたセル領域と、このセルトランジスタの駆動のための周辺回路部とから構成されている。この周辺回路部は、低電圧の印加される低電圧トランジスタが備えられる低電圧領域と、トンネリングの際に必要な２０Ｖ程度の高電圧に耐性を有する高電圧トランジスタが備えられる高電圧領域などに分離される。
前記各領域に適した厚さで高電圧用ゲート酸化膜と低電圧用ゲート酸化膜が形成されるが、前記低電圧用ゲート酸化膜に比べて厚い高電圧用ゲート酸化膜を形成するとき、バーズビーク(bird’s beak)現象の発生が容易になるという問題点があった。
本発明は、かかる問題点を解決するためのもので、その目的は、低電圧用ゲート酸化膜に比べて厚い高電圧用ゲート酸化膜を形成する際にバーズビーク現象が防止できるようにする半導体素子の高電圧用ゲート酸化膜形成方法及び半導体素子の高電圧用トランジスタを提供することにある。
上記目的を達成するために、本発明のある観点によれば、高電圧領域の備えられた半導体基板上にパターンを形成し、前記高電圧用ゲート酸化膜形成領域のみが露出されるようにする段階と、前記結果物の全面に金属酸化層を形成する段階と、前記パターンを除去する工程を行い、前記高電圧用ゲート酸化膜形成領域にのみ金属酸化層を形成する段階とを含む、半導体素子の高電圧用ゲート酸化膜形成方法を提供する。
前記金属酸化層は、アルミニウム酸化層（Ａｌ２Ｏ３）であってもよい。
前記パターンの除去工程は、前記パターンの上部に形成された金属酸化層も除去して、前記高電圧用ゲート酸化膜領域にのみ金属酸化層が形成されるようにしてもよい。
本発明によれば、フォトレジストパターンを介してアルミニウム酸化層が定義されるべき領域にのみ高電圧用ゲート酸化膜で形成することにより、低電圧用ゲート酸化膜に比べて厚い高電圧用ゲート酸化膜を形成する際に発生するバーズビーク現象を防止することができるという効果がある。したがって、前記高電圧用ゲート酸化膜形成工程の際に発生するバーズビーク現象を防止することにより、高電圧用ゲート酸化膜形成面積を最小化することができるため、ゲート電極トポロジーを最小化するという効果もある。
以下、添付図面を参照して本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は当該技術分野で通常の知識を有する者に本発明の範疇をより完全に知らせるために提供されるものである。一方、ある膜が他の膜あるいは半導体基板の‘上’にあるまたは接触していると記載される場合、前記ある膜は前記他の膜、あるいは半導体基板に直接接触して存在することもでき、あるいは、それらの間に第３の膜が挟まれることもできる。
図１および図２は本発明の一実施例に係る半導体素子の高電圧用ゲート酸化膜形成方法を説明するための断面図である。
図１を参照すると、高電圧領域ＨＶＲ、低電圧領域（図示せず）およびセル領域（図示せず）に画定されており、各領域に適したトランジスタが選択的に形成できるように提供された半導体基板１０に、高電圧領域ＨＶＲの高電圧用ゲート酸化膜形成領域が露出されるようにフォトレジストパターンＰＲを形成する。
前記フォトレジストパターンＰＲは、前記高電圧用ゲート酸化膜を形成するための領域のみが露出されるように定義する。
図２を参照すると、前記フォトレジストパターンＰＲが形成された結果物の全面にアルミニウム酸化層１２（Ａｌ２Ｏ３）を形成する。
前記アルミニウム酸化層１２は、次の段階、すなわちアルミニウムソース供給段階、第１浄化段階、酸素反応ガス供給段階および第２浄化段階で形成されるが、前記４段階が１サイクルとなっている。前記アルミニウムソース供給段階では、アルミニウムソースとしてのＴＭＡとＮＨ３反応ガスを０．１〜３秒間反応器の内部に同時に供給して半導体基板１０の表面にアルミニウム（Ａｌ）層を吸着させる。ＮＨ３反応ガスは１０〜１００ｓｃｃｍの流量で供給することもできる。
前記第１浄化段階では、反応していないアルミニウムソースガスおよび反応副産物を除去するためにＮ２ガスを０．１〜３秒間注入し、或いは真空浄化して排出ポンプを介して排出する。
前記酸素反応ガス供給段階では、酸素反応ガスを０．１〜３秒間反応器の内部に供給して半導体基板１０の表面に酸素を吸着させる。
前記第２浄化段階では、反応していない酸素反応ガスおよび反応副産物を除去するためにＮ２ガスを０．１〜３秒間注入し、あるいは真空浄化して排出ポンプを介して排出する。
アルミニウム酸化膜を所望の厚さに形成するためには、前記４段階を１サイクルとして、所望の厚さに形成されるまで繰り返し行えばよい。
この際、前記アルミニウム酸化層１２は、前記露出された高電圧用ゲート酸化膜形成領域だけでなく、前記形成されたフォトレジストパターンＰＲの上部にも形成される。
次に、前記アルミニウム酸化層１２の形成された結果物において前記フォトレジストパターンＰＲを除去する工程を行うことにより、本工程は完了する。
この際、前記フォトレジストパターン除去工程の際に前記フォトレジストパターンＰＲ上のアルミニウム酸化層１２も除去され、高電圧用ゲート酸化膜形成領域にのみ前記アルミニウム酸化層１２が残存する。このように形成されたアルミニウム酸化層１２は、高電圧用ゲート酸化膜として用いられる。
図示してはいないが、前記高電圧用ゲート酸化膜の形成された結果物上に高電圧用ゲート電極を形成する工程が行われる。
本発明は、半導体素子の高電圧用トランジスタの高電圧用ゲート酸化膜として前述した方法によって形成されたアルミニウム酸化層１２を適用することができる。
本発明によれば、フォトレジストパターンを介してアルミニウム酸化層が定義されるべき領域にのみ高電圧用ゲート酸化膜で形成することにより、低電圧用ゲート酸化膜に比べて厚い高電圧用ゲート酸化膜を形成する際に発生するバーズビーク現象を防止することができる。したがって、このように前記高電圧用ゲート酸化膜形成工程の際に発生するバーズビーク現象を防止することにより、高電圧用ゲート酸化膜形成面積を最小化することができるため、ゲート電極トポロジーを最小化するという効果がある。
本発明は、具体的な実施例についてのみ詳細に説明したが、本発明の技術的思想の範囲内で変形または変更することが可能なのは、本発明の属する分野の当業者には明らかなことである。また、このような変形または変更は本発明の特許請求の範囲に属すると言える。
本発明の一実施例に係る半導体素子の高電圧用ゲート酸化膜形成方法を説明するための断面図である。 本発明の一実施例に係る半導体素子の高電圧用ゲート酸化膜形成方法を説明するための断面図である。
符号の説明
１０ 半導体基板
１２ 高電圧用ゲート酸化膜
ＰＲ フォトレジストパターン

Claims (5)

  1. 高電圧領域の備えられた半導体基板上にパターンを形成し、前記高電圧用ゲート酸化膜形成領域のみが露出されるようにする段階と、
    前記結果物の全面に金属酸化層を形成する段階と、
    前記パターンを除去する工程を行い、前記高電圧用ゲート酸化膜形成領域にのみ金属酸化層を形成する段階とを含むことを特徴とする、半導体素子の高電圧用ゲート酸化膜形成方法。
  2. 前記金属酸化層は、アルミニウム酸化層（Ａｌ２Ｏ３）であることを特徴とする、請求項１記載の半導体素子の高電圧用ゲート酸化膜形成方法。
  3. 前記パターンの除去工程は、
    前記パターンの上部に形成された金属酸化層も除去して、前記高電圧用ゲート酸化膜領域にのみ金属酸化層が形成されるようにすることを特徴とする、請求項１記載の半導体素子の高電圧用ゲート酸化膜形成方法。
  4. 前記請求項１記載の方法を使用して形成された高電圧用ゲート酸化膜を有する半導体素子の高電圧用トランジスタ。
  5. 前記高電圧用ゲート酸化膜は、アルミニウム酸化層であることを特徴とする請求項４に記載の半導体素子の高電圧用トランジスタ。
JP2005177548A 2005-05-11 2005-06-17 半導体素子の高電圧用ゲート酸化膜形成方法及び半導体素子の高電圧用トランジスタ Pending JP2006319294A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050039443 2005-05-11

Publications (1)

Publication Number Publication Date
JP2006319294A true JP2006319294A (ja) 2006-11-24

Family

ID=37295507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005177548A Pending JP2006319294A (ja) 2005-05-11 2005-06-17 半導体素子の高電圧用ゲート酸化膜形成方法及び半導体素子の高電圧用トランジスタ

Country Status (5)

Country Link
US (2) US7235449B2 (ja)
JP (1) JP2006319294A (ja)
CN (1) CN100521093C (ja)
DE (1) DE102005030064A1 (ja)
TW (1) TWI300250B (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
CA1200624A (en) * 1981-08-10 1986-02-11 Susumu Muramoto Method for the manufacture of semiconductor device using refractory metal in a lift-off step
US6376879B2 (en) * 1998-06-08 2002-04-23 Kabushiki Kaisha Toshiba Semiconductor device having MISFETs
US6165849A (en) * 1998-12-04 2000-12-26 Advanced Micro Devices, Inc. Method of manufacturing mosfet with differential gate oxide thickness on the same IC chip
JP4078014B2 (ja) * 2000-05-26 2008-04-23 株式会社ルネサステクノロジ 不揮発性半導体記憶装置及びその製造方法
US7091089B2 (en) * 2004-06-25 2006-08-15 Freescale Semiconductor, Inc. Method of forming a nanocluster charge storage device

Also Published As

Publication number Publication date
CN1862772A (zh) 2006-11-15
US20060258106A1 (en) 2006-11-16
DE102005030064A1 (de) 2006-11-16
US7235449B2 (en) 2007-06-26
US20070210358A1 (en) 2007-09-13
CN100521093C (zh) 2009-07-29
TWI300250B (en) 2008-08-21
TW200639941A (en) 2006-11-16

Similar Documents

Publication Publication Date Title
CN103843117B (zh) 通过介稳氢终止的硅的选择性蚀刻
CN106328827B (zh) 一种薄膜封装方法
EP1347507A4 (en) DIELECTRIC FILM AND METHOD FOR ITS EDUCATION, SEMICONDUCTOR COMPONENT, NON-VOLATILE MEMORY BLOCK AND METHOD OF MANUFACTURING THE SEMICONDUCTOR ELEMENT
TWI409857B (zh) 鰭片結構形成
JP2008283164A (ja) フラッシュメモリ素子の製造方法
SG143251A1 (en) Process solutions containing surfactants
CN1713389A (zh) 非易失性半导体存储器件及其制造方法
US8222111B1 (en) Simultaneous formation of a top oxide layer in a silicon-oxide-nitride-oxide-silicon (SONOS) transistor and a gate oxide in a metal oxide semiconductor (MOS)
CN101211854A (zh) 制造半导体器件的方法
KR100960136B1 (ko) 식각된 ｍｏｓ 게이트 구조의 니트로젠 옥시데이션
JP4741814B2 (ja) 半導体素子のゲート酸化膜形成方法
TW558794B (en) Method for forming high quality multiple thickness oxide layers by reducing descum induced defects
JP2006319294A (ja) 半導体素子の高電圧用ゲート酸化膜形成方法及び半導体素子の高電圧用トランジスタ
CN105789132B (zh) 一种侧墙的形成方法
JP2011071279A (ja) 半導体装置の製造方法
TWI726095B (zh) 改良型電漿強化原子層沉積方法、沉積製程及沉積系統
JP2009049379A (ja) 半導体メモリ素子の誘電体膜形成方法
US7951720B2 (en) Method of forming a contact hole for a semiconductor device
JP2008042188A (ja) フラッシュメモリ素子の製造方法
CN101315904A (zh) 不同厚度的栅氧化层的制造方法
US7271102B2 (en) Method of etching uniform silicon layer
CN102237266A (zh) 半导体制造工艺中减少柱状缺陷的方法
JP2005086080A (ja) 半導体装置の製造方法
CN1485890A (zh) 定义氧化硅/氮化硅/氧化硅介电层的方法
CN100369214C (zh) 一种栅刻蚀的方法