CN105789132B - 一种侧墙的形成方法 - Google Patents

Abstract

本申请提供了一种侧墙的形成方法。该形成方法包括：在半导体衬底上设置相互独立的高压器件栅、选择栅和浮栅；在半导体衬底上、高压器件栅、选择栅和浮栅上设置ONO层；在ONO层上设置多晶硅；对多晶硅进行刻蚀，在浮栅上形成控制栅；在ONO层和控制栅上设置侧墙材料；对侧墙材料进行刻蚀并以ONO层的氮化硅层为刻蚀终点，得到侧墙；以及去除裸露的氮化硅层。以ONO层的氮化硅层为侧墙材料的刻蚀终点，有效地控制其刻蚀终点；刻蚀过程中，ONO层对半导体衬底表面进行保护，避免了其受到损伤；同时，在刻蚀形成控制栅时，ONO层和侧墙包裹残留的多晶硅，不会造成多晶硅剥落而溅落到其他结构中导致器件结构性能劣化的后果。

Description

一种侧墙的形成方法

技术领域

本申请涉及半导体制造技术领域，具体而言，涉及一种侧墙的形成方法。

背景技术

在半导体存储装置中，电可擦可编程只读存储器(EERPOM)是一种易失性存储器。该存储器的优点是可针对整个存储器区块进行擦除，且擦除速度快，约需一至两秒，因此，近年来电可擦可编程只读存储器已运用于各种电子产品中，例如数码相机、数码摄像机、移动电话或笔记本电脑等。

在嵌入式电可擦可编程只读存储器中，需要将高压晶体管、EERPOM的存储晶体管集成在一起，在尽可能保持器件性能符合要求的前提下，降低器件的漏电电流能够降低存储器的待机电流(I stand-by)，而增加侧墙(spacer)的厚度甑能有效降低短沟道器件的源漏串通，从而有效降低器件的漏电电流，因此，高压晶体管中的侧墙厚度成为控制待机电流的关键因素。目前高压晶体管的侧墙的制作一般采用下述工艺：

如图1所示，在半导体衬底100上形成高压器件栅201、选择栅202和浮栅203，高压器件栅201用于高压晶体管、选择栅202和浮栅203用于EERPOM的存储晶体管；

在图1所示的高压器件栅201、选择栅202、浮栅203和裸露的半导体衬底100上设置图2所示的ONO层300(第一氧化硅层301-氮化硅层302-第二氧化硅层303)；

在图2所示的ONO层300上设置图3所示的多晶硅400；

对图3所示的多晶硅400进行刻蚀，保留在浮栅203上形成的多晶硅400，得到图4所示的控制栅500；

去除图4所示的裸露的ONO层300，形成图5所示的剖面结构；

对所述图5所示的半导体衬底100进行LDD(轻掺杂漏注入)处理；

在图5所示的半导体衬底100、浮栅和控制栅500上设置图6所示的侧墙材料600；

对图6所示的侧墙材料600进行刻蚀，形成图7所示的侧墙700。

在上述工艺中，对多晶硅400进行刻蚀形成控制栅500时，在高压器件栅201和选择栅202的侧面不可避免地残留部分多晶硅400，该多晶硅400在后续刻蚀ONO层300的过程中由于失去附着而剥落溅落到器件的其他结构中且难于清除，从而会对其他结构的性能造成影响；而且，在后续对侧墙材料600进行刻蚀时，目前都是通过控制刻蚀时间和刻蚀速率来控制侧墙的厚度，导致侧墙厚度不均匀，进而导致存储器的待机电流不稳定；同时，在对侧墙材料600进行刻蚀时，会对衬底造成损伤，因此导致存储器性能不稳定。

发明内容

本申请旨在提供一种侧墙的形成方法，以解决现有技术中刻蚀方法导致侧墙厚度不均匀的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种侧墙的形成方法，该形成方法包括：在半导体衬底上设置相互独立的高压器件栅、选择栅和浮栅；在半导体衬底上、高压器件栅、选择栅和浮栅上设置ONO层；在ONO层上设置多晶硅；对多晶硅进行刻蚀，在浮栅上形成控制栅；在ONO层和控制栅上设置侧墙材料；对侧墙材料进行刻蚀并以ONO层的氮化硅层为刻蚀终点，得到侧墙；以及去除裸露的氮化硅层。

进一步地，上述侧墙材料为氧化硅。

进一步地，上述在ONO层和控制栅上设置侧墙材料的过程采用低压化学气相沉积方法。

进一步地，在ONO层和控制栅上设置侧墙材料的过程中实施上述低压化学气相沉积方法时，沉积温度为500～750℃，TEOS的流量为100～250sccm。

进一步地，上述对侧墙材料进行刻蚀的过程采用等离子体刻蚀工艺实施。

进一步地，上述侧墙的厚度为ONO层的厚度为

进一步地，上述形成控制栅的过程包括：在多晶硅上设置光刻胶；对光刻胶进行光刻，保留对应于浮栅的光刻胶；在光刻胶的保护下对多晶硅进行刻蚀，得到控制栅；去除光刻胶。

进一步地，上述多晶硅的刻蚀采用等离子体刻蚀工艺实施。

进一步地，上述等离子体刻蚀工艺中多晶硅对氧化硅的刻蚀选择性为25:1～70:1。

进一步地，上述形成方法形成控制栅之后还包括对半导体衬底进行轻掺杂漏注入的过程。

应用本申请的技术方案，对侧墙材料进行刻蚀并以ONO层的氮化硅层为刻蚀终点，从而有效地控制对侧墙材料的刻蚀终点；在对侧墙材料进行刻蚀时，半导体衬底表面具有ONO层对其进行保护，因此，避免了其受到损伤；同时，在刻蚀形成控制栅时，在高压器件栅和选择栅的侧壁上会有部分多晶硅残留，但是上述形成方法中残留的多晶硅被ONO层和侧墙包裹，因此不会形成现有技术由于多晶硅剥落而溅落到其他结构中导致器件结构性能劣化的后果。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了现有技术中在半导体衬底上形成高压器件栅、选择栅和浮栅后的剖面结构示意图；

图2示出了在图1所示的浮栅和裸露的半导体衬底上设置ONO层后的剖面结构示意图；

图3示出了在图2所示的ONO层上设置多晶硅后的剖面结构示意图；

图4示出了对图3所示的多晶硅进行刻蚀在浮栅上形成控制栅后的剖面结构示意图；

图5示出了去除图4所示的裸露的ONO层后的剖面结构示意图；

图6示出了在图5所示的半导体衬底、高压器件栅、选择栅和浮栅和控制栅上设置侧墙材料后的剖面结构示意图；

图7示出了对图6所示的侧墙材料进行刻蚀形成侧墙后的剖面结构示意图；

图8示出了本申请一种优选实施方式提供的侧墙形成方法的流程示意图；

图9至图16示出了实施图8所示形成方法各步骤后的剖面结构示意图，其中，

图9示出了在半导体衬底上设置相互独立的高压器件栅、选择栅和浮栅后的剖面结构示意图；

图10示出了在图9所示的半导体、高压器件栅、选择栅和浮栅上设置ONO层后的剖面结构示意图；

图11示出了在图10所示的ONO层上设置多晶硅后的剖面结构示意图；

图12示出了在图11所示的多晶硅上设置光刻胶，并对该光刻胶进行光刻得到图形化光刻胶结构后的剖面结构示意图；

图13示出了在图12所示的图形化光刻胶的保护对多晶硅进行刻蚀得到控制栅并去除图形化光刻胶后的剖面结构示意图；

图14示出了在图13所示的ONO层和控制栅上设置侧墙材料后的剖面结构示意图；

图15示出了对图14所示的侧墙材料进行刻蚀，并以ONO层的氮化硅层为刻蚀终点得到侧墙后的剖面结构示意图；以及

图16示出了去除图15所示的裸露的氮化硅层后的剖面结构示意图。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。

正如背景技术所介绍的，现有技术对侧墙材料进行刻蚀时，都是通过控制刻蚀时间和刻蚀速率来控制侧墙的厚度，导致侧墙厚度不均匀，进而导致存储器的待机电流不稳定；同时，在对侧墙材料进行刻蚀时，会对衬底造成损伤，因此导致存储器性能不稳定，为了解决侧墙刻蚀所存在的问题，本申请提出了一种侧墙的形成方法。图8示出了本申请一种优选实施方式提供的侧墙形成方法的流程示意图，该形成方法包括：在半导体衬底100上设置相互独立的高压器件栅201、选择栅202和浮栅203；在半导体衬底100上、高压器件栅201、选择栅202和浮栅203上设置ONO层300；在ONO层300上设置多晶硅400；对多晶硅400进行刻蚀，在浮栅203上形成控制栅500；在ONO层300和控制栅500上设置侧墙材料600；对侧墙材料600进行刻蚀并以ONO层300的氮化硅层302为刻蚀终点，得到侧墙700；以及去除裸露的氮化硅层302。

上述形成方法，对侧墙材料600进行刻蚀并以ONO层300中的氮化硅层302为刻蚀终点，从而有效地控制对侧墙材料600的刻蚀终点；在对侧墙材料600进行刻蚀时，半导体衬底100表面具有ONO层300对其进行保护，因此，避免了其受到损伤；同时，在刻蚀形成控制栅500时，在高压器件栅201和选择栅202的侧壁上会有部分多晶硅400残留，但是上述形成方法中残留的多晶硅400被ONO层300和侧墙包裹，因此不会形成现有技术由于多晶硅400剥落而溅落到其他结构中导致器件结构性能劣化的后果。

现在，将参照附图更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。

首先，在半导体衬底100上设置图9所示的相互独立的高压器件栅201、选择栅202和浮栅203，其中，高压器件栅201、选择栅202和浮栅203的数量均可以按照器件要求进行设置，且与现有技术相同，上述高压器件栅201可用于高压晶体管，选择栅202和浮栅203可用于EERPOM的存储晶体管。上述半导体衬底100可以选自本领域的常规半导体材料，且本领域技术人员公知的是高压器件栅201、选择栅202和浮栅203需要通过栅氧层与半导体衬底100的半导体材料绝缘，因此，本领域技术人员可理解为上述半导体衬底100表面具有氧化层。另外，上述高压器件栅201、选择栅202和浮栅203的形成过程可以参考现有技术，在此不再赘述。

然后，在图9所示的半导体衬底100上、高压器件栅201、选择栅202和浮栅203设置图10所示的ONO层300。所设置的ONO层300与现有技术的ONO层300相同，均是包括第一氧化硅层301、氮化硅层302和第二氧化硅层303的三明治夹心结构；且上述设置ONO层300的方法可以采用现有技术常规的化学气相沉积法，进一步的条件可参照现有技术，在此不再赘述。

完成上述ONO层300的设置之后，在图10所示的ONO层300上设置图11所示的多晶硅400。该多晶硅400的设置优选采用化学气相沉积法实施。

形成多晶硅400之后，对图11所示的多晶硅400进行刻蚀，在浮栅203上形成图13所示的控制栅500。在本申请的一种优选实施方式中，上述形成控制栅500的过程包括：在图11所示的多晶硅400上设置光刻胶800，并对该光刻胶800进行光刻，保留对应于浮栅203的光刻胶800，得到具有图12所示的图形化光刻胶800；在图12所示的图形化光刻胶800的保护对多晶硅400进行刻蚀，得到图13所示的控制栅500，然后去除图13所示的图形化光刻胶800。利用光刻胶800为掩膜，将高压晶体管和低压晶体管中的多晶硅400刻蚀掉，形成存储晶体管的控制栅500，上述对多晶硅400的刻蚀优选采用等离子体刻蚀工艺实施，上述等离子刻蚀以ONO层300的第一氧化硅层301为刻蚀终点，而且有效上述等离子体刻蚀工艺中多晶硅400对氧化硅的刻蚀选择性为25：1～70:1，进而有效地保证了ONO层300的第一氧化硅层301不被过刻蚀。按照目前的工艺条件来讲，高压器件栅201、选择栅202侧壁的ONO层300上难免会残留多晶硅400，本申请无论是否残留多晶硅400都不会对后续工艺以及已经形成的器件结构的性能产生影响，以下内容将会对此进行详述。

在本申请又一种优选的实施方式中，优选上述形成方法在形成控制栅500之后还包括对半导体衬底100进行轻掺杂漏注入的过程。该过程与现有技术的相比区别在于：现有技术在进行该轻掺杂漏注入时，ONO层300中的ON层或者ONO层300被刻蚀掉，而本申请在进行该注入时ONO层300保留完整，因此为了保证轻掺杂漏注入实现预期的目的，本领域技术人员可以根据ONO层300的厚度对现有技术常规的轻掺杂漏注入的能量和剂量进行调整，在此不再赘述。

在形成上述控制栅500或者完成上述轻掺杂漏注入之后，在图13所示的ONO层300和控制栅500上设置图14所示的侧墙材料600。可作为本领域的侧墙材料600可以有氧化硅和/或氮化硅，本申请优选该侧墙材料600为氧化硅。进一步地，为了优化所设置的侧墙材料600的质量，优选采用炉管TEOS工艺设置上述侧墙材料600，比如在实施上述低压化学气相沉积方法时，沉积温度为500～750℃，TEOS的流量为100～250sccm。上述所设置的侧墙材料600将高压器件栅201和选择栅202侧壁上所残留的多晶硅400包裹起来，因此，在后续刻蚀侧墙材料600的过程中也不会造成多晶硅400剥离，溅射到器件的其他结构，影响器件性能。

接着，对图14所示的侧墙材料600进行刻蚀，并以ONO层300的氮化硅层302为刻蚀终点，得到图15所示的侧墙700。本申请利用氮化硅层302作为侧墙材料600的刻蚀终点，使该过程的终点变得易控，相对于现有技术依靠刻蚀速率和刻蚀时间控制刻蚀终点所得到的侧墙700的厚度容易控制且厚度较均匀，上述对侧墙材料600的刻蚀可以采用现有技术常规刻蚀工艺，优选采用等离子体刻蚀工艺实施，进一步的等离子刻蚀工艺的条件本领域技术人员可以参考现有技术，在此不再赘述。

在此需要说明的是，ONO层300的厚度和残留的多晶硅400的厚度相对于侧墙700的厚度是极小的，因此，即使本申请的侧墙700将ONO层300和多晶硅400层包裹在里面也完全能够起到侧墙700的隔离作用，本申请优选上述侧墙700的厚度为上述ONO层300的厚度为

由于以氮化硅层302为刻蚀终点，因此，ONO层300中最上层的氧化硅层会和侧墙材料600一块被刻蚀，因此氮化硅层302裸露出来，在形成上述侧墙700之后，去除图15所示的裸露的氮化硅层302，得到具有图16所示剖面结构的器件结构。该刻蚀过程刻蚀利用刻蚀液或刻蚀气体的氧化硅和氮化硅之间的刻蚀选择性，选择性地刻蚀氮化硅，保留氧化硅。

从以上的描述中，可以看出，本申请上述的实施方式实现了如下技术效果：

1)，本申请的侧墙形成方法，利用ONO层中的氮化硅层作为侧墙刻蚀过程的停止层，因此可以有效地控制侧墙的刻蚀终点；

2)，在对侧墙材料进行刻蚀时，半导体衬底表面具有ONO层对其进行保护，因此，避免了其受到损伤；

3)，在刻蚀形成控制栅时，在高压器件栅和选择栅的侧壁上会有部分多晶硅残留，但是上述形成方法没有将该残留的多晶硅内层的ONO层去除，因此不会形成现有技术由于多晶硅剥落而溅落到其他结构中导致器件结构性能劣化的后果。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种侧墙的形成方法，其特征在于，所述形成方法包括：

在半导体衬底(100)上设置相互独立的高压器件栅(201)、选择栅(202)和浮栅(203)；

在所述半导体衬底(100)上、所述高压器件栅(201)、所述选择栅(202)和所述浮栅(203)上设置ONO层(300)；

在所述ONO层(300)上设置多晶硅(400)；

对所述多晶硅(400)进行刻蚀，在所述浮栅(203)上形成控制栅(500)；

在所述ONO层(300)和所述控制栅(500)上设置侧墙材料(600)；

对所述侧墙材料(600)进行刻蚀并以所述ONO层(300)的氮化硅层(302)为刻蚀终点，得到所述侧墙(700)；以及

去除裸露的所述氮化硅层(302)。

2.根据权利要求1所述的形成方法，其特征在于，所述侧墙材料(600)为氧化硅。

3.根据权利要求2所述的形成方法，其特征在于，在所述ONO层(300)和所述控制栅(500)上设置所述侧墙材料(600)的过程采用低压化学气相沉积方法。

4.根据权利要求3所述的形成方法，其特征在于，所述在ONO层(300)和控制栅(500)上设置侧墙材料(600)的过程中实施所述低压化学气相沉积方法时，所述沉积温度为500～750℃，TEOS的流量为100～250sccm。

5.根据权利要求1所述的形成方法，其特征在于，对所述侧墙材料(600)进行刻蚀的过程采用等离子体刻蚀工艺实施。

6.根据权利要求1所述的形成方法，其特征在于，所述侧墙(700)的厚度为所述ONO层(300)的厚度为

7.根据权利要求1所述的形成方法，其特征在于，所述形成控制栅(500)的过程包括：

在所述多晶硅(400)上设置光刻胶(800)；

对所述光刻胶(800)进行光刻，保留对应于所述浮栅(203)的所述光刻胶(800)；

在所述光刻胶(800)的保护下对所述多晶硅(400)进行刻蚀，得到所述控制栅(500)；

去除所述光刻胶(800)。

8.根据权利要求7所述的形成方法，其特征在于，所述多晶硅(400)的刻蚀采用等离子体刻蚀工艺实施。

9.根据权利要求8所述的形成方法，其特征在于，所述等离子体刻蚀工艺中多晶硅(400)对氧化硅的刻蚀选择性为25:1～70:1。

10.根据权利要求1所述的形成方法，其特征在于，所述形成方法形成所述控制栅(500)之后还包括对所述半导体衬底(100)进行轻掺杂漏注入的过程。