JP4078014B2 - 不揮発性半導体記憶装置及びその製造方法 - Google Patents
不揮発性半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP4078014B2 JP4078014B2 JP2000161126A JP2000161126A JP4078014B2 JP 4078014 B2 JP4078014 B2 JP 4078014B2 JP 2000161126 A JP2000161126 A JP 2000161126A JP 2000161126 A JP2000161126 A JP 2000161126A JP 4078014 B2 JP4078014 B2 JP 4078014B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- gate
- field effect
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 96
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 230000002093 peripheral effect Effects 0.000 claims description 141
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 129
- 230000015654 memory Effects 0.000 claims description 126
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 121
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 64
- 239000011229 interlayer Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 57
- 230000005669 field effect Effects 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 40
- 238000002955 isolation Methods 0.000 claims description 37
- 229910052757 nitrogen Inorganic materials 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 29
- 238000007254 oxidation reaction Methods 0.000 claims description 25
- 229910052698 phosphorus Inorganic materials 0.000 claims description 25
- 230000003647 oxidation Effects 0.000 claims description 24
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 23
- 239000011574 phosphorus Substances 0.000 claims description 23
- 239000010410 layer Substances 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 14
- 238000009279 wet oxidation reaction Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 230000015556 catabolic process Effects 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims 23
- 229920005591 polysilicon Polymers 0.000 claims 4
- 238000003491 array Methods 0.000 claims 2
- 239000003990 capacitor Substances 0.000 claims 1
- 229910052681 coesite Inorganic materials 0.000 description 49
- 229910052906 cristobalite Inorganic materials 0.000 description 49
- 239000000377 silicon dioxide Substances 0.000 description 49
- 235000012239 silicon dioxide Nutrition 0.000 description 49
- 229910052682 stishovite Inorganic materials 0.000 description 49
- 229910052905 tridymite Inorganic materials 0.000 description 49
- 229910004298 SiO 2 Inorganic materials 0.000 description 37
- 238000001459 lithography Methods 0.000 description 19
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 18
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 14
- 230000008021 deposition Effects 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 239000007864 aqueous solution Substances 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 229910021529 ammonia Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Description
【０００１】
【発明の属する技術分野】
本発明は、不揮発性半導体記憶装置及びその製造方法に係り、その微細化，低電圧動作，高信頼化，製造工程の簡略化を図る技術に関する。
【０００２】
【従来の技術】
不揮発性半導体記憶装置の代表であるフラッシュメモリは、携帯性，耐衝撃性に優れ、オンボードで電気的に一括消去が可能なことから、携帯電話，デジタルカメラ等の小型携帯情報機器のメモリとして急速に市場を拡大している。
【０００３】
フラッシュメモリは、例えば図１８に示したように、通常、情報を蓄えるメモリセルＭと、書換えや読出しを行なうビットを選択したり、チップ内部で必要な電圧を発生する周辺回路を構成するＭＯＳ型電界効果トランジスタＰから成る。
【０００４】
このうちメモリセルＭは、ソース及びドレイン拡散層(図示せず)を有するシリコン（Ｓｉ）基板２０１と、このＳｉ基板上に形成したＰウェル２０４aと、主に多結晶Ｓｉ膜からなる浮遊ゲート２０７及び制御ゲート２０９と、この両ゲート間を分離する多結晶Ｓｉ層間絶縁膜２０８と、浮遊ゲート２０７とＰウェル２０４aを分離するトンネル絶縁膜２０６からなるＭＯＳ型電界効果トランジスタを１つの記憶単位とし、これを複数個行列状に配置して構成される。メモリセルの浮遊ゲートと制御ゲートを分離する多結晶Ｓｉ層間絶縁膜には、通常、ＳｉＯ２膜に比べて誘電率が大きくリーク電流の小さい、シリコン窒化（Ｓｉ３Ｎ４）膜をＳｉＯ２膜で挟んだ積層膜、いわゆるＯＮＯ膜が広く用いられている。
【０００５】
周辺回路Ｐは、Ｓｉ基板２０１中に形成されたＰウェル２０４ｂ，Ｎウェル２０５と、ソース及びドレイン拡散層２１２a，２１２ｂと、ウェル上にゲート絶縁膜２１０を介して形成した主に多結晶Ｓｉ膜からなるゲート電極２１１からなるＭＯＳ型電界効果トランジスタを複数個組み合わせることにより構成される。ゲート絶縁膜２１０は通常、熱酸化法により形成されたＳｉＯ２膜が用いられている。
【０００６】
各メモリセルＭ及び周辺回路トランジスタＰは、通常、厚い酸化膜からなる素子分離領域２０２により分離される。そして周辺回路により発生した正または負の電圧を制御ゲート２０９に印加することにより浮遊ゲートに蓄積される電荷量を制御し、これによりメモリセルトランジスタのしきい値電圧を変化させることにより情報の“０”，“１”を判別している。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記した不揮発性半導体記憶装置の大容量化に伴い、周辺回路用ＭＯＳトランジスタＰ及びメモリセルＭに新たな課題が生じてきた。
【０００８】
第１点は、周辺回路用ＭＯＳトランジスタのゲート酸化膜劣化に起因した特性及び信頼性の劣化である。
【０００９】
フラッシュメモリにおいては、書込み／消去の際、ワード線に例えば１８Ｖといった高電圧が印加される。このような高電圧を扱う周辺回路用ＭＯＳトランジスタにおいては、ゲート酸化膜厚を例えば２５ｎｍ程度と厚膜化することにより高耐圧を図っている。しかしながら、素子の微細化のために、周辺ＭＯＳトランジスタ間の素子分離に従来の選択酸化法(ＬＯＣＯＳ)に代えて浅溝分離法を適用した場合、２５ｎｍといった厚いゲート酸化膜を熱酸化法により形成すると、浅溝分離領域部に接するゲート酸化膜厚がアクティブ領域に比べ著しく薄くなるという現象が生じた。このため、ＭＯＳトランジスタの電流−電圧特性にいわゆるキンクを生じたり、ゲート酸化膜の絶縁耐圧が低下するといった問題を生じた。
【００１０】
第２点は、プログラム電圧低減に不可欠なメモリセルＭの多結晶Ｓｉ層間絶縁膜の薄膜化である。
【００１１】
フラッシュメモリの書換え動作時に浮遊ゲートに印加される電圧Vfgは、
Vfg=C2・Vcg/(C1+C2) （１）
で与えられる。ここで、Vcgは制御ゲート印加電圧、 C１及びC２はそれぞれトンネル絶縁膜及び多結晶Ｓｉ層間絶縁膜の容量である。制御ゲートに印加された電圧を効率良く浮遊ゲートに伝達し、プログラム電圧を低減するためにはC２を大きくする、つまり、多結晶Ｓｉ層間絶縁膜を薄膜化することが有効である。しかしながら、従来から広く用いられているシリコン窒化（Ｓｉ３Ｎ４）膜をＳｉＯ２膜で挟んだ積層膜、いわゆるＯＮＯ膜では、上下層のＳｉＯ２膜を５ｎｍ以下とすると、浮遊ゲートに蓄積された電荷が制御ゲートに漏洩するいわゆるリテンション不良が顕在化するという問題があった。また、上層のＳｉＯ２膜を５ｎｍ形成しようとした場合、下層の多結晶Ｓｉ膜の酸化を防止するために１０ｎｍ程度以上のＳｉ３Ｎ４膜を堆積する必要があった。そのため、ＯＮＯ膜の薄膜化は酸化膜換算で１５ｎｍ程度が限界であった。
【００１２】
このため、ＯＮＯ膜に代えて、窒素を添加した単層のＣＶＤＳｉＯ２膜を多結晶Ｓｉ層間絶縁膜に適用し、その薄膜化を図ることによりプログラム電圧を低減する技術が特開平９−２３８０３６に開示されている。
【００１３】
しかしながら、従来のフラッシュメモリで広く行われているように、多結晶Ｓｉ層間絶縁膜を形成した後、熱酸化法により周辺回路ＭＯＳトランジスタのゲート酸化膜を形成すると、ＯＮＯ膜とは異なり単層のＣＶＤＳｉＯ２膜は耐酸化性を有しないため、高濃度に不純物がドーピングされた浮遊ゲート多結晶Ｓｉが厚く酸化されてしまうという問題があった。従って、メモリセル多結晶Ｓｉ層間絶縁膜に単層のＣＶＤＳｉＯ２膜を用いた際の周辺回路ＭＯＳトランジスタのゲート酸化膜の作成方法の開発が必要であった。
【００１４】
第３点は工程数の増大である。
【００１５】
従来のフラッシュメモリでは、メモリセルのトンネル絶縁膜２０６，多結晶Ｓｉ層間絶縁膜２０８及び周辺回路ＭＯＳトランジスタのゲート絶縁膜２１０を、順次、それぞれ単独に形成していた。このため工程数が多く、低コスト化を阻害する要因となっていた。最近では、フラッシュメモリの書換え速度及び読出し速度の向上を図るため、周辺回路領域のＭＯＳトランジスタのゲート酸化膜厚を２種類とする技術も提案されており、今後、フラッシュメモリの製造工程の簡略化は重要な課題になると予想される。
【００１６】
上述の３つの課題は、メモリセルの層間絶縁膜と周辺回路ＭＯＳトランジスタのゲート酸化膜の作成という観点で相互に密接に関係しており、これを解決するための新たな不揮発性半導体記憶装置及びその製造方法の開発が望まれていた。
【００１７】
本発明の目的は、不揮発性半導体記憶装置の周辺回路領域ＭＯＳトランジスタのゲート酸化膜を高信頼化し、トランジスタ特性を向上することにある。
【００１８】
本発明の別の目的は、不揮発性半導体記憶装置の微細化，低電圧化に対応した多結晶Ｓｉ層間絶縁膜及び周辺回路領域ＭＯＳトランジスタのゲート酸化膜形成方法を提供することにある。
【００１９】
本発明の更に別の目的は、不揮発性半導体記憶装置の製造工程の簡略化を図ることにある。
【００２０】
【課題を解決するための手段】
上記第１の課題を解決するため、本発明の不揮発性半導体記憶装置では、周辺回路を構成するＭＯＳ型電界効果型トランジスタのゲート絶縁膜を半導体基板上に堆積して形成した絶縁膜、例えばＣＶＤＳｉＯ２膜により形成する。これにより、ＭＯＳ型電界効果型トランジスタ間の素子分離に浅溝分離法を用いても浅溝分離領域に接する部分のゲート酸化膜厚が薄くなることがなく、ＭＯＳ型電界効果型トランジスタ特性におけるキンクを防止することができ、また、ゲート酸化膜の絶縁耐圧の低下を回避することができる。なお、周辺回路が２種類以上のゲート絶縁膜厚を有するＭＯＳ型電界効果型トランジスタから構成されている場合、ゲート絶縁膜厚が厚いほうの高電圧部のＭＯＳ型電界効果型トランジスタに適用すると特に有効である。
【００２１】
また、周辺回路を構成するＭＯＳ型電界効果型トランジスタのゲート絶縁膜を、半導体基板表面を熱酸化した絶縁膜と該絶縁膜の上に堆積して形成した絶縁膜の積層膜（例えば、ＣＶＤＳｉＯ２膜）とすることにより、浅溝分離領域に接する部分のゲート酸化膜厚を堆積絶縁膜にて補償することができるので、上記堆積絶縁膜単層とした場合と同様に、ＭＯＳ型電界効果型トランジスタ特性におけるキンクを防止することができ、また、ゲート酸化膜の絶縁耐圧の低下を回避することができる。なお、この場合には熱酸化絶縁膜の膜厚よりも堆積絶縁膜の膜厚のほうを厚くすることが効果達成上より好ましい。
【００２２】
上記第２の課題を解決するために、本発明の不揮発性半導体記憶装置の製造方法では、周辺回路を構成するＭＯＳ型電界効果型トランジスタのゲート絶縁膜を半導体基板上に堆積した絶縁膜、例えばＣＶＤＳｉＯ２膜により形成する。これにより、多結晶シリコン層間絶縁膜をＣＶＤＳｉＯ２膜とし、多結晶シリコン層間絶縁膜を形成した後にゲート絶縁膜を形成した場合でも、多結晶シリコン層間絶縁膜のＣＶＤＳｉＯ２膜が厚く酸化されてしまうことが回避できる。
【００２３】
また、周辺回路のゲート絶縁膜の全部又は一部を熱酸化膜とする場合には、半導体基板表面を熱酸化する工程を多結晶シリコン層間絶縁膜を形成する工程よりも前に行ってしまうことにより、多結晶シリコン層間絶縁膜であるＣＶＤＳｉＯ２膜の異常酸化を防止することができる。
【００２４】
上記第３の課題を解決するために、本発明の不揮発性半導体記憶装置及びその製造方法では、多結晶シリコン層間絶縁膜形成のために堆積した絶縁膜、例えばＣＶＤ絶縁膜を、周辺回路を構成するＭＯＳ型電界効果型トランジスタのゲート絶縁膜の全部または一部として用いることにより、製造工程の簡略化を達成することができる。
【００２５】
【発明の実施の形態】
（実施例１）
本実施例１では、不揮発性半導体記憶装置のメモリセルの多結晶Ｓｉ層間絶縁膜と周辺回路ＭＯＳトランジスタのゲート酸化膜とを窒素を添加したＣＶＤＳｉＯ２膜とし、これを同時に形成することにより、周辺回路ＭＯＳトランジスタの特性向上とメモリセルの微細化，動作電圧の低減及び製造工程の簡略化を図った例について説明する。
【００２６】
本実施例の不揮発性半導体記憶装置の作成手順を図１及び図２に示す。不揮発性半導体記憶装置は、情報を蓄積するための複数のメモリセルを行列状に配置したメモリセル領域と、書換えや読出しを行なうビットを選択したり、チップ内部で必要な電圧を発生する周辺回路を構成するためのＭＯＳトランジスタを複数個配置した周辺回路領域とから構成される。
【００２７】
周辺回路領域は、例えば３.３Ｖといった電源電圧のような比較的小さな電圧のみが印加される低電圧部と、例えば１８Ｖといった書換えに必要な高電圧が印加される高電圧部に分けられる。低電圧部と高電圧部は、ともにＰウェル１０４ｂ，１０４ｃ及びＮウェル１０５a，１０５ｂ上に形成された複数個のＮＭＯＳトランジスタ及びPＭＯＳトランジスタから構成される。メモリセルは、ＮＯＲ型と呼ばれる代表的なフラッシュメモリであり、Ｐウェル１０４a上に形成される。
【００２８】
図１及び図２は、メモリセルのワード線に平行で、周辺回路のＭＯＳトランジスタのゲート線に垂直な断面図である。
【００２９】
製造方法は以下の通りである。
【００３０】
まず、面方位（１００）のｐ型Ｓｉ基板１０１に、各メモリセル及び周辺回路ＭＯＳトランジスタを分離する浅溝素子分離領域１０２を形成した（図１(ａ)）。
【００３１】
次いで、イオン打込み法によりＰウェル領域１０４ａ，１０４ｂ，１０４ｃ及びＮウェル領域１０５ａ，１０５ｂ更にウェル間の分離領域１０３を形成した（図１(ｂ)）。
【００３２】
次に、メモリセルのトンネル絶縁膜となるＳｉＯ２膜１０６を熱酸化法により９ｎｍ形成した（図１(ｃ)）。
【００３３】
次に、浮遊ゲートとなるリンをドーピングした多結晶Ｓｉ膜１０７を１５０ｎｍ堆積した（図１(ｄ)）。
【００３４】
続いて、リソグラフィとドライエッチング技術を用いて多結晶Ｓｉ膜１０７をパターニングした（多結晶Ｓｉ膜１０７は１０７ａとなる）。この際、周辺回路領域の多結晶Ｓｉ膜１０７及びＳｉＯ２膜１０６は完全に除去した（図１(ｅ)）。
【００３５】
次いで、ＳｉＨ４とＮ２Ｏを原料ガスとした減圧化学気相成長法（ＬＰＣＶＤ法）により、ＳｉＯ２膜１０８を１６ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０８をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図１(ｆ)）。
【００３６】
その後、リソグラフィ技術により周辺回路領域のうち高電圧部のみが被覆されるようなレジストパターンを作成し（図示せず）、フッ酸とアンモニアの混合水溶液によりメモリセル領域及び周辺回路領域のうち低電圧部に存在するＳｉＯ２膜１０８を除去した（ＳｉＯ２膜１０８は１０８ａとなる）（図２(ａ)）。
【００３７】
その後、再び、ＳｉＨ４とＮ２Ｏを原料ガスとしたＬＰＣＶＤ法により、ＳｉＯ２膜１０９を１１ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０９をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図２(ｂ)）。
【００３８】
以上、図１(ｆ)から図２(ｂ)に示した工程により、メモリセル領域には１１ｎｍの多結晶Ｓｉ層間絶縁膜（ＣＶＤＳｉＯ２膜１０９）が、周辺回路領域の低電圧部には１１ｎｍのゲート酸化膜（ＣＶＤＳｉＯ２膜１０９）が、周辺回路領域の高電圧部には概ね２７ｎｍのゲート酸化膜（ＣＶＤＳｉＯ２膜１０８ａとＣＶＤＳｉＯ２膜１０９の積層膜）が形成される。ここで、ＣＶＤＳｉＯ２膜堆積後、ＮＨ３雰囲気中でアニールし、さらにウェット酸素を行なっているのは、Ｅ’センタと呼ばれる膜中の欠陥や水素原子を低減するためである。これにより絶縁膜のリーク電流を抑制するとともに、トラップを低減し、メモリセルの電荷保持特性の向上を図れる。更に、周辺回路ＭＯＳトランジスタの相互コンダクタンスを向上するためである。
【００３９】
次に、メモリセルの制御ゲートと周辺回路のゲート電極となるリンをドーピングした多結晶Ｓｉ膜１１０を堆積した（図２(ｃ)）。
【００４０】
その後、リソグラフィとドライエッチング技術により多結晶Ｓｉ膜１１０をパターニングし、メモリセルの制御ゲート（ワード線）１１０ａ及び周辺回路のゲート電極１１０ｂを形成した。続いて、図には示していないが、メモリセル領域のＳｉＯ２膜１０９及び多結晶Ｓｉ膜１０７ａをエッチングし、浮遊ゲートを形成した（ＳｉＯ２膜１０９及び多結晶Ｓｉ膜１０７ａはそれぞれ１０９ａ、１０７ｂとなる（図２(ｄ)）。
【００４１】
次に、イオン打込み法により、メモリセル及び周辺回路ＭＯＳトランジスタのソース／ドレイン領域１１１ｂ，１１１ｃ，１１２ａ，１１２ｂ（メモリセルのソース／ドレイン領域は図示せず）を形成した（図２(ｅ)）。
【００４２】
その後、図には示していないが、層間絶縁膜を堆積した後、この層間絶縁膜にワード線１１０ａ，周辺回路領域ＭＯＳトランジスタのゲート電極１１０ｂ及びソース／ドレイン領域１１２，１１１に至るコンタクト孔を形成し、次に、金属膜を堆積し、これを加工して電極とし、不揮発性半導体記憶装置を完成した。
【００４３】
図３は本発明の方法により形成した周辺回路領域の高電圧部ＭＯＳトランジスタのゲート電圧とドレイン電流の関係を示したものである。同図には比較のため、上記ＭＯＳトランジスタのゲート酸化膜を熱酸化法により形成した場合の結果も合わせて示した。いずれもゲート酸化膜厚は２８ｎｍである。熱酸化法を用いた従来技術では電流−電圧特性にいわゆるキンクと呼ばれるこぶが観察され、特性劣化が認められた。これに対し、本発明の窒素を添加したＣＶＤＳｉＯ２膜を用いた場合には、良好な電流−電圧特性が得られた。
【００４４】
図４は、本発明の方法及び従来技術である熱酸化法により形成した周辺回路領域高電圧部ＭＯＳトランジスタのゲート酸化膜の絶縁耐圧を測定した結果である。同図より、熱酸化膜に代えて窒素を添加したＣＶＤＳｉＯ２膜をゲート酸化膜に用いることにより、その絶縁耐圧が向上することが明らかとなった。
【００４５】
上記、図３及び図４で示した従来技術と本発明の特性差を明らかにするために、走査型電子顕微鏡を用いて高電圧部ＭＯＳトランジスタの断面構造を観察した。その結果を図５に示す。熱酸化膜２００をゲート酸化膜に用いた従来技術の場合には、Ｅで示した浅溝分離領域と接する部分のゲート酸化膜厚がアクティブ領域中央に比べ著しく薄くなっていた（図５(a)）。この局所的なゲート酸化膜の薄膜化により電流−電圧特性の劣化や絶縁耐圧の低下が生じたことが判明した。これに対し、窒素を添加したＣＶＤＳｉＯ２膜を用いた本発明の場合には、熱酸化膜で見られたような浅溝分離領域付近でのゲート酸化膜の薄膜化が抑制された（図５(ｂ)）。このため、良好な特性が得られたことが明かとなった。
【００４６】
なお、周辺回路ＭＯＳトランジスタにＣＶＤＳｉＯ２膜を適用した場合、同膜への窒素添加は極めて重要である。図１から図２で示した不揮発性半導体装置の製造において、ＣＶＤＳｉＯ２膜１０８及び１０９の形成の際、アンモニア中でのアニールを行なわず、窒素を添加しなかった場合には、窒素を添加した場合に比べて周辺回路低電圧部及び高電圧部いずれのＭＯＳトランジスタにおいても相互コンダクタンスの大幅な低下がみられた。また、ゲート酸化膜の絶縁耐圧も低下した。
【００４７】
本実施例１においては、メモリセルの多結晶Ｓｉ層間絶縁膜と周辺回路低電圧部ＭＯＳトランジスタのゲート酸化膜を全く同一の工程により形成している。このため、メモリセルのトンネル酸化膜を含めて４種類あるゲート絶縁膜を３種類の膜で形成することが可能である。従って、ゲート絶縁膜をそれぞれ単独に形成する場合に比べて製造工程数の削減が可能となる。
【００４８】
図６は、図１及び図２で示した方法により作成した不揮発性半導体記憶装置のメモリセルの多結晶Ｓｉ層間絶縁膜，周辺回路領域の低電圧部及び高電圧部ＭＯＳトランジスタのゲート酸化膜中の窒素分布を二次イオン質量分析計により測定した結果である。多結晶Ｓｉ層間絶縁膜と低電圧部ＭＯＳトランジスタのゲート酸化膜を同一工程にて形成しているにもかかわらず、窒素濃度は多結晶Ｓｉ層間絶縁膜が一番高く、次いで低電圧部ゲート酸化膜、高電圧部ゲート酸化膜の順となっている。これはＳｉＯ２膜中への窒素の添加量が下地Ｓｉ層の不純物濃度の増大とともに増加するためである。
【００４９】
なお、周辺回路領域のＭＯＳトランジスタのゲート酸化膜を、ともにＣＶＤ法により形成したメモリセルのトンネル酸化膜と多結晶Ｓｉ層間絶縁膜の積層膜で形成する技術が特開平１１−８７５４５に示されている。しかし、同方法では周辺回路トランジスタのゲート酸化膜の膜厚がメモリセルの２つの酸化膜の膜厚の和で決まってしまうため、膜厚の設定に自由度がないという問題があった。また、浮遊ゲートのパターニングの際ダメージの入ったトンネル酸化膜をそのまま周辺回路トランジスタのゲート酸化膜に用いているため、膜特性の劣化が課題であった。本実施例の方法によれば、周辺回路高電圧部ＭＯＳトランジスタのゲート酸化膜厚はＳｉＯ２膜１０８の膜厚を変えることにより任意に設定できるという利点がある。また、ＳｉＯ２膜１０８のパターニングにはウェットエッチングを用いているので、ダメージによる膜特性の劣化がない。
【００５０】
以上、本実施例１によれば、不揮発性半導体記憶装置の周辺回路領域ＭＯＳトランジスタの特性及び信頼性が向上するという効果がある。なお、周辺回路領域ＭＯＳトランジスタの特性及び信頼性の向上という観点からいえば、周辺回路領域ＭＯＳトランジスタのゲート絶縁膜の全部（低電圧部）又は一部（高電圧部）がメモリセルの多結晶Ｓｉ層間絶縁膜と同一工程で形成されることは必須要件ではなく、周辺回路領域ＭＯＳトランジスタのゲート絶縁膜が堆積により形成された絶縁膜、例えばＣＶＤＳｉＯ２膜であればよい。また、本実施例によれば、メモリセルの微細化及び動作電圧の低減が可能な不揮発性半導体記憶装置の製造プロセスが構築できる。さらに、工程数を増大することなく周辺回路ＭＯＳトランジスタのゲート酸化膜を２種類とすることができる。
【００５１】
（実施例２）
本実施例２では、不揮発性半導体記憶装置のメモリセルの多結晶Ｓｉ層間絶縁膜と周辺回路領域ＭＯＳトランジスタのゲート酸化膜を窒素を添加したＣＶＤＳｉＯ２膜とし、これを同時に形成することにより、周辺回路領域ＭＯＳトランジスタの特性向上とメモリセルの微細化，動作電圧の低減、及び製造工程の簡略化を図った別の例について説明する。
【００５２】
本実施例の不揮発性半導体記憶装置の作成手順を図７から図９に示す。なお、図７から図９はメモリセルのワード線に平行で、周辺回路領域ＭＯＳトランジスタのゲート線に垂直な断面図である。実施例１との違いは、メモリセル領域においてセル間を分離する素子分離領域が存在しないこと、また、隣接するメモリセルのソースとドレインを共有する、いわゆる仮想接地型のメモリセルであること、更に、メモリセルに浮遊ゲート，制御ゲートとは異なる第３のゲート１１４ａ（以下、補助ゲートと称す）を有する点である。この補助ゲート１１４ａは浮遊ゲート１０７ｂ間に埋込まれて存在し、書込みの際のホットエレクトロンの注入効率を増大する機能を有する。また、補助ゲートに０Ｖを印加することにより隣接するメモリセル間を分離する機能も果たしている。このため、実施例１の通常のＮＯＲ型セルに比べ、メモリセル面積の縮小が可能である。また、複数のセルで同時に書込み動作を行なうことができ、書込みスループットの向上が図れる。従って大容量化に好適である。
【００５３】
製造方法は以下の通りである。
【００５４】
まず、面方位（１００）のｐ型Ｓｉ基板１０１に、周辺回路領域のＭＯＳトランジスタを分離する浅溝素子分離領域１０２を形成した（図７(ａ)）。
【００５５】
次いで、イオン打込み法によりＰウェル領域１０４ａ，１０４ｂ，１０４ｃ及びＮウェル領域１０５ａ，１０５ｂ更にウェル間の分離領域１０３を形成した（図７(ｂ)）。
【００５６】
次に、補助ゲート下のゲート酸化膜となるＳｉＯ２膜１１３を熱酸化法により９ｎｍ形成した（図７(ｃ)）。
【００５７】
次に、補助ゲートとなるリンをドーピングした多結晶Ｓｉ膜１１４を６０ｎｍ、ＳｉＯ２膜１１５を１５０ｎｍ堆積した（図７(ｄ)）。
【００５８】
続いて、リソグラフィとドライエッチング技術を用いて、厚いＳｉＯ２膜１１５及び多結晶Ｓｉ膜１１４をパターニングした（ＳｉＯ２膜１１５及び多結晶Ｓｉ膜１１４はそれぞれ１１５ａ及び１１４ａとなる）。この際、周辺回路領域のＳｉＯ２膜１１５及び多結晶Ｓｉ膜１１４は完全に除去した（図７(ｅ)）。
【００５９】
次に、リソグラフィ技術によりメモリセル領域のみが露出するレジストパターンを形成した後（図示せず）、斜めイオン打込み法によりメモリセルのソース／ドレイン拡散層領域１１６を形成した（図７(ｆ)）。
【００６０】
次いで、周辺回路領域に残存していたゲート酸化膜１１４を除去した後（図示せず）、メモリセルのトンネル酸化膜となるＳｉＯ２膜１０６を９ｎｍ形成した（図８(ａ)）。
【００６１】
次に、浮遊ゲートとなるリンをドーピングした多結晶Ｓｉ膜１０７を補助ゲートパターン間の隙間が埋まらないように、例えば５０ｎｍ堆積した（図８(ｂ)）。
【００６２】
次に、ホトレジスト１１７を補助ゲートパターン間の隙間が完全に埋まるように塗布し（図示せず）、これをエッチバックして、補助ゲートパターン間の隙間に残した（図８(ｃ)）。
【００６３】
次に、エッチバック法によりホトレジスト１１７に被われていない部分に存在する多結晶Ｓｉ膜１０７を除去した（多結晶Ｓｉ膜１０７は１０７ａとなる）。エッチング量は多結晶Ｓｉ膜１０７の膜厚より若干大きな値とした（図８(ｄ)）。本工程により１回の膜形成で立体構造を有する浮遊ゲートパターンが形成できる。
【００６４】
次に、アッシング法により多結晶Ｓｉ膜１０７ａ上に残存するホトレジスト１１７を除去した（図８(ｅ)）。
【００６５】
次に、ＳｉＨ４とＮ２Ｏを原料ガスとした減圧化学気相成長法（ＬＰＣＶＤ法）により、ＳｉＯ２膜１０８を１６ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０８をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図８(ｆ)）。
【００６６】
その後、リソグラフィ技術により周辺回路領域のうち高電圧部のみが被服されるようなレジストパターンを作成し（図示せず）、フッ酸とアンモニアの混合水溶液によりメモリセル領域及び周辺回路領域のうち低電圧部に存在するＳｉＯ２膜１０８を除去した（ＳｉＯ２膜１０８は１０８ａとなる）（図９(ａ)）。
【００６７】
その後、再び、ＳｉＨ４とＮ２Ｏを原料ガスとしたＬＰＣＶＤ法により、ＳｉＯ２膜１０９を１１ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０９をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図９(ｂ)）。
【００６８】
以上、実施例１と同様、図８(ｆ)から図９(ｂ)に示した工程により、メモリセル領域には１１ｎｍの多結晶Ｓｉ層間絶縁膜（ＣＶＤＳｉＯ２膜１０９）が、周辺回路領域の低電圧部には１１ｎｍのゲート酸化膜（ＣＶＤＳｉＯ２膜１０９）が、周辺回路領域の高電圧部には概ね２７ｎｍのゲート酸化膜（ＣＶＤＳｉＯ２膜１０８ａとＣＶＤＳｉＯ２膜１０９）が形成される。
【００６９】
次に、メモリセルの制御ゲートと周辺回路のゲート電極となるリンをドーピングした多結晶Ｓｉ膜１１０を堆積した（図９(ｃ)）。
【００７０】
その後、リソグラフィとドライエッチング技術により多結晶Ｓｉ膜１１０をパターニングし、メモリセルの制御ゲート（ワード線）１１０ａ及び周辺回路のゲート電極１１０ｂを形成した。続いて、図には示していないが、メモリセル領域のＳｉＯ２膜１０９及び多結晶Ｓｉ膜１０７ａをエッチングし、浮遊ゲートを形成した（ＳｉＯ２膜１０９及び多結晶Ｓｉ膜１０７ａはそれぞれ１０９ａ、１０７ｂとなる（図９(ｄ)）。
【００７１】
次に、周辺回路ＭＯＳトランジスタのソース／ドレイン領域１１１ｂ，１１１ｃ，１１２ａ，１１２ｂを形成した（図９(ｅ)）。
【００７２】
その後、図には示していないが、層間絶縁膜を堆積した後、この層間絶縁膜にワード線１１０ａ，周辺ＭＯＳトランジスタのゲート電極１１０ｂ及びソース／ドレイン領域１１２，１１１に至るコンタクト孔を形成し、次に、金属膜を堆積し、これを加工して電極とし、不揮発性半導体記憶装置を完成した。
【００７３】
本実施例２によれば、実施例１と同様、不揮発性半導体記憶装置の周辺回路ＭＯＳトランジスタの特性及び信頼性が向上した。また、実施例１に比べメモリセルの微細化及び動作電圧の低減が可能であった。さらに工程数を増大することなく周辺回路ＭＯＳトランジスタのゲート酸化膜を２種類とすることができた。
【００７４】
（実施例３）
本実施例３では、不揮発性半導体記憶装置のメモリセルの多結晶Ｓｉ層間絶縁膜と周辺回路ＭＯＳトランジスタのゲート酸化膜とを窒素を添加したＣＶＤＳｉＯ２膜とし、これを同時に形成することにより、周辺回路ＭＯＳトランジスタの特性向上とメモリセルの微細化，動作電圧の低減及び製造工程の簡略化を図った更に別の例について説明する。
【００７５】
本実施例の不揮発性半導体記憶装置の作成手順を図１０から図１２に示す。なお、図１０から図１２はメモリセルのワード線に平行で、周辺回路ＭＯＳトランジスタのゲート線に垂直な断面図である。実施例１との違いは、メモリセルアレイがソース線を分離し、セルを並列に配置したＡＮＤ型と呼ばれる構造になっている点である。
【００７６】
製造方法は以下の通りである。
【００７７】
まず、面方位（１００）のｐ型Ｓｉ基板１０１に、周辺回路ＭＯＳトランジスタを分離する浅溝素子分離領域１０２を形成した（図１０(ａ)）。
【００７８】
次いで、イオン打込み法によりＰウェル領域１０４ａ，１０４ｂ，１０４ｃ及びＮウェル領域１０５ａ，１０５ｂ更にウェル間の分離領域１０３を形成した（図１０(ｂ)）。
【００７９】
次いで、メモリセルのトンネル酸化膜となるＳｉＯ２膜１０６を熱酸化法により９ｎｍ形成した（図１０(ｃ)）。
【００８０】
次に、１層目の浮遊ゲートとなるリンをドーピングした多結晶Ｓｉ膜１１８を１００ｎｍ堆積した（図１０(ｄ)）。
【００８１】
続いて、リソグラフィとドライエッチング技術を用いて、多結晶Ｓｉ膜１１８をパターニングした。この際、周辺回路領域の多結晶Ｓｉ膜１１８はそのまま残すようなパターンとした（多結晶Ｓｉ膜１１８はメモリセル領域が１１８ａ、周辺回路領域が１１８ｂとなる）（図１０(ｅ)）。
【００８２】
次に、イオン打込み法により、メモリセルのソース／ドレイン拡散層領域１１６を形成した（図１０(ｆ)）。
【００８３】
次いで、ＳｉＯ２膜１１９を１層目の浮遊ゲート間を完全に埋込むよう、例えば４００堆積した（図１１(ａ)）。
【００８４】
その後、化学的機械研磨法（ＣＭＰ法）により、ＳｉＯ２膜１１９を研磨し、１層目の浮遊ゲートパターン１１８ａ及び１１８ｂを露出させた（多結晶Ｓｉ膜１１８ａ及び１１８ｂはそれぞれ１１８ｃ及び１１８ｄとなる）（図１１(ｂ)）。
【００８５】
次に、２層目の浮遊ゲートとなるリンをドーピングした多結晶Ｓｉ膜１２０を例えば５０ｎｍ堆積した（図１１(ｃ)）。
【００８６】
次に、リソグラフィとドライエッチング技術を用いて、多結晶Ｓｉ膜１２０をパターニングした（多結晶Ｓｉ膜１２０は１２０ａとなる）。この際、周辺回路領域の多結晶Ｓｉ膜１２０及びその下に存在していた多結晶Ｓｉ膜１１８ｄは完全に除去した（図１１(ｄ)）。本実施例の不揮発性半導体装置のメモリセルにおいては、多結晶Ｓｉ膜１１８ｃ及び１２０ａは電気的に接続されており、この２層で浮遊ゲートが形成される。
【００８７】
次に、ＳｉＨ４とＮ２Ｏを原料ガスとした減圧化学気相成長法（ＬＰＣＶＤ法）により、ＳｉＯ２膜１０８を１６ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０８をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図１１(ｅ)）。
【００８８】
その後、リソグラフィ技術により周辺回路領域のうち高電圧部のみが被服されるようなレジストパターンを作成し（図示せず）、フッ酸とアンモニアの混合水溶液によりメモリセル領域及び周辺回路領域のうち低電圧部に存在するＳｉＯ２膜１０８を除去した（ＳｉＯ２膜１０８は１０８ａとなる）（図１２(ａ)）。
【００８９】
その後、再び、ＳｉＨ４とＮ２Ｏを原料ガスとしたＬＰＣＶＤ法により、ＳｉＯ２膜１０９を１１ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０９をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図１２(ｂ)）。
【００９０】
以上、実施例１と同様、図１１(ｅ)から図１２(ｂ)に示した工程により、メモリセル領域には１１ｎｍの多結晶Ｓｉ層間絶縁膜（ＣＶＤＳｉＯ２膜１０９）が、周辺回路領域の低電圧部には１１ｎｍのゲート酸化膜（ＣＶＤＳｉＯ２膜１０９）が、周辺回路領域の高電圧部には概ね２７ｎｍのゲート酸化膜（ＣＶＤＳｉＯ２膜１０８ａとＣＶＤＳｉＯ２膜１０９）が形成される。
【００９１】
次に、メモリセルの制御ゲートと周辺回路領域ＭＯＳトランジスタのゲート電極となるリンをドーピングした多結晶Ｓｉ膜１１０を堆積した（図１１(ｃ)）。
【００９２】
その後、リソグラフィとドライエッチング技術により多結晶Ｓｉ膜１１０をパターニングし、メモリセルの制御ゲート（ワード線）１１０ａ及び周辺回路のゲート電極１１０ｂを形成した。続いて、図には示していないが、メモリセル領域のＳｉＯ２膜１０９及び多結晶Ｓｉ膜１２０ａ，１１８ｃをエッチングし、浮遊ゲートを形成した（ＳｉＯ２膜１０９及び多結晶Ｓｉ膜１２０ａ，１１８ｃはそれぞれ１０９ａ及び１２０ｂ，１１８ｄとなる（図１１(ｄ)）。
【００９３】
次に、周辺回路領域ＭＯＳトランジスタのソース／ドレイン領域１１１ｂ，１１１ｃ，１１２ａ，１１２ｂを形成した（図１１(ｅ)）。
【００９４】
その後、図には示していないが、層間絶縁膜を堆積した後、この層間絶縁膜にワード線１１０ａ，周辺回路領域ＭＯＳトランジスタのゲート電極１１０ｂ及びソース／ドレイン領域１１２，１１１に至るコンタクト孔を形成し、次に、金属膜を堆積し、これを加工して電極とし、不揮発性半導体記憶装置を完成した。
【００９５】
本実施例３によれば、実施例１と同様、不揮発性半導体記憶装置の周辺回路ＭＯＳトランジスタの特性及び信頼性が向上した。また、メモリセルの微細化及び動作電圧の低減が可能であった。さらに、工程数を増大することなく周辺回路ＭＯＳトランジスタのゲート酸化膜を２種類とすることができた。
【００９６】
（実施例４）
本実例４では、実施例１とは異なり、周辺回路領域高電圧部のＭＯＳトランジスタのゲート酸化膜の一部を、窒素を添加したＣＶＤＳｉＯ２膜に代えて、薄い熱酸化膜を用いた例について述べる。
【００９７】
本実施例の不揮発性半導体記憶装置の作成手順を図１３に示す。本実施例の不揮発性半導体記憶装置の浮遊ゲート１０７ａを形成するまでの工程は、実施例１の図１(ａ)から図１(ｅ)と同一であり、ここでは省略した。
【００９８】
図１(ｅ)に示したような浮遊ゲートパターンを形成した後、ＳｉＨ４とＮ２Ｏを原料ガスとしたＬＰＣＶＤ法により、ＳｉＯ２膜１２１を４ｎｍ堆積した。（図１３(ａ)）。
【００９９】
次に、ＬＰＣＶＤ法によりＳｉ３Ｎ４膜１２２を１０ｎｍ堆積し、その後、リソグラフィ技術により周辺回路領域のうち高電圧部のみが露出するようなレジストパターンを作成し（以上図示せず）、ドライエッチングにより高電圧部に存在するＳｉ３Ｎ４膜１２２を除去した（図１３(ｂ)）。
【０１００】
次に、高電圧部に存在するＳｉＯ２膜１２１をフッ酸水溶液により除去した後（図示せず）、熱酸化法により、Ｓｉ３Ｎ４膜１２２に被われていない周辺回路高電圧部にのみ選択的にＳｉＯ２膜１２３を成長させた。酸化膜厚は１６ｎｍである。上記Ｓｉ３Ｎ４膜１２２は耐酸化性を有するため、Ｓｉ３Ｎ４膜１２２に被われているメモリセル領域及び周辺回路領域のうち低電圧部では酸化反応は進行しない（図１３(ｃ)）。
【０１０１】
その後、熱リン酸水溶液によりＳｉ３Ｎ４膜１２２を除去した後、フッ酸水溶液によりメモリセル部及び周辺回路低電圧部に存在するＳｉＯ２膜１２１を除去した。この際、周辺回路高電圧部のＳｉＯ２膜１２３もその表面が若干エッチングされ、膜厚が１４ｎｍに減少する（ＳｉＯ２膜１２３は１２３ａとなる）（図１３(ｄ)）。
【０１０２】
その後、ＳｉＨ４とＮ２Ｏを原料ガスとしたＬＰＣＶＤ法により、ＳｉＯ２膜１０９を１１ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０９をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図１３(ｅ)）。
【０１０３】
以上の工程により、メモリセル領域には１１ｎｍの多結晶Ｓｉ層間絶縁膜（ＣＶＤＳｉＯ２膜１０９）が、周辺回路領域の低電圧部には１１ｎｍのゲート酸化膜（ＣＶＤＳｉＯ２膜１０９）が、周辺回路領域の高電圧部には概ね２５ｎｍのゲート酸化膜（熱酸化ＳｉＯ２膜１２３ａとＣＶＤＳｉＯ２膜１０９）が形成される。
【０１０４】
その後、実施例１の図２(ｃ)から図２(ｅ)と同様の工程を行ない、不揮発性半導体記憶装置を完成した。
【０１０５】
本実施例４においては、熱酸化法を用いても実施例１と同一のマスク枚数で不揮発性半導体記憶装置が作成可能であった。また、実施例１に比べ周辺回路高電圧部のＭＯＳトランジスタのゲート酸化膜／Ｓｉ基板界面の特性が向上し、コンダクタンスが向上した。
【０１０６】
なお、本実施例４においては、周辺回路高電圧部のＭＯＳトランジスタのゲート酸化膜を、熱酸化膜と窒素を添加したＣＶＤＳｉＯ２膜により形成している。熱酸化を行なったため、図５(ａ)で示したような浅溝分離領域に接する部分で若干のゲート酸化膜厚の減少が観察された。しかしながら、酸化膜厚が１４ｎｍと従来技術に比べ薄かったため、図３及び図４で示したＭＯＳトランジスタの電流-電圧特性、及び絶縁耐圧の劣化は実用上問題ないレベルであった。
【０１０７】
（実施例５）
実施例４で述べたように、周辺回路ＭＯＳトランジスタのゲート酸化膜に熱酸化膜を用いても、その酸化膜厚が薄い場合には、浅溝分離領域に接する部分での酸化膜の薄膜化の程度は小さく、ＭＯＳ特性の劣化を実用上問題ないレベルとすることが可能である。そこで、本実施例では、周辺回路領域のうち低電圧部ＭＯＳトランジスタのゲート酸化膜に薄膜化した熱酸化膜を使用し、不揮発性半導体記憶装置の性能向上を図った例について述べる。
【０１０８】
本実施例の不揮発性半導体記憶装置の作成手順を図１４から図１５に示す。ウェル領域を形成するまでの工程は実施例１の図１(ａ)から図１(ｂ)と同一であり、ここでは省略した。
【０１０９】
実施例１の図１(ａ)から図１(ｂ)に示したように、素子分離領域及びウェル領域を形成した後、メモリセルのトンネル絶縁膜となるＳｉＯ２膜１０６を熱酸化法により９ｎｍ形成した（図１４(ａ)）。
【０１１０】
次に、リソグラフィ技術を用いて、周辺回路領域低電圧部のみが露出するようなレジストパターンを形成した後（図示せず）、周辺回路領域低電圧部のＳｉＯ２膜１０６をフッ酸とアンモニアの混合水溶液により除去した（図１４(ｂ)）。
【０１１１】
次に、周辺回路領域低電圧部のＭＯＳトランジスタのゲート酸化膜となるＳｉＯ２膜１２４を熱酸化法により５ｎｍ形成した（図１４(ｃ)）。
【０１１２】
次に、浮遊ゲートとなるリンをドーピングした多結晶Ｓｉ膜１０７を１５０ｎｍ堆積した（図１４(ｄ)）。
【０１１３】
続いて、リソグラフィとドライエッチング技術を用いて多結晶Ｓｉ膜１０７をパターニングした。この際、周辺回路領域の多結晶Ｓｉ膜１０７は、高電圧部では完全に除去し、低電圧部ではその全面が被われるように残した（多結晶Ｓｉ膜１０７は１０７ａ，１０７ｃとなる）（図１４(ｅ)）。
【０１１４】
次いで、ＳｉＨ４とＮ２Ｏを原料ガスとした減圧化学気相成長法（ＬＰＣＶＤ法）により、ＳｉＯ２膜１０８を１６ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０８をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図１４(ｆ)）。
【０１１５】
その後、リソグラフィ技術により周辺回路領域のうち高電圧部のみのＳｉＯ２膜１０８が被覆されるようなレジストパターンを作成し（図示せず）、フッ酸とアンモニアの混合水溶液によりメモリセル領域及び周辺回路領域のうち低電圧部に存在するＳｉＯ２膜１０８を除去した（ＳｉＯ２膜１０８は１０８ａとなる）（図１５(ａ)）。
【０１１６】
その後、再び、ＳｉＨ４とＮ２Ｏを原料ガスとしたＬＰＣＶＤ法により、ＳｉＯ２膜１０９を１１ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０９をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図１５(ｂ)）。
【０１１７】
以上の工程により、メモリセル領域には１１ｎｍの多結晶Ｓｉ層間絶縁膜（ＣＶＤＳｉＯ２膜１０９）が、周辺回路領域の低電圧部には５ｎｍのゲート酸化膜（熱酸化ＳｉＯ２膜１２４）が、周辺回路領域の高電圧部には概ね２７ｎｍのゲート酸化膜（ＣＶＤＳｉＯ２膜１０８ａとＣＶＤＳｉＯ２膜１０９）が形成される。
【０１１８】
次に、メモリセルの制御ゲートと周辺回路のゲート電極となるリンをドーピングした多結晶Ｓｉ膜１１０を堆積した（図１５(ｃ)）。
【０１１９】
その後、リソグラフィとドライエッチング技術により多結晶Ｓｉ膜１１０をパターニングし、メモリセルの制御ゲート（ワード線）１１０ａ及び周辺回路のゲート電極１１０ｂを形成した。続いて図には示していないが、メモリセル領域及び周辺回路領域低電圧部ＭＯＳトランジスタのＳｉＯ２膜１０９及び多結晶Ｓｉ膜１０７ａ，１０７ｃをエッチングした。これにより浮遊ゲートが完成した（ＳｉＯ２膜１０９及び多結晶Ｓｉ膜１０７ａ，１０７ｃはそれぞれ１０９ａ及び１０７ｂ，１０７ｄとなる）。この際、周辺回路領域低電圧部の多結晶Ｓｉ膜１０７ｄの一部が露出するようにパターニングした（図１５(ｄ)）。
【０１２０】
次に、イオン打込み法により、メモリセル及び周辺回路ＭＯＳトランジスタのソース／ドレイン領域１１１ｂ，１１１ｃ，１１２ａ，１１２ｂ（メモリセルのソース／ドレイン領域は図示せず）を形成した後、図には示していないが、層間絶縁膜を堆積し、この層間絶縁膜に多結晶Ｓｉ膜１１０ａより成るワード線、周辺回路領域ＭＯＳトランジスタの多結晶Ｓｉ膜１１０ｂより成るゲート電極及びソース／ドレイン領域１１２，１１１に至るコンタクト孔を形成した。次に、金属膜を堆積し、これを加工して電極とした。この際、周辺回路領域低電圧部においては、多結晶Ｓｉ膜１１０ｂ及び１０７ｄが電気的に接続されるよう、コンタクト孔と金属電極を配置した。これにより周辺回路領域低電圧部のＭＯＳトランジスタにおいては、多結晶Ｓｉ膜１１０ｂに印加された電圧は多結晶Ｓｉ膜１０７ｄにも印加される。以上の工程により不揮発性半導体記憶装置を完成した（図１５(ｅ)）。
【０１２１】
本実施例５により形成した不揮発性半導体記憶装置は、実施例１と同様、不揮発性半導体記憶装置の周辺回路ＭＯＳトランジスタの特性及び信頼性が向上した。また、メモリセルの微細化及び動作電圧の低減が可能であった。さらに、工程数を増大することなく周辺回路ＭＯＳトランジスタのゲート酸化膜を２種類とすることができた。更に、実施例１に比べ、周辺回路低電圧部の高速動作が可能となり、書換え及び読出し速度の向上が図れた。
【０１２２】
（実施例６）
本実施例６では、周辺回路領域高電圧部ＭＯＳトランジスタのゲート酸化膜に薄膜化した熱酸化膜と窒素を添加したＣＶＤＳｉＯ２の積層膜を使用し、不揮発性半導体記憶装置の性能向上を図った別の例について述べる。
【０１２３】
本実施例６の不揮発性半導体記憶装置の作成手順を図１６から図１７に示す。ウェル領域を形成するまでの工程は実施例１の図１(ａ)から図１(ｂ)と同一であり、ここでは省略した。
【０１２４】
実施例１の図１(ａ)から図１(ｂ)に示したように、素子分離領域及びウェル領域を形成した後、ＳｉＨ４とＮ２Ｏを原料ガスとした減圧化学気相成長法（ＬＰＣＶＤ法）により、ＳｉＯ２膜１２５を２０ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０８をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図１６(ａ)）。
【０１２５】
次に、リソグラフィ技術を用いて、周辺回路領域高電圧部のみが被覆されるようなレジストパターンを形成した後（図示せず）、メモリセル領域及び周辺回路領域低電圧部のＳｉＯ２膜１２５をフッ酸とアンモニアの混合水溶液により除去した（ＳｉＯ２膜１２５は１２５ａとなる）（図１６(ｂ)）。
【０１２６】
次に、メモリセルのトンネル絶縁膜及び周辺回路領域低電圧部のゲート酸化膜となるＳｉＯ２膜１２６を熱酸化法により９ｎｍ形成した。この際、周辺回路領域高電圧部でもメモリセル領域程ではないが酸化膜１２６ａが成長する。
【０１２７】
以上の工程により、メモリセル領域には９ｎｍのトンネル絶縁膜（熱酸化ＳｉＯ２膜１２６）が、周辺回路領域の低電圧部には９ｎｍのゲート酸化膜（熱酸化ＳｉＯ２膜１２６）が、周辺回路領域の高電圧部には概ね２７ｎｍのゲート酸化膜（熱酸化ＳｉＯ２膜１２６ａとＣＶＤＳｉＯ２膜１２５ａ）が形成される。（図１６(ｃ)）。
【０１２８】
次に、浮遊ゲートとなるリンをドーピングした多結晶Ｓｉ膜１０７を１５０ｎｍ堆積した（図１６(ｄ)）。
【０１２９】
続いて、リソグラフィとドライエッチング技術を用いて多結晶Ｓｉ膜１０７をパターニングした。この際、周辺回路領域の多結晶Ｓｉ膜１０７はその全面が被われるように残した（多結晶Ｓｉ膜１０７はメモリセル領域が１０７ａ、周辺回路領域が１０７ｅとなる）（図１６(ｅ)）。
【０１３０】
次いで、ＳｉＨ４とＮ２Ｏを原料ガスとしたＬＰＣＶＤ法により、多結晶Ｓｉ層間絶縁膜となるＳｉＯ２膜１０９を１１ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０９をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図１７(ａ)）。
【０１３１】
次に、メモリセルの制御ゲートと周辺回路のゲート電極となるリンをドーピングした多結晶Ｓｉ膜１１０を堆積した（図１７(ｂ)）。
【０１３２】
その後、リソグラフィとドライエッチング技術により多結晶Ｓｉ膜１１０をパターニングし、メモリセルの制御ゲート（ワード線）１１０ａ及び周辺回路のゲート電極１１０ｂを形成した。続いて図には示していないが、メモリセル領域及び周辺回路領域ＭＯＳトランジスタのＳｉＯ２膜１０９及び多結晶Ｓｉ膜１０７ａ，１０７ｅをエッチングした。これにより、浮遊ゲートが完成した（ＳｉＯ２膜１０９及び多結晶Ｓｉ膜１０７ａ，１０７ｃはそれぞれ１０９ａ及び１０７ｂ、１０７ｆとなる）。この際、周辺回路領域の多結晶Ｓｉ膜１０７ｄの一部が露出するようにパターニングした（図１７(ｃ)）。
【０１３３】
次に、イオン打込み法により、メモリセル及び周辺回路領域ＭＯＳトランジスタのソース／ドレイン領域１１１ｂ，１１１ｃ，１１２ａ，１１２ｂ（メモリセルのソース／ドレイン領域は図示せず）を形成した後、図には示していないが、層間絶縁膜を堆積し、この層間絶縁膜に多結晶Ｓｉ膜１１０ａより成るワード線、周辺回路領域ＭＯＳトランジスタの多結晶Ｓｉ膜１１０ｂより成るゲート電極及びソース／ドレイン領域１１２，１１１に至るコンタクト孔を形成した。次に、金属膜を堆積し、これを加工して電極とした。この際、周辺回路領域においては、多結晶Ｓｉ膜１１０ｂ及び１０７ｄが電気的に接続されるよう、コンタクト孔と金属電極を配置した。これにより周辺回路領域のＭＯＳトランジスタにおいては、多結晶Ｓｉ膜１１０ｂに印加された電圧は多結晶Ｓｉ膜１０７ｄにも印加される。以上の工程により不揮発性半導体記憶装置を完成した。（図１７(ｄ)）
本実施例により形成した不揮発性半導体記憶装置は、実施例１と同様、不揮発性半導体記憶装置の周辺回路領域ＭＯＳトランジスタの特性及び信頼性が向上した。また、メモリセルの微細化及び動作電圧の低減が可能であった。さらに、工程数を増大することなく周辺回路ＭＯＳトランジスタのゲート酸化膜を２種類とすることができた。更に、実施例１に比べ、周辺回路低電圧部の高速動作が可能となり、書換え及び読出し速度の向上が図れた。以上に詳述した各実施例においては、不揮発性半導体装置のメモリセルとしてＮＯＲ型，補助ゲートを有するセル，ＡＮＤ型を例に用いて説明したが、その他のメモリセル、例えばＮＡＮＤ型やスプリットゲート型のセル、あるいは消去ゲートを有するメモリセルを用いても同様の効果が得られる。
【０１３４】
また、不揮発性半導体記憶装置とマイクロコントローラを１つのチップに混載した製品に適用しても、同様の効果が得られる。
【０１３５】
【発明の効果】
本発明によれば、不揮発性半導体記憶装置の周辺回路領域ＭＯＳトランジスタのゲート酸化膜の信頼性が向上し、トランジスタ特性を向上できる。
また、不揮発性半導体記憶装置の微細化、低電圧化が図られる。
更に、不揮発性半導体記憶装置の製造工程の簡略化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例１を示す断面概略図（１）。
【図２】本発明の実施例１を示す断面概略図（２）。
【図３】ゲート電圧とゲート電流の関係を示す図。
【図４】ゲート酸化膜の絶縁耐圧の分布を示す図。
【図５】浅溝分離領域近傍のゲート酸化膜形状を示す図。
【図６】ＳｉＯ２膜中の窒素原子濃度分布を示す図。
【図７】本発明の実施例２を示す断面概略図（１）。
【図８】本発明の実施例２を示す断面概略図（２）。
【図９】本発明の実施例２を示す断面概略図（３）。
【図１０】本発明の実施例３を示す断面概略図（１）。
【図１１】本発明の実施例３を示す断面概略図（２）。
【図１２】本発明の実施例３を示す断面概略図（３）。
【図１３】本発明の実施例４を示す断面概略図。
【図１４】本発明の実施例５を示す断面概略図（１）。
【図１５】本発明の実施例５を示す断面概略図（２）。
【図１６】本発明の実施例６を示す断面概略図（１）。
【図１７】本発明の実施例６を示す断面概略図（２）。
【図１８】従来技術を示す断面概略図。
【符号の説明】
１０１…Ｓｉ基板、１０２…浅溝素子分離領域、１０３…ウェル間分離領域、１０４ａ，１０４ｂ，１０４ｃ…Ｐウェル、１０５ａ，１０５ｂ…Ｎウェル、１０６…熱酸化膜、１０７，１０７ａ，１０７ｂ，１０７ｃ，１０７ｄ，１０７ｅ，１０７ｆ…リンをドーピングした多結晶Ｓｉ膜、１０８，１０８ａ，１０９，１０９ａ…窒素原子を添加したＳｉＯ２膜、１１０，１１０ａ，１１０ｂ…リンをドーピングした多結晶Ｓｉ膜、１１１ａ，１１１ｂ，１１１ｃ…Ｎ型ソース／ドレイン領域、１１２ａ，１１２ｂ…Ｐ型ソース／ドレイン領域、１１３…熱酸化膜、１１４，１１４ａ…リンをドーピングした多結晶Ｓｉ膜、１１５，１１５ａ…ＳｉＯ２膜、１１６…ソース／ドレイン領域、１１７…ホトレジスト、１１８，１１８ａ，１１８ｂ，１１８ｃ，１１８ｄ，１１８ｅ…リンをドーピングした多結晶Ｓｉ膜、１１９，１１９ａ…ＳｉＯ２膜、１２０，１２０ａ，１２０ｂ…リンをドーピングした多結晶Ｓｉ膜、１２１…ＳｉＯ２膜、１２２…Ｓｉ３Ｎ４膜、１２３，１２３ａ…熱酸化膜、１２４，１２４ａ…熱酸化膜、１２５，１２５ａ…窒素原子を添加したＳｉＯ２膜、１２６，１２６ａ…熱酸化膜、２００…ゲート酸化膜、２０１…Ｓｉ基板、２０２…素子分離用酸化膜、２０３…ウェル間分離領域、２０４ａ，２０４ｂ…Ｐウェル、２０５…Ｎウェル、２０６…熱酸化膜、２０７…リンをドーピングした多結晶Ｓｉ膜、２０８…ＯＮＯ多結晶Ｓｉ層間絶縁膜、２０９…リンをドーピングした多結晶Ｓｉ膜、２１０…熱酸化膜、２１１…リンをドーピングした多結晶Ｓｉ膜、２１２ａ，２１２ｂ…ソース／ドレイン領域、Ｍ…メモリセル、Ｐ，Ｐ’…ＭＯＳトランジスタ。
【発明の属する技術分野】
本発明は、不揮発性半導体記憶装置及びその製造方法に係り、その微細化，低電圧動作，高信頼化，製造工程の簡略化を図る技術に関する。
【０００２】
【従来の技術】
不揮発性半導体記憶装置の代表であるフラッシュメモリは、携帯性，耐衝撃性に優れ、オンボードで電気的に一括消去が可能なことから、携帯電話，デジタルカメラ等の小型携帯情報機器のメモリとして急速に市場を拡大している。
【０００３】
フラッシュメモリは、例えば図１８に示したように、通常、情報を蓄えるメモリセルＭと、書換えや読出しを行なうビットを選択したり、チップ内部で必要な電圧を発生する周辺回路を構成するＭＯＳ型電界効果トランジスタＰから成る。
【０００４】
このうちメモリセルＭは、ソース及びドレイン拡散層(図示せず)を有するシリコン（Ｓｉ）基板２０１と、このＳｉ基板上に形成したＰウェル２０４aと、主に多結晶Ｓｉ膜からなる浮遊ゲート２０７及び制御ゲート２０９と、この両ゲート間を分離する多結晶Ｓｉ層間絶縁膜２０８と、浮遊ゲート２０７とＰウェル２０４aを分離するトンネル絶縁膜２０６からなるＭＯＳ型電界効果トランジスタを１つの記憶単位とし、これを複数個行列状に配置して構成される。メモリセルの浮遊ゲートと制御ゲートを分離する多結晶Ｓｉ層間絶縁膜には、通常、ＳｉＯ２膜に比べて誘電率が大きくリーク電流の小さい、シリコン窒化（Ｓｉ３Ｎ４）膜をＳｉＯ２膜で挟んだ積層膜、いわゆるＯＮＯ膜が広く用いられている。
【０００５】
周辺回路Ｐは、Ｓｉ基板２０１中に形成されたＰウェル２０４ｂ，Ｎウェル２０５と、ソース及びドレイン拡散層２１２a，２１２ｂと、ウェル上にゲート絶縁膜２１０を介して形成した主に多結晶Ｓｉ膜からなるゲート電極２１１からなるＭＯＳ型電界効果トランジスタを複数個組み合わせることにより構成される。ゲート絶縁膜２１０は通常、熱酸化法により形成されたＳｉＯ２膜が用いられている。
【０００６】
各メモリセルＭ及び周辺回路トランジスタＰは、通常、厚い酸化膜からなる素子分離領域２０２により分離される。そして周辺回路により発生した正または負の電圧を制御ゲート２０９に印加することにより浮遊ゲートに蓄積される電荷量を制御し、これによりメモリセルトランジスタのしきい値電圧を変化させることにより情報の“０”，“１”を判別している。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記した不揮発性半導体記憶装置の大容量化に伴い、周辺回路用ＭＯＳトランジスタＰ及びメモリセルＭに新たな課題が生じてきた。
【０００８】
第１点は、周辺回路用ＭＯＳトランジスタのゲート酸化膜劣化に起因した特性及び信頼性の劣化である。
【０００９】
フラッシュメモリにおいては、書込み／消去の際、ワード線に例えば１８Ｖといった高電圧が印加される。このような高電圧を扱う周辺回路用ＭＯＳトランジスタにおいては、ゲート酸化膜厚を例えば２５ｎｍ程度と厚膜化することにより高耐圧を図っている。しかしながら、素子の微細化のために、周辺ＭＯＳトランジスタ間の素子分離に従来の選択酸化法(ＬＯＣＯＳ)に代えて浅溝分離法を適用した場合、２５ｎｍといった厚いゲート酸化膜を熱酸化法により形成すると、浅溝分離領域部に接するゲート酸化膜厚がアクティブ領域に比べ著しく薄くなるという現象が生じた。このため、ＭＯＳトランジスタの電流−電圧特性にいわゆるキンクを生じたり、ゲート酸化膜の絶縁耐圧が低下するといった問題を生じた。
【００１０】
第２点は、プログラム電圧低減に不可欠なメモリセルＭの多結晶Ｓｉ層間絶縁膜の薄膜化である。
【００１１】
フラッシュメモリの書換え動作時に浮遊ゲートに印加される電圧Vfgは、
Vfg=C2・Vcg/(C1+C2) （１）
で与えられる。ここで、Vcgは制御ゲート印加電圧、 C１及びC２はそれぞれトンネル絶縁膜及び多結晶Ｓｉ層間絶縁膜の容量である。制御ゲートに印加された電圧を効率良く浮遊ゲートに伝達し、プログラム電圧を低減するためにはC２を大きくする、つまり、多結晶Ｓｉ層間絶縁膜を薄膜化することが有効である。しかしながら、従来から広く用いられているシリコン窒化（Ｓｉ３Ｎ４）膜をＳｉＯ２膜で挟んだ積層膜、いわゆるＯＮＯ膜では、上下層のＳｉＯ２膜を５ｎｍ以下とすると、浮遊ゲートに蓄積された電荷が制御ゲートに漏洩するいわゆるリテンション不良が顕在化するという問題があった。また、上層のＳｉＯ２膜を５ｎｍ形成しようとした場合、下層の多結晶Ｓｉ膜の酸化を防止するために１０ｎｍ程度以上のＳｉ３Ｎ４膜を堆積する必要があった。そのため、ＯＮＯ膜の薄膜化は酸化膜換算で１５ｎｍ程度が限界であった。
【００１２】
このため、ＯＮＯ膜に代えて、窒素を添加した単層のＣＶＤＳｉＯ２膜を多結晶Ｓｉ層間絶縁膜に適用し、その薄膜化を図ることによりプログラム電圧を低減する技術が特開平９−２３８０３６に開示されている。
【００１３】
しかしながら、従来のフラッシュメモリで広く行われているように、多結晶Ｓｉ層間絶縁膜を形成した後、熱酸化法により周辺回路ＭＯＳトランジスタのゲート酸化膜を形成すると、ＯＮＯ膜とは異なり単層のＣＶＤＳｉＯ２膜は耐酸化性を有しないため、高濃度に不純物がドーピングされた浮遊ゲート多結晶Ｓｉが厚く酸化されてしまうという問題があった。従って、メモリセル多結晶Ｓｉ層間絶縁膜に単層のＣＶＤＳｉＯ２膜を用いた際の周辺回路ＭＯＳトランジスタのゲート酸化膜の作成方法の開発が必要であった。
【００１４】
第３点は工程数の増大である。
【００１５】
従来のフラッシュメモリでは、メモリセルのトンネル絶縁膜２０６，多結晶Ｓｉ層間絶縁膜２０８及び周辺回路ＭＯＳトランジスタのゲート絶縁膜２１０を、順次、それぞれ単独に形成していた。このため工程数が多く、低コスト化を阻害する要因となっていた。最近では、フラッシュメモリの書換え速度及び読出し速度の向上を図るため、周辺回路領域のＭＯＳトランジスタのゲート酸化膜厚を２種類とする技術も提案されており、今後、フラッシュメモリの製造工程の簡略化は重要な課題になると予想される。
【００１６】
上述の３つの課題は、メモリセルの層間絶縁膜と周辺回路ＭＯＳトランジスタのゲート酸化膜の作成という観点で相互に密接に関係しており、これを解決するための新たな不揮発性半導体記憶装置及びその製造方法の開発が望まれていた。
【００１７】
本発明の目的は、不揮発性半導体記憶装置の周辺回路領域ＭＯＳトランジスタのゲート酸化膜を高信頼化し、トランジスタ特性を向上することにある。
【００１８】
本発明の別の目的は、不揮発性半導体記憶装置の微細化，低電圧化に対応した多結晶Ｓｉ層間絶縁膜及び周辺回路領域ＭＯＳトランジスタのゲート酸化膜形成方法を提供することにある。
【００１９】
本発明の更に別の目的は、不揮発性半導体記憶装置の製造工程の簡略化を図ることにある。
【００２０】
【課題を解決するための手段】
上記第１の課題を解決するため、本発明の不揮発性半導体記憶装置では、周辺回路を構成するＭＯＳ型電界効果型トランジスタのゲート絶縁膜を半導体基板上に堆積して形成した絶縁膜、例えばＣＶＤＳｉＯ２膜により形成する。これにより、ＭＯＳ型電界効果型トランジスタ間の素子分離に浅溝分離法を用いても浅溝分離領域に接する部分のゲート酸化膜厚が薄くなることがなく、ＭＯＳ型電界効果型トランジスタ特性におけるキンクを防止することができ、また、ゲート酸化膜の絶縁耐圧の低下を回避することができる。なお、周辺回路が２種類以上のゲート絶縁膜厚を有するＭＯＳ型電界効果型トランジスタから構成されている場合、ゲート絶縁膜厚が厚いほうの高電圧部のＭＯＳ型電界効果型トランジスタに適用すると特に有効である。
【００２１】
また、周辺回路を構成するＭＯＳ型電界効果型トランジスタのゲート絶縁膜を、半導体基板表面を熱酸化した絶縁膜と該絶縁膜の上に堆積して形成した絶縁膜の積層膜（例えば、ＣＶＤＳｉＯ２膜）とすることにより、浅溝分離領域に接する部分のゲート酸化膜厚を堆積絶縁膜にて補償することができるので、上記堆積絶縁膜単層とした場合と同様に、ＭＯＳ型電界効果型トランジスタ特性におけるキンクを防止することができ、また、ゲート酸化膜の絶縁耐圧の低下を回避することができる。なお、この場合には熱酸化絶縁膜の膜厚よりも堆積絶縁膜の膜厚のほうを厚くすることが効果達成上より好ましい。
【００２２】
上記第２の課題を解決するために、本発明の不揮発性半導体記憶装置の製造方法では、周辺回路を構成するＭＯＳ型電界効果型トランジスタのゲート絶縁膜を半導体基板上に堆積した絶縁膜、例えばＣＶＤＳｉＯ２膜により形成する。これにより、多結晶シリコン層間絶縁膜をＣＶＤＳｉＯ２膜とし、多結晶シリコン層間絶縁膜を形成した後にゲート絶縁膜を形成した場合でも、多結晶シリコン層間絶縁膜のＣＶＤＳｉＯ２膜が厚く酸化されてしまうことが回避できる。
【００２３】
また、周辺回路のゲート絶縁膜の全部又は一部を熱酸化膜とする場合には、半導体基板表面を熱酸化する工程を多結晶シリコン層間絶縁膜を形成する工程よりも前に行ってしまうことにより、多結晶シリコン層間絶縁膜であるＣＶＤＳｉＯ２膜の異常酸化を防止することができる。
【００２４】
上記第３の課題を解決するために、本発明の不揮発性半導体記憶装置及びその製造方法では、多結晶シリコン層間絶縁膜形成のために堆積した絶縁膜、例えばＣＶＤ絶縁膜を、周辺回路を構成するＭＯＳ型電界効果型トランジスタのゲート絶縁膜の全部または一部として用いることにより、製造工程の簡略化を達成することができる。
【００２５】
【発明の実施の形態】
（実施例１）
本実施例１では、不揮発性半導体記憶装置のメモリセルの多結晶Ｓｉ層間絶縁膜と周辺回路ＭＯＳトランジスタのゲート酸化膜とを窒素を添加したＣＶＤＳｉＯ２膜とし、これを同時に形成することにより、周辺回路ＭＯＳトランジスタの特性向上とメモリセルの微細化，動作電圧の低減及び製造工程の簡略化を図った例について説明する。
【００２６】
本実施例の不揮発性半導体記憶装置の作成手順を図１及び図２に示す。不揮発性半導体記憶装置は、情報を蓄積するための複数のメモリセルを行列状に配置したメモリセル領域と、書換えや読出しを行なうビットを選択したり、チップ内部で必要な電圧を発生する周辺回路を構成するためのＭＯＳトランジスタを複数個配置した周辺回路領域とから構成される。
【００２７】
周辺回路領域は、例えば３.３Ｖといった電源電圧のような比較的小さな電圧のみが印加される低電圧部と、例えば１８Ｖといった書換えに必要な高電圧が印加される高電圧部に分けられる。低電圧部と高電圧部は、ともにＰウェル１０４ｂ，１０４ｃ及びＮウェル１０５a，１０５ｂ上に形成された複数個のＮＭＯＳトランジスタ及びPＭＯＳトランジスタから構成される。メモリセルは、ＮＯＲ型と呼ばれる代表的なフラッシュメモリであり、Ｐウェル１０４a上に形成される。
【００２８】
図１及び図２は、メモリセルのワード線に平行で、周辺回路のＭＯＳトランジスタのゲート線に垂直な断面図である。
【００２９】
製造方法は以下の通りである。
【００３０】
まず、面方位（１００）のｐ型Ｓｉ基板１０１に、各メモリセル及び周辺回路ＭＯＳトランジスタを分離する浅溝素子分離領域１０２を形成した（図１(ａ)）。
【００３１】
次いで、イオン打込み法によりＰウェル領域１０４ａ，１０４ｂ，１０４ｃ及びＮウェル領域１０５ａ，１０５ｂ更にウェル間の分離領域１０３を形成した（図１(ｂ)）。
【００３２】
次に、メモリセルのトンネル絶縁膜となるＳｉＯ２膜１０６を熱酸化法により９ｎｍ形成した（図１(ｃ)）。
【００３３】
次に、浮遊ゲートとなるリンをドーピングした多結晶Ｓｉ膜１０７を１５０ｎｍ堆積した（図１(ｄ)）。
【００３４】
続いて、リソグラフィとドライエッチング技術を用いて多結晶Ｓｉ膜１０７をパターニングした（多結晶Ｓｉ膜１０７は１０７ａとなる）。この際、周辺回路領域の多結晶Ｓｉ膜１０７及びＳｉＯ２膜１０６は完全に除去した（図１(ｅ)）。
【００３５】
次いで、ＳｉＨ４とＮ２Ｏを原料ガスとした減圧化学気相成長法（ＬＰＣＶＤ法）により、ＳｉＯ２膜１０８を１６ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０８をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図１(ｆ)）。
【００３６】
その後、リソグラフィ技術により周辺回路領域のうち高電圧部のみが被覆されるようなレジストパターンを作成し（図示せず）、フッ酸とアンモニアの混合水溶液によりメモリセル領域及び周辺回路領域のうち低電圧部に存在するＳｉＯ２膜１０８を除去した（ＳｉＯ２膜１０８は１０８ａとなる）（図２(ａ)）。
【００３７】
その後、再び、ＳｉＨ４とＮ２Ｏを原料ガスとしたＬＰＣＶＤ法により、ＳｉＯ２膜１０９を１１ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０９をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図２(ｂ)）。
【００３８】
以上、図１(ｆ)から図２(ｂ)に示した工程により、メモリセル領域には１１ｎｍの多結晶Ｓｉ層間絶縁膜（ＣＶＤＳｉＯ２膜１０９）が、周辺回路領域の低電圧部には１１ｎｍのゲート酸化膜（ＣＶＤＳｉＯ２膜１０９）が、周辺回路領域の高電圧部には概ね２７ｎｍのゲート酸化膜（ＣＶＤＳｉＯ２膜１０８ａとＣＶＤＳｉＯ２膜１０９の積層膜）が形成される。ここで、ＣＶＤＳｉＯ２膜堆積後、ＮＨ３雰囲気中でアニールし、さらにウェット酸素を行なっているのは、Ｅ’センタと呼ばれる膜中の欠陥や水素原子を低減するためである。これにより絶縁膜のリーク電流を抑制するとともに、トラップを低減し、メモリセルの電荷保持特性の向上を図れる。更に、周辺回路ＭＯＳトランジスタの相互コンダクタンスを向上するためである。
【００３９】
次に、メモリセルの制御ゲートと周辺回路のゲート電極となるリンをドーピングした多結晶Ｓｉ膜１１０を堆積した（図２(ｃ)）。
【００４０】
その後、リソグラフィとドライエッチング技術により多結晶Ｓｉ膜１１０をパターニングし、メモリセルの制御ゲート（ワード線）１１０ａ及び周辺回路のゲート電極１１０ｂを形成した。続いて、図には示していないが、メモリセル領域のＳｉＯ２膜１０９及び多結晶Ｓｉ膜１０７ａをエッチングし、浮遊ゲートを形成した（ＳｉＯ２膜１０９及び多結晶Ｓｉ膜１０７ａはそれぞれ１０９ａ、１０７ｂとなる（図２(ｄ)）。
【００４１】
次に、イオン打込み法により、メモリセル及び周辺回路ＭＯＳトランジスタのソース／ドレイン領域１１１ｂ，１１１ｃ，１１２ａ，１１２ｂ（メモリセルのソース／ドレイン領域は図示せず）を形成した（図２(ｅ)）。
【００４２】
その後、図には示していないが、層間絶縁膜を堆積した後、この層間絶縁膜にワード線１１０ａ，周辺回路領域ＭＯＳトランジスタのゲート電極１１０ｂ及びソース／ドレイン領域１１２，１１１に至るコンタクト孔を形成し、次に、金属膜を堆積し、これを加工して電極とし、不揮発性半導体記憶装置を完成した。
【００４３】
図３は本発明の方法により形成した周辺回路領域の高電圧部ＭＯＳトランジスタのゲート電圧とドレイン電流の関係を示したものである。同図には比較のため、上記ＭＯＳトランジスタのゲート酸化膜を熱酸化法により形成した場合の結果も合わせて示した。いずれもゲート酸化膜厚は２８ｎｍである。熱酸化法を用いた従来技術では電流−電圧特性にいわゆるキンクと呼ばれるこぶが観察され、特性劣化が認められた。これに対し、本発明の窒素を添加したＣＶＤＳｉＯ２膜を用いた場合には、良好な電流−電圧特性が得られた。
【００４４】
図４は、本発明の方法及び従来技術である熱酸化法により形成した周辺回路領域高電圧部ＭＯＳトランジスタのゲート酸化膜の絶縁耐圧を測定した結果である。同図より、熱酸化膜に代えて窒素を添加したＣＶＤＳｉＯ２膜をゲート酸化膜に用いることにより、その絶縁耐圧が向上することが明らかとなった。
【００４５】
上記、図３及び図４で示した従来技術と本発明の特性差を明らかにするために、走査型電子顕微鏡を用いて高電圧部ＭＯＳトランジスタの断面構造を観察した。その結果を図５に示す。熱酸化膜２００をゲート酸化膜に用いた従来技術の場合には、Ｅで示した浅溝分離領域と接する部分のゲート酸化膜厚がアクティブ領域中央に比べ著しく薄くなっていた（図５(a)）。この局所的なゲート酸化膜の薄膜化により電流−電圧特性の劣化や絶縁耐圧の低下が生じたことが判明した。これに対し、窒素を添加したＣＶＤＳｉＯ２膜を用いた本発明の場合には、熱酸化膜で見られたような浅溝分離領域付近でのゲート酸化膜の薄膜化が抑制された（図５(ｂ)）。このため、良好な特性が得られたことが明かとなった。
【００４６】
なお、周辺回路ＭＯＳトランジスタにＣＶＤＳｉＯ２膜を適用した場合、同膜への窒素添加は極めて重要である。図１から図２で示した不揮発性半導体装置の製造において、ＣＶＤＳｉＯ２膜１０８及び１０９の形成の際、アンモニア中でのアニールを行なわず、窒素を添加しなかった場合には、窒素を添加した場合に比べて周辺回路低電圧部及び高電圧部いずれのＭＯＳトランジスタにおいても相互コンダクタンスの大幅な低下がみられた。また、ゲート酸化膜の絶縁耐圧も低下した。
【００４７】
本実施例１においては、メモリセルの多結晶Ｓｉ層間絶縁膜と周辺回路低電圧部ＭＯＳトランジスタのゲート酸化膜を全く同一の工程により形成している。このため、メモリセルのトンネル酸化膜を含めて４種類あるゲート絶縁膜を３種類の膜で形成することが可能である。従って、ゲート絶縁膜をそれぞれ単独に形成する場合に比べて製造工程数の削減が可能となる。
【００４８】
図６は、図１及び図２で示した方法により作成した不揮発性半導体記憶装置のメモリセルの多結晶Ｓｉ層間絶縁膜，周辺回路領域の低電圧部及び高電圧部ＭＯＳトランジスタのゲート酸化膜中の窒素分布を二次イオン質量分析計により測定した結果である。多結晶Ｓｉ層間絶縁膜と低電圧部ＭＯＳトランジスタのゲート酸化膜を同一工程にて形成しているにもかかわらず、窒素濃度は多結晶Ｓｉ層間絶縁膜が一番高く、次いで低電圧部ゲート酸化膜、高電圧部ゲート酸化膜の順となっている。これはＳｉＯ２膜中への窒素の添加量が下地Ｓｉ層の不純物濃度の増大とともに増加するためである。
【００４９】
なお、周辺回路領域のＭＯＳトランジスタのゲート酸化膜を、ともにＣＶＤ法により形成したメモリセルのトンネル酸化膜と多結晶Ｓｉ層間絶縁膜の積層膜で形成する技術が特開平１１−８７５４５に示されている。しかし、同方法では周辺回路トランジスタのゲート酸化膜の膜厚がメモリセルの２つの酸化膜の膜厚の和で決まってしまうため、膜厚の設定に自由度がないという問題があった。また、浮遊ゲートのパターニングの際ダメージの入ったトンネル酸化膜をそのまま周辺回路トランジスタのゲート酸化膜に用いているため、膜特性の劣化が課題であった。本実施例の方法によれば、周辺回路高電圧部ＭＯＳトランジスタのゲート酸化膜厚はＳｉＯ２膜１０８の膜厚を変えることにより任意に設定できるという利点がある。また、ＳｉＯ２膜１０８のパターニングにはウェットエッチングを用いているので、ダメージによる膜特性の劣化がない。
【００５０】
以上、本実施例１によれば、不揮発性半導体記憶装置の周辺回路領域ＭＯＳトランジスタの特性及び信頼性が向上するという効果がある。なお、周辺回路領域ＭＯＳトランジスタの特性及び信頼性の向上という観点からいえば、周辺回路領域ＭＯＳトランジスタのゲート絶縁膜の全部（低電圧部）又は一部（高電圧部）がメモリセルの多結晶Ｓｉ層間絶縁膜と同一工程で形成されることは必須要件ではなく、周辺回路領域ＭＯＳトランジスタのゲート絶縁膜が堆積により形成された絶縁膜、例えばＣＶＤＳｉＯ２膜であればよい。また、本実施例によれば、メモリセルの微細化及び動作電圧の低減が可能な不揮発性半導体記憶装置の製造プロセスが構築できる。さらに、工程数を増大することなく周辺回路ＭＯＳトランジスタのゲート酸化膜を２種類とすることができる。
【００５１】
（実施例２）
本実施例２では、不揮発性半導体記憶装置のメモリセルの多結晶Ｓｉ層間絶縁膜と周辺回路領域ＭＯＳトランジスタのゲート酸化膜を窒素を添加したＣＶＤＳｉＯ２膜とし、これを同時に形成することにより、周辺回路領域ＭＯＳトランジスタの特性向上とメモリセルの微細化，動作電圧の低減、及び製造工程の簡略化を図った別の例について説明する。
【００５２】
本実施例の不揮発性半導体記憶装置の作成手順を図７から図９に示す。なお、図７から図９はメモリセルのワード線に平行で、周辺回路領域ＭＯＳトランジスタのゲート線に垂直な断面図である。実施例１との違いは、メモリセル領域においてセル間を分離する素子分離領域が存在しないこと、また、隣接するメモリセルのソースとドレインを共有する、いわゆる仮想接地型のメモリセルであること、更に、メモリセルに浮遊ゲート，制御ゲートとは異なる第３のゲート１１４ａ（以下、補助ゲートと称す）を有する点である。この補助ゲート１１４ａは浮遊ゲート１０７ｂ間に埋込まれて存在し、書込みの際のホットエレクトロンの注入効率を増大する機能を有する。また、補助ゲートに０Ｖを印加することにより隣接するメモリセル間を分離する機能も果たしている。このため、実施例１の通常のＮＯＲ型セルに比べ、メモリセル面積の縮小が可能である。また、複数のセルで同時に書込み動作を行なうことができ、書込みスループットの向上が図れる。従って大容量化に好適である。
【００５３】
製造方法は以下の通りである。
【００５４】
まず、面方位（１００）のｐ型Ｓｉ基板１０１に、周辺回路領域のＭＯＳトランジスタを分離する浅溝素子分離領域１０２を形成した（図７(ａ)）。
【００５５】
次いで、イオン打込み法によりＰウェル領域１０４ａ，１０４ｂ，１０４ｃ及びＮウェル領域１０５ａ，１０５ｂ更にウェル間の分離領域１０３を形成した（図７(ｂ)）。
【００５６】
次に、補助ゲート下のゲート酸化膜となるＳｉＯ２膜１１３を熱酸化法により９ｎｍ形成した（図７(ｃ)）。
【００５７】
次に、補助ゲートとなるリンをドーピングした多結晶Ｓｉ膜１１４を６０ｎｍ、ＳｉＯ２膜１１５を１５０ｎｍ堆積した（図７(ｄ)）。
【００５８】
続いて、リソグラフィとドライエッチング技術を用いて、厚いＳｉＯ２膜１１５及び多結晶Ｓｉ膜１１４をパターニングした（ＳｉＯ２膜１１５及び多結晶Ｓｉ膜１１４はそれぞれ１１５ａ及び１１４ａとなる）。この際、周辺回路領域のＳｉＯ２膜１１５及び多結晶Ｓｉ膜１１４は完全に除去した（図７(ｅ)）。
【００５９】
次に、リソグラフィ技術によりメモリセル領域のみが露出するレジストパターンを形成した後（図示せず）、斜めイオン打込み法によりメモリセルのソース／ドレイン拡散層領域１１６を形成した（図７(ｆ)）。
【００６０】
次いで、周辺回路領域に残存していたゲート酸化膜１１４を除去した後（図示せず）、メモリセルのトンネル酸化膜となるＳｉＯ２膜１０６を９ｎｍ形成した（図８(ａ)）。
【００６１】
次に、浮遊ゲートとなるリンをドーピングした多結晶Ｓｉ膜１０７を補助ゲートパターン間の隙間が埋まらないように、例えば５０ｎｍ堆積した（図８(ｂ)）。
【００６２】
次に、ホトレジスト１１７を補助ゲートパターン間の隙間が完全に埋まるように塗布し（図示せず）、これをエッチバックして、補助ゲートパターン間の隙間に残した（図８(ｃ)）。
【００６３】
次に、エッチバック法によりホトレジスト１１７に被われていない部分に存在する多結晶Ｓｉ膜１０７を除去した（多結晶Ｓｉ膜１０７は１０７ａとなる）。エッチング量は多結晶Ｓｉ膜１０７の膜厚より若干大きな値とした（図８(ｄ)）。本工程により１回の膜形成で立体構造を有する浮遊ゲートパターンが形成できる。
【００６４】
次に、アッシング法により多結晶Ｓｉ膜１０７ａ上に残存するホトレジスト１１７を除去した（図８(ｅ)）。
【００６５】
次に、ＳｉＨ４とＮ２Ｏを原料ガスとした減圧化学気相成長法（ＬＰＣＶＤ法）により、ＳｉＯ２膜１０８を１６ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０８をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図８(ｆ)）。
【００６６】
その後、リソグラフィ技術により周辺回路領域のうち高電圧部のみが被服されるようなレジストパターンを作成し（図示せず）、フッ酸とアンモニアの混合水溶液によりメモリセル領域及び周辺回路領域のうち低電圧部に存在するＳｉＯ２膜１０８を除去した（ＳｉＯ２膜１０８は１０８ａとなる）（図９(ａ)）。
【００６７】
その後、再び、ＳｉＨ４とＮ２Ｏを原料ガスとしたＬＰＣＶＤ法により、ＳｉＯ２膜１０９を１１ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０９をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図９(ｂ)）。
【００６８】
以上、実施例１と同様、図８(ｆ)から図９(ｂ)に示した工程により、メモリセル領域には１１ｎｍの多結晶Ｓｉ層間絶縁膜（ＣＶＤＳｉＯ２膜１０９）が、周辺回路領域の低電圧部には１１ｎｍのゲート酸化膜（ＣＶＤＳｉＯ２膜１０９）が、周辺回路領域の高電圧部には概ね２７ｎｍのゲート酸化膜（ＣＶＤＳｉＯ２膜１０８ａとＣＶＤＳｉＯ２膜１０９）が形成される。
【００６９】
次に、メモリセルの制御ゲートと周辺回路のゲート電極となるリンをドーピングした多結晶Ｓｉ膜１１０を堆積した（図９(ｃ)）。
【００７０】
その後、リソグラフィとドライエッチング技術により多結晶Ｓｉ膜１１０をパターニングし、メモリセルの制御ゲート（ワード線）１１０ａ及び周辺回路のゲート電極１１０ｂを形成した。続いて、図には示していないが、メモリセル領域のＳｉＯ２膜１０９及び多結晶Ｓｉ膜１０７ａをエッチングし、浮遊ゲートを形成した（ＳｉＯ２膜１０９及び多結晶Ｓｉ膜１０７ａはそれぞれ１０９ａ、１０７ｂとなる（図９(ｄ)）。
【００７１】
次に、周辺回路ＭＯＳトランジスタのソース／ドレイン領域１１１ｂ，１１１ｃ，１１２ａ，１１２ｂを形成した（図９(ｅ)）。
【００７２】
その後、図には示していないが、層間絶縁膜を堆積した後、この層間絶縁膜にワード線１１０ａ，周辺ＭＯＳトランジスタのゲート電極１１０ｂ及びソース／ドレイン領域１１２，１１１に至るコンタクト孔を形成し、次に、金属膜を堆積し、これを加工して電極とし、不揮発性半導体記憶装置を完成した。
【００７３】
本実施例２によれば、実施例１と同様、不揮発性半導体記憶装置の周辺回路ＭＯＳトランジスタの特性及び信頼性が向上した。また、実施例１に比べメモリセルの微細化及び動作電圧の低減が可能であった。さらに工程数を増大することなく周辺回路ＭＯＳトランジスタのゲート酸化膜を２種類とすることができた。
【００７４】
（実施例３）
本実施例３では、不揮発性半導体記憶装置のメモリセルの多結晶Ｓｉ層間絶縁膜と周辺回路ＭＯＳトランジスタのゲート酸化膜とを窒素を添加したＣＶＤＳｉＯ２膜とし、これを同時に形成することにより、周辺回路ＭＯＳトランジスタの特性向上とメモリセルの微細化，動作電圧の低減及び製造工程の簡略化を図った更に別の例について説明する。
【００７５】
本実施例の不揮発性半導体記憶装置の作成手順を図１０から図１２に示す。なお、図１０から図１２はメモリセルのワード線に平行で、周辺回路ＭＯＳトランジスタのゲート線に垂直な断面図である。実施例１との違いは、メモリセルアレイがソース線を分離し、セルを並列に配置したＡＮＤ型と呼ばれる構造になっている点である。
【００７６】
製造方法は以下の通りである。
【００７７】
まず、面方位（１００）のｐ型Ｓｉ基板１０１に、周辺回路ＭＯＳトランジスタを分離する浅溝素子分離領域１０２を形成した（図１０(ａ)）。
【００７８】
次いで、イオン打込み法によりＰウェル領域１０４ａ，１０４ｂ，１０４ｃ及びＮウェル領域１０５ａ，１０５ｂ更にウェル間の分離領域１０３を形成した（図１０(ｂ)）。
【００７９】
次いで、メモリセルのトンネル酸化膜となるＳｉＯ２膜１０６を熱酸化法により９ｎｍ形成した（図１０(ｃ)）。
【００８０】
次に、１層目の浮遊ゲートとなるリンをドーピングした多結晶Ｓｉ膜１１８を１００ｎｍ堆積した（図１０(ｄ)）。
【００８１】
続いて、リソグラフィとドライエッチング技術を用いて、多結晶Ｓｉ膜１１８をパターニングした。この際、周辺回路領域の多結晶Ｓｉ膜１１８はそのまま残すようなパターンとした（多結晶Ｓｉ膜１１８はメモリセル領域が１１８ａ、周辺回路領域が１１８ｂとなる）（図１０(ｅ)）。
【００８２】
次に、イオン打込み法により、メモリセルのソース／ドレイン拡散層領域１１６を形成した（図１０(ｆ)）。
【００８３】
次いで、ＳｉＯ２膜１１９を１層目の浮遊ゲート間を完全に埋込むよう、例えば４００堆積した（図１１(ａ)）。
【００８４】
その後、化学的機械研磨法（ＣＭＰ法）により、ＳｉＯ２膜１１９を研磨し、１層目の浮遊ゲートパターン１１８ａ及び１１８ｂを露出させた（多結晶Ｓｉ膜１１８ａ及び１１８ｂはそれぞれ１１８ｃ及び１１８ｄとなる）（図１１(ｂ)）。
【００８５】
次に、２層目の浮遊ゲートとなるリンをドーピングした多結晶Ｓｉ膜１２０を例えば５０ｎｍ堆積した（図１１(ｃ)）。
【００８６】
次に、リソグラフィとドライエッチング技術を用いて、多結晶Ｓｉ膜１２０をパターニングした（多結晶Ｓｉ膜１２０は１２０ａとなる）。この際、周辺回路領域の多結晶Ｓｉ膜１２０及びその下に存在していた多結晶Ｓｉ膜１１８ｄは完全に除去した（図１１(ｄ)）。本実施例の不揮発性半導体装置のメモリセルにおいては、多結晶Ｓｉ膜１１８ｃ及び１２０ａは電気的に接続されており、この２層で浮遊ゲートが形成される。
【００８７】
次に、ＳｉＨ４とＮ２Ｏを原料ガスとした減圧化学気相成長法（ＬＰＣＶＤ法）により、ＳｉＯ２膜１０８を１６ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０８をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図１１(ｅ)）。
【００８８】
その後、リソグラフィ技術により周辺回路領域のうち高電圧部のみが被服されるようなレジストパターンを作成し（図示せず）、フッ酸とアンモニアの混合水溶液によりメモリセル領域及び周辺回路領域のうち低電圧部に存在するＳｉＯ２膜１０８を除去した（ＳｉＯ２膜１０８は１０８ａとなる）（図１２(ａ)）。
【００８９】
その後、再び、ＳｉＨ４とＮ２Ｏを原料ガスとしたＬＰＣＶＤ法により、ＳｉＯ２膜１０９を１１ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０９をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図１２(ｂ)）。
【００９０】
以上、実施例１と同様、図１１(ｅ)から図１２(ｂ)に示した工程により、メモリセル領域には１１ｎｍの多結晶Ｓｉ層間絶縁膜（ＣＶＤＳｉＯ２膜１０９）が、周辺回路領域の低電圧部には１１ｎｍのゲート酸化膜（ＣＶＤＳｉＯ２膜１０９）が、周辺回路領域の高電圧部には概ね２７ｎｍのゲート酸化膜（ＣＶＤＳｉＯ２膜１０８ａとＣＶＤＳｉＯ２膜１０９）が形成される。
【００９１】
次に、メモリセルの制御ゲートと周辺回路領域ＭＯＳトランジスタのゲート電極となるリンをドーピングした多結晶Ｓｉ膜１１０を堆積した（図１１(ｃ)）。
【００９２】
その後、リソグラフィとドライエッチング技術により多結晶Ｓｉ膜１１０をパターニングし、メモリセルの制御ゲート（ワード線）１１０ａ及び周辺回路のゲート電極１１０ｂを形成した。続いて、図には示していないが、メモリセル領域のＳｉＯ２膜１０９及び多結晶Ｓｉ膜１２０ａ，１１８ｃをエッチングし、浮遊ゲートを形成した（ＳｉＯ２膜１０９及び多結晶Ｓｉ膜１２０ａ，１１８ｃはそれぞれ１０９ａ及び１２０ｂ，１１８ｄとなる（図１１(ｄ)）。
【００９３】
次に、周辺回路領域ＭＯＳトランジスタのソース／ドレイン領域１１１ｂ，１１１ｃ，１１２ａ，１１２ｂを形成した（図１１(ｅ)）。
【００９４】
その後、図には示していないが、層間絶縁膜を堆積した後、この層間絶縁膜にワード線１１０ａ，周辺回路領域ＭＯＳトランジスタのゲート電極１１０ｂ及びソース／ドレイン領域１１２，１１１に至るコンタクト孔を形成し、次に、金属膜を堆積し、これを加工して電極とし、不揮発性半導体記憶装置を完成した。
【００９５】
本実施例３によれば、実施例１と同様、不揮発性半導体記憶装置の周辺回路ＭＯＳトランジスタの特性及び信頼性が向上した。また、メモリセルの微細化及び動作電圧の低減が可能であった。さらに、工程数を増大することなく周辺回路ＭＯＳトランジスタのゲート酸化膜を２種類とすることができた。
【００９６】
（実施例４）
本実例４では、実施例１とは異なり、周辺回路領域高電圧部のＭＯＳトランジスタのゲート酸化膜の一部を、窒素を添加したＣＶＤＳｉＯ２膜に代えて、薄い熱酸化膜を用いた例について述べる。
【００９７】
本実施例の不揮発性半導体記憶装置の作成手順を図１３に示す。本実施例の不揮発性半導体記憶装置の浮遊ゲート１０７ａを形成するまでの工程は、実施例１の図１(ａ)から図１(ｅ)と同一であり、ここでは省略した。
【００９８】
図１(ｅ)に示したような浮遊ゲートパターンを形成した後、ＳｉＨ４とＮ２Ｏを原料ガスとしたＬＰＣＶＤ法により、ＳｉＯ２膜１２１を４ｎｍ堆積した。（図１３(ａ)）。
【００９９】
次に、ＬＰＣＶＤ法によりＳｉ３Ｎ４膜１２２を１０ｎｍ堆積し、その後、リソグラフィ技術により周辺回路領域のうち高電圧部のみが露出するようなレジストパターンを作成し（以上図示せず）、ドライエッチングにより高電圧部に存在するＳｉ３Ｎ４膜１２２を除去した（図１３(ｂ)）。
【０１００】
次に、高電圧部に存在するＳｉＯ２膜１２１をフッ酸水溶液により除去した後（図示せず）、熱酸化法により、Ｓｉ３Ｎ４膜１２２に被われていない周辺回路高電圧部にのみ選択的にＳｉＯ２膜１２３を成長させた。酸化膜厚は１６ｎｍである。上記Ｓｉ３Ｎ４膜１２２は耐酸化性を有するため、Ｓｉ３Ｎ４膜１２２に被われているメモリセル領域及び周辺回路領域のうち低電圧部では酸化反応は進行しない（図１３(ｃ)）。
【０１０１】
その後、熱リン酸水溶液によりＳｉ３Ｎ４膜１２２を除去した後、フッ酸水溶液によりメモリセル部及び周辺回路低電圧部に存在するＳｉＯ２膜１２１を除去した。この際、周辺回路高電圧部のＳｉＯ２膜１２３もその表面が若干エッチングされ、膜厚が１４ｎｍに減少する（ＳｉＯ２膜１２３は１２３ａとなる）（図１３(ｄ)）。
【０１０２】
その後、ＳｉＨ４とＮ２Ｏを原料ガスとしたＬＰＣＶＤ法により、ＳｉＯ２膜１０９を１１ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０９をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図１３(ｅ)）。
【０１０３】
以上の工程により、メモリセル領域には１１ｎｍの多結晶Ｓｉ層間絶縁膜（ＣＶＤＳｉＯ２膜１０９）が、周辺回路領域の低電圧部には１１ｎｍのゲート酸化膜（ＣＶＤＳｉＯ２膜１０９）が、周辺回路領域の高電圧部には概ね２５ｎｍのゲート酸化膜（熱酸化ＳｉＯ２膜１２３ａとＣＶＤＳｉＯ２膜１０９）が形成される。
【０１０４】
その後、実施例１の図２(ｃ)から図２(ｅ)と同様の工程を行ない、不揮発性半導体記憶装置を完成した。
【０１０５】
本実施例４においては、熱酸化法を用いても実施例１と同一のマスク枚数で不揮発性半導体記憶装置が作成可能であった。また、実施例１に比べ周辺回路高電圧部のＭＯＳトランジスタのゲート酸化膜／Ｓｉ基板界面の特性が向上し、コンダクタンスが向上した。
【０１０６】
なお、本実施例４においては、周辺回路高電圧部のＭＯＳトランジスタのゲート酸化膜を、熱酸化膜と窒素を添加したＣＶＤＳｉＯ２膜により形成している。熱酸化を行なったため、図５(ａ)で示したような浅溝分離領域に接する部分で若干のゲート酸化膜厚の減少が観察された。しかしながら、酸化膜厚が１４ｎｍと従来技術に比べ薄かったため、図３及び図４で示したＭＯＳトランジスタの電流-電圧特性、及び絶縁耐圧の劣化は実用上問題ないレベルであった。
【０１０７】
（実施例５）
実施例４で述べたように、周辺回路ＭＯＳトランジスタのゲート酸化膜に熱酸化膜を用いても、その酸化膜厚が薄い場合には、浅溝分離領域に接する部分での酸化膜の薄膜化の程度は小さく、ＭＯＳ特性の劣化を実用上問題ないレベルとすることが可能である。そこで、本実施例では、周辺回路領域のうち低電圧部ＭＯＳトランジスタのゲート酸化膜に薄膜化した熱酸化膜を使用し、不揮発性半導体記憶装置の性能向上を図った例について述べる。
【０１０８】
本実施例の不揮発性半導体記憶装置の作成手順を図１４から図１５に示す。ウェル領域を形成するまでの工程は実施例１の図１(ａ)から図１(ｂ)と同一であり、ここでは省略した。
【０１０９】
実施例１の図１(ａ)から図１(ｂ)に示したように、素子分離領域及びウェル領域を形成した後、メモリセルのトンネル絶縁膜となるＳｉＯ２膜１０６を熱酸化法により９ｎｍ形成した（図１４(ａ)）。
【０１１０】
次に、リソグラフィ技術を用いて、周辺回路領域低電圧部のみが露出するようなレジストパターンを形成した後（図示せず）、周辺回路領域低電圧部のＳｉＯ２膜１０６をフッ酸とアンモニアの混合水溶液により除去した（図１４(ｂ)）。
【０１１１】
次に、周辺回路領域低電圧部のＭＯＳトランジスタのゲート酸化膜となるＳｉＯ２膜１２４を熱酸化法により５ｎｍ形成した（図１４(ｃ)）。
【０１１２】
次に、浮遊ゲートとなるリンをドーピングした多結晶Ｓｉ膜１０７を１５０ｎｍ堆積した（図１４(ｄ)）。
【０１１３】
続いて、リソグラフィとドライエッチング技術を用いて多結晶Ｓｉ膜１０７をパターニングした。この際、周辺回路領域の多結晶Ｓｉ膜１０７は、高電圧部では完全に除去し、低電圧部ではその全面が被われるように残した（多結晶Ｓｉ膜１０７は１０７ａ，１０７ｃとなる）（図１４(ｅ)）。
【０１１４】
次いで、ＳｉＨ４とＮ２Ｏを原料ガスとした減圧化学気相成長法（ＬＰＣＶＤ法）により、ＳｉＯ２膜１０８を１６ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０８をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図１４(ｆ)）。
【０１１５】
その後、リソグラフィ技術により周辺回路領域のうち高電圧部のみのＳｉＯ２膜１０８が被覆されるようなレジストパターンを作成し（図示せず）、フッ酸とアンモニアの混合水溶液によりメモリセル領域及び周辺回路領域のうち低電圧部に存在するＳｉＯ２膜１０８を除去した（ＳｉＯ２膜１０８は１０８ａとなる）（図１５(ａ)）。
【０１１６】
その後、再び、ＳｉＨ４とＮ２Ｏを原料ガスとしたＬＰＣＶＤ法により、ＳｉＯ２膜１０９を１１ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０９をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図１５(ｂ)）。
【０１１７】
以上の工程により、メモリセル領域には１１ｎｍの多結晶Ｓｉ層間絶縁膜（ＣＶＤＳｉＯ２膜１０９）が、周辺回路領域の低電圧部には５ｎｍのゲート酸化膜（熱酸化ＳｉＯ２膜１２４）が、周辺回路領域の高電圧部には概ね２７ｎｍのゲート酸化膜（ＣＶＤＳｉＯ２膜１０８ａとＣＶＤＳｉＯ２膜１０９）が形成される。
【０１１８】
次に、メモリセルの制御ゲートと周辺回路のゲート電極となるリンをドーピングした多結晶Ｓｉ膜１１０を堆積した（図１５(ｃ)）。
【０１１９】
その後、リソグラフィとドライエッチング技術により多結晶Ｓｉ膜１１０をパターニングし、メモリセルの制御ゲート（ワード線）１１０ａ及び周辺回路のゲート電極１１０ｂを形成した。続いて図には示していないが、メモリセル領域及び周辺回路領域低電圧部ＭＯＳトランジスタのＳｉＯ２膜１０９及び多結晶Ｓｉ膜１０７ａ，１０７ｃをエッチングした。これにより浮遊ゲートが完成した（ＳｉＯ２膜１０９及び多結晶Ｓｉ膜１０７ａ，１０７ｃはそれぞれ１０９ａ及び１０７ｂ，１０７ｄとなる）。この際、周辺回路領域低電圧部の多結晶Ｓｉ膜１０７ｄの一部が露出するようにパターニングした（図１５(ｄ)）。
【０１２０】
次に、イオン打込み法により、メモリセル及び周辺回路ＭＯＳトランジスタのソース／ドレイン領域１１１ｂ，１１１ｃ，１１２ａ，１１２ｂ（メモリセルのソース／ドレイン領域は図示せず）を形成した後、図には示していないが、層間絶縁膜を堆積し、この層間絶縁膜に多結晶Ｓｉ膜１１０ａより成るワード線、周辺回路領域ＭＯＳトランジスタの多結晶Ｓｉ膜１１０ｂより成るゲート電極及びソース／ドレイン領域１１２，１１１に至るコンタクト孔を形成した。次に、金属膜を堆積し、これを加工して電極とした。この際、周辺回路領域低電圧部においては、多結晶Ｓｉ膜１１０ｂ及び１０７ｄが電気的に接続されるよう、コンタクト孔と金属電極を配置した。これにより周辺回路領域低電圧部のＭＯＳトランジスタにおいては、多結晶Ｓｉ膜１１０ｂに印加された電圧は多結晶Ｓｉ膜１０７ｄにも印加される。以上の工程により不揮発性半導体記憶装置を完成した（図１５(ｅ)）。
【０１２１】
本実施例５により形成した不揮発性半導体記憶装置は、実施例１と同様、不揮発性半導体記憶装置の周辺回路ＭＯＳトランジスタの特性及び信頼性が向上した。また、メモリセルの微細化及び動作電圧の低減が可能であった。さらに、工程数を増大することなく周辺回路ＭＯＳトランジスタのゲート酸化膜を２種類とすることができた。更に、実施例１に比べ、周辺回路低電圧部の高速動作が可能となり、書換え及び読出し速度の向上が図れた。
【０１２２】
（実施例６）
本実施例６では、周辺回路領域高電圧部ＭＯＳトランジスタのゲート酸化膜に薄膜化した熱酸化膜と窒素を添加したＣＶＤＳｉＯ２の積層膜を使用し、不揮発性半導体記憶装置の性能向上を図った別の例について述べる。
【０１２３】
本実施例６の不揮発性半導体記憶装置の作成手順を図１６から図１７に示す。ウェル領域を形成するまでの工程は実施例１の図１(ａ)から図１(ｂ)と同一であり、ここでは省略した。
【０１２４】
実施例１の図１(ａ)から図１(ｂ)に示したように、素子分離領域及びウェル領域を形成した後、ＳｉＨ４とＮ２Ｏを原料ガスとした減圧化学気相成長法（ＬＰＣＶＤ法）により、ＳｉＯ２膜１２５を２０ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０８をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図１６(ａ)）。
【０１２５】
次に、リソグラフィ技術を用いて、周辺回路領域高電圧部のみが被覆されるようなレジストパターンを形成した後（図示せず）、メモリセル領域及び周辺回路領域低電圧部のＳｉＯ２膜１２５をフッ酸とアンモニアの混合水溶液により除去した（ＳｉＯ２膜１２５は１２５ａとなる）（図１６(ｂ)）。
【０１２６】
次に、メモリセルのトンネル絶縁膜及び周辺回路領域低電圧部のゲート酸化膜となるＳｉＯ２膜１２６を熱酸化法により９ｎｍ形成した。この際、周辺回路領域高電圧部でもメモリセル領域程ではないが酸化膜１２６ａが成長する。
【０１２７】
以上の工程により、メモリセル領域には９ｎｍのトンネル絶縁膜（熱酸化ＳｉＯ２膜１２６）が、周辺回路領域の低電圧部には９ｎｍのゲート酸化膜（熱酸化ＳｉＯ２膜１２６）が、周辺回路領域の高電圧部には概ね２７ｎｍのゲート酸化膜（熱酸化ＳｉＯ２膜１２６ａとＣＶＤＳｉＯ２膜１２５ａ）が形成される。（図１６(ｃ)）。
【０１２８】
次に、浮遊ゲートとなるリンをドーピングした多結晶Ｓｉ膜１０７を１５０ｎｍ堆積した（図１６(ｄ)）。
【０１２９】
続いて、リソグラフィとドライエッチング技術を用いて多結晶Ｓｉ膜１０７をパターニングした。この際、周辺回路領域の多結晶Ｓｉ膜１０７はその全面が被われるように残した（多結晶Ｓｉ膜１０７はメモリセル領域が１０７ａ、周辺回路領域が１０７ｅとなる）（図１６(ｅ)）。
【０１３０】
次いで、ＳｉＨ４とＮ２Ｏを原料ガスとしたＬＰＣＶＤ法により、多結晶Ｓｉ層間絶縁膜となるＳｉＯ２膜１０９を１１ｎｍ堆積した。堆積温度は７５０℃である。その直後にＳｉＯ２膜１０９をＮＨ３雰囲気中でアニールし、さらにウェット酸化を行なった（図１７(ａ)）。
【０１３１】
次に、メモリセルの制御ゲートと周辺回路のゲート電極となるリンをドーピングした多結晶Ｓｉ膜１１０を堆積した（図１７(ｂ)）。
【０１３２】
その後、リソグラフィとドライエッチング技術により多結晶Ｓｉ膜１１０をパターニングし、メモリセルの制御ゲート（ワード線）１１０ａ及び周辺回路のゲート電極１１０ｂを形成した。続いて図には示していないが、メモリセル領域及び周辺回路領域ＭＯＳトランジスタのＳｉＯ２膜１０９及び多結晶Ｓｉ膜１０７ａ，１０７ｅをエッチングした。これにより、浮遊ゲートが完成した（ＳｉＯ２膜１０９及び多結晶Ｓｉ膜１０７ａ，１０７ｃはそれぞれ１０９ａ及び１０７ｂ、１０７ｆとなる）。この際、周辺回路領域の多結晶Ｓｉ膜１０７ｄの一部が露出するようにパターニングした（図１７(ｃ)）。
【０１３３】
次に、イオン打込み法により、メモリセル及び周辺回路領域ＭＯＳトランジスタのソース／ドレイン領域１１１ｂ，１１１ｃ，１１２ａ，１１２ｂ（メモリセルのソース／ドレイン領域は図示せず）を形成した後、図には示していないが、層間絶縁膜を堆積し、この層間絶縁膜に多結晶Ｓｉ膜１１０ａより成るワード線、周辺回路領域ＭＯＳトランジスタの多結晶Ｓｉ膜１１０ｂより成るゲート電極及びソース／ドレイン領域１１２，１１１に至るコンタクト孔を形成した。次に、金属膜を堆積し、これを加工して電極とした。この際、周辺回路領域においては、多結晶Ｓｉ膜１１０ｂ及び１０７ｄが電気的に接続されるよう、コンタクト孔と金属電極を配置した。これにより周辺回路領域のＭＯＳトランジスタにおいては、多結晶Ｓｉ膜１１０ｂに印加された電圧は多結晶Ｓｉ膜１０７ｄにも印加される。以上の工程により不揮発性半導体記憶装置を完成した。（図１７(ｄ)）
本実施例により形成した不揮発性半導体記憶装置は、実施例１と同様、不揮発性半導体記憶装置の周辺回路領域ＭＯＳトランジスタの特性及び信頼性が向上した。また、メモリセルの微細化及び動作電圧の低減が可能であった。さらに、工程数を増大することなく周辺回路ＭＯＳトランジスタのゲート酸化膜を２種類とすることができた。更に、実施例１に比べ、周辺回路低電圧部の高速動作が可能となり、書換え及び読出し速度の向上が図れた。以上に詳述した各実施例においては、不揮発性半導体装置のメモリセルとしてＮＯＲ型，補助ゲートを有するセル，ＡＮＤ型を例に用いて説明したが、その他のメモリセル、例えばＮＡＮＤ型やスプリットゲート型のセル、あるいは消去ゲートを有するメモリセルを用いても同様の効果が得られる。
【０１３４】
また、不揮発性半導体記憶装置とマイクロコントローラを１つのチップに混載した製品に適用しても、同様の効果が得られる。
【０１３５】
【発明の効果】
本発明によれば、不揮発性半導体記憶装置の周辺回路領域ＭＯＳトランジスタのゲート酸化膜の信頼性が向上し、トランジスタ特性を向上できる。
また、不揮発性半導体記憶装置の微細化、低電圧化が図られる。
更に、不揮発性半導体記憶装置の製造工程の簡略化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例１を示す断面概略図（１）。
【図２】本発明の実施例１を示す断面概略図（２）。
【図３】ゲート電圧とゲート電流の関係を示す図。
【図４】ゲート酸化膜の絶縁耐圧の分布を示す図。
【図５】浅溝分離領域近傍のゲート酸化膜形状を示す図。
【図６】ＳｉＯ２膜中の窒素原子濃度分布を示す図。
【図７】本発明の実施例２を示す断面概略図（１）。
【図８】本発明の実施例２を示す断面概略図（２）。
【図９】本発明の実施例２を示す断面概略図（３）。
【図１０】本発明の実施例３を示す断面概略図（１）。
【図１１】本発明の実施例３を示す断面概略図（２）。
【図１２】本発明の実施例３を示す断面概略図（３）。
【図１３】本発明の実施例４を示す断面概略図。
【図１４】本発明の実施例５を示す断面概略図（１）。
【図１５】本発明の実施例５を示す断面概略図（２）。
【図１６】本発明の実施例６を示す断面概略図（１）。
【図１７】本発明の実施例６を示す断面概略図（２）。
【図１８】従来技術を示す断面概略図。
【符号の説明】
１０１…Ｓｉ基板、１０２…浅溝素子分離領域、１０３…ウェル間分離領域、１０４ａ，１０４ｂ，１０４ｃ…Ｐウェル、１０５ａ，１０５ｂ…Ｎウェル、１０６…熱酸化膜、１０７，１０７ａ，１０７ｂ，１０７ｃ，１０７ｄ，１０７ｅ，１０７ｆ…リンをドーピングした多結晶Ｓｉ膜、１０８，１０８ａ，１０９，１０９ａ…窒素原子を添加したＳｉＯ２膜、１１０，１１０ａ，１１０ｂ…リンをドーピングした多結晶Ｓｉ膜、１１１ａ，１１１ｂ，１１１ｃ…Ｎ型ソース／ドレイン領域、１１２ａ，１１２ｂ…Ｐ型ソース／ドレイン領域、１１３…熱酸化膜、１１４，１１４ａ…リンをドーピングした多結晶Ｓｉ膜、１１５，１１５ａ…ＳｉＯ２膜、１１６…ソース／ドレイン領域、１１７…ホトレジスト、１１８，１１８ａ，１１８ｂ，１１８ｃ，１１８ｄ，１１８ｅ…リンをドーピングした多結晶Ｓｉ膜、１１９，１１９ａ…ＳｉＯ２膜、１２０，１２０ａ，１２０ｂ…リンをドーピングした多結晶Ｓｉ膜、１２１…ＳｉＯ２膜、１２２…Ｓｉ３Ｎ４膜、１２３，１２３ａ…熱酸化膜、１２４，１２４ａ…熱酸化膜、１２５，１２５ａ…窒素原子を添加したＳｉＯ２膜、１２６，１２６ａ…熱酸化膜、２００…ゲート酸化膜、２０１…Ｓｉ基板、２０２…素子分離用酸化膜、２０３…ウェル間分離領域、２０４ａ，２０４ｂ…Ｐウェル、２０５…Ｎウェル、２０６…熱酸化膜、２０７…リンをドーピングした多結晶Ｓｉ膜、２０８…ＯＮＯ多結晶Ｓｉ層間絶縁膜、２０９…リンをドーピングした多結晶Ｓｉ膜、２１０…熱酸化膜、２１１…リンをドーピングした多結晶Ｓｉ膜、２１２ａ，２１２ｂ…ソース／ドレイン領域、Ｍ…メモリセル、Ｐ，Ｐ’…ＭＯＳトランジスタ。
Claims (18)
- 半導体基板内に形成された第１ウェル領域と、該第１ウェル領域中に形成されたソース及びドレインとなる第１拡散層と、前記第１ウェル領域上にトンネル絶縁膜を介して形成された浮遊ゲートと、該浮遊ゲート上部に多結晶シリコン層間絶縁膜を介して形成された制御ゲートとを有する第１ＭＯＳ型電界効果トランジスタを１つのメモリセルとして、該メモリセルが複数個行列状に配置されたメモリセルアレイから構成されたメモリセル領域と、
半導体基板内に形成された第２ウェル領域と、該第２ウェル領域中に形成されたソース及びドレインとなる第２拡散層と、前記第２ウェル上にゲート絶縁膜を介して形成されたゲート電極とを有する第２ＭＯＳ型電界効果トランジスタを１つの単位として、該第２ＭＯＳ型電界効果トランジスタが複数個配置された周辺回路領域とからなり、
前記複数個の第２ＭＯＳ型電界効果トランジスタ間の素子分離が浅溝素子分離法によりなされ、前記複数個の第２ＭＯＳ型電界効果トランジスタの少なくとも１つの前記ゲート絶縁膜が半導体基板上に堆積された第１絶縁膜からなり、
前記多結晶シリコン層間絶縁膜が、前記浮遊ゲート上に配置され、前記第１絶縁膜と同じ厚さを有する堆積された第２絶縁膜からなり、
前記第１絶縁膜及び前記第２絶縁膜がシリコン酸化膜であり、
前記シリコン酸化膜に窒素が添加され、
前記第２絶縁膜への窒素添加量が前記第１絶縁膜への窒素添加量より多い、
ことを特徴とする不揮発性半導体記憶装置。 - 半導体基板内に形成された第１ウェル領域と、該第１ウェル領域中に形成されたソース及びドレインとなる第１拡散層と、前記第１ウェル領域上にトンネル絶縁膜を介して形成された浮遊ゲートと、前記第１ウェル領域上に多結晶シリコン層間絶縁膜を介して形成された制御ゲートとを有する第１ＭＯＳ型電界効果トランジスタを１つのメモリセルとして、該メモリセルが複数個行列状に配置されたメモリセルアレイから構成されたメモリセル領域と、
半導体基板内に形成された第２ウェル領域と、該第２ウェル領域中に形成されたソース及びドレインとなる第２拡散層と、前記第２ウェル上に第１ゲート絶縁膜を介して形成された第１ゲート電極とを有する第２ＭＯＳ型電界効果トランジスタを備えた周辺回路領域とからなり、
前記周辺回路領域における素子分離が浅溝素子分離法によりなされ、
前記多結晶シリコン層間絶縁膜及び第１ゲート絶縁膜は、堆積された第１絶縁膜からなり、前記第１絶縁膜は、前記第２ＭＯＳ型電界効果トランジスタの前記第１ゲート絶縁膜の少なくとも一部分を構成し、
前記第１絶縁膜はシリコン酸化膜であり、
前記シリコン酸化膜に窒素が添加され、
前記多結晶シリコン層間絶縁膜の膜中の窒素濃度が、前記第１ゲート絶縁膜の膜中の窒素濃度よりも大きい、
ことを特徴とする不揮発性半導体記憶装置。 - さらに、半導体基板内に形成された第３ウェル領域と、該第３ウェル領域中に形成されたソース及びドレインとなる第３拡散層と、前記第３ウェル上に第１ゲート絶縁膜より膜厚の小さい第２ゲート絶縁膜を介して形成された第２ゲート電極とを有する第３ＭＯＳ型電界効果トランジスタとを有し、
前記第２ゲート絶縁膜は、堆積された絶縁膜であり、
前記多結晶シリコン層間絶縁膜の膜中の窒素濃度が、前記第２ゲート絶縁膜の膜中の窒素濃度よりも大きい、
ことを特徴とする請求項２記載の不揮発性半導体記憶装置。 - 前記第１ゲート絶縁膜の膜中の窒素濃度が、前記第２ゲート絶縁膜の膜中の窒素濃度よりも小さいことを特徴とする請求項３記載の不揮発性半導体記憶装置。
- 前記第２ＭＯＳ型電界効果トランジスタの前記第１ゲート絶縁膜は、前記第１絶縁膜と前記第１絶縁膜上に堆積することにより形成された第２絶縁膜とにより構成されていることを特徴とする請求項３記載の不揮発性半導体記憶装置。
- 前記第１絶縁膜は、前記多結晶シリコン層間絶縁膜であることを特徴とする請求項３記載の不揮発性半導体記憶装置。
- 前記第３ＭＯＳ型電界効果トランジスタは、前記第２ＭＯＳ型電界効果トランジスタよりも低い絶縁耐圧を有することを特徴とする請求項３記載の不揮発性半導体記憶装置。
- 半導体基板内に形成された第１ウェル領域と、該第１ウェル領域中に形成されたソース及びドレインとなる第１拡散層と、前記第１ウェル領域上にトンネル絶縁膜を介して形成された浮遊ゲートと、該浮遊ゲート上部に多結晶シリコン層間絶縁膜を介して形成された制御ゲートとを有する第１ＭＯＳ型電界効果トランジスタを１つのメモリセルとして、該メモリセルが複数個行列状に配置されたメモリセルアレイから構成されたメモリセル領域と、
半導体基板内に形成された第２ウェル領域と、該第２ウェル領域中に形成されたソース及びドレインとなる第２拡散層と、前記第２ウェル上にゲート絶縁膜を介して形成されたゲート電極とを有する第２ＭＯＳ型電界効果トランジスタを１つの単位として、該第２ＭＯＳ型電界効果トランジスタが複数個配置された周辺回路領域とからなり、
前記複数個の第２ＭＯＳ型電界効果トランジスタ間の素子分離が浅溝素子分離法によりなされ、
前記周辺回路領域の前記第２ＭＯＳ型電界効果トランジスタの電流―電圧特性におけるキンクを防止する手段を有し、このキンク防止手段は、前記第２ＭＯＳ型電界効果トランジスタの前記ゲート絶縁膜の第１層を、窒素が添加された第１シリコン酸化膜として形成し、前記多結晶シリコン層間絶縁膜を、窒素が添加された第２シリコン酸化膜として前記メモリセル領域の前記浮遊ゲート上に形成し、さらに前記第２ＭＯＳ型電界効果トランジスタの前記ゲート絶縁膜の一部分として第２層を、前記第１シリコン酸化膜上に堆積された前記第２シリコン酸化膜で形成することからなる、
ことを特徴とする不揮発性半導体記憶装置。 - 前記第２シリコン酸化膜の窒素濃度が前記第１シリコン酸化膜の窒素濃度よりも大きいことを特徴とする請求項８記載の不揮発性半導体記憶装置。
- 半導体基板内に形成された第１ウェル領域と、該第１ウェル領域中に形成されたソース及びドレインとなる第１拡散層と、前記第１ウェル領域上にトンネル絶縁膜を介して形成された浮遊ゲートと、前記第１ウェル領域上に多結晶シリコン層間絶縁膜を介して形成された制御ゲートとを有する第１ＭＯＳ型電界効果トランジスタを１つのメモリセルとして、該メモリセルが複数個行列状に配置されたメモリセルアレイから構成されたメモリセル領域と、
半導体基板内に形成された第２ウェル領域と、該第２ウェル領域中に形成されたソース及びドレインとなる第２拡散層と、前記第２ウェル上に第１ゲート絶縁膜を介して形成された第１ゲート電極とを有する第２ＭＯＳ型電界効果トランジスタと、半導体基板内に形成された第３ウェル領域と、該第３ウェル領域中に形成されたソース及びドレインとなる第３拡散層と、前記第３ウェル領域上に前記第１ゲート絶縁膜より膜厚の大きい第２ゲート絶縁膜を介して形成された第２ゲート電極とを有する第３ＭＯＳ型電界効果トランジスタとを備えた周辺回路領域とからなり、
前記周辺回路領域における素子分離が浅溝素子分離法によりなされ、前記第２ゲート絶縁膜が半導体基板を熱酸化した第１絶縁膜と該第１絶縁膜上に堆積された第２絶縁膜からなり、
前記周辺回路領域の前記第３ＭＯＳ型電界効果トランジスタの電流―電圧特性におけるキンクを防止する手段を有し、このキンク防止手段は、前記第３ＭＯＳ型電界効果トランジスタの前記第２ゲート絶縁膜の１つの層を、半導体基板上に堆積されて窒素を添加された前記第２絶縁膜であり、
前記第１ゲート絶縁膜及び前記多結晶シリコン層間絶縁膜は、堆積されて窒素を添加された絶縁膜である、
ことを特徴とする不揮発性半導体記憶装置。 - 窒素濃度が前記多結晶シリコン層間絶縁膜，前記第１ゲート絶縁膜，前記第２ゲート絶縁膜の順に大きいことを特徴とする請求項１０記載の不揮発性半導体記憶装置。
- 前記第３ＭＯＳ型電界効果トランジスタは、前記第２ＭＯＳ型電界効果トランジスタよりも高い絶縁耐圧を有することを特徴とする請求項１０記載の不揮発性半導体記憶装置。
- 半導体基板上にトンネル絶縁膜を介して形成された浮遊ゲートと該浮遊ゲート上に層間絶縁膜を介して形成された制御ゲートとを有する複数のメモリセルと、半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する複数の電界効果トランジスタとを備えた不揮発性半導体記憶装置の製造方法であって、
半導体基板に浅溝素子分離領域を形成する第１工程と、
熱酸化法により、上記メモリセルの形成領域の半導体基板表面にトンネル絶縁膜を形成する第２工程と、
上記浮遊ゲートとなる第１の多結晶シリコン膜を堆積した後、上記電界効果トランジスタの形成領域の上記第１の多結晶シリコン膜を除去する第３工程と、
上記ゲート絶縁膜の第１部分となる第１のシリコン酸化膜を堆積した後、上記メモリセルの形成領域の上記第１のシリコン酸化膜を除去する第４工程と、
上記層間絶縁膜及び上記ゲート絶縁膜の第２部分となる第２のシリコン酸化膜を堆積する第５工程と、
上記制御ゲート及び上記ゲート電極となる第２の多結晶シリコン膜を堆積する第６工程と、を有し、
前記第４及び第５工程において、前記第１及び第２のシリコン酸化膜を堆積した直後に、ＮＨ ３ 雰囲気中でアニールし、さらにウェット酸化する
ことを特徴とする不揮発性半導体記憶装置の製造方法。 - 前記第３及び第６工程において、前記第１及び第２の多結晶シリコン膜にリンをドーピングすることを特徴とする請求項１３記載の不揮発性半導体記憶装置の製造方法。
- 半導体基板上にトンネル絶縁膜を介して形成された浮遊ゲートと該浮遊ゲート上に層間絶縁膜を介して形成された制御ゲートとを有する複数のメモリセルと、半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する複数の電界効果トランジスタとを備えた不揮発性半導体記憶装置の製造方法であって、
半導体基板に浅溝分離領域を形成する第１工程と、
熱酸化法により、上記メモリセルの形成領域の半導体基板表面にトンネル絶縁膜を形成する第２工程と、
上記浮遊ゲートとなる第１の多結晶シリコン膜を堆積した後、上記電界効果トランジスタの形成領域の上記第１の多結晶シリコン膜を除去する第３工程と、
熱酸化法により、上記電界効果トランジスタの形成領域の半導体基板表面に上記ゲート絶縁膜の第１部分となる第１のシリコン酸化膜を形成する第４工程と、
上記層間絶縁膜及び上記ゲート絶縁膜の第２部分となる第２のシリコン酸化膜を堆積する第５工程と、
上記制御ゲート及び上記ゲート電極となる第２の多結晶シリコン膜を堆積する第６工程と、を有し、
前記第５工程において、前記第２のシリコン酸化膜を堆積した直後に、ＮＨ ３ 雰囲気中でアニールし、さらにウェット酸化する
ことを特徴とする不揮発性半導体記憶装置の製造方法。 - 前記第３及び第６工程において、前記第１及び第２の多結晶シリコン膜にリンをドーピングすることを特徴とする請求項１５記載の不揮発性半導体記憶装置の製造方法。
- 半導体基板上にトンネル絶縁膜を介して形成された浮遊ゲートと該浮遊ゲート上に層間絶縁膜を介して形成された制御ゲートとを有する複数のメモリセルと、半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する複数の電界効果トランジスタとを備えた不揮発性半導体記憶装置の製造方法であって、
半導体基板に浅溝分離領域を形成する第１工程と、
上記ゲート絶縁膜の第１部分となる第１のシリコン酸化膜を堆積した後、上記メモリセルの形成領域の上記第１のシリコン酸化膜を除去する第２工程と、
熱酸化法により、上記メモリセルの形成領域の半導体基板表面にトンネル絶縁膜を、上記電界効果トランジスタの形成領域の半導体基板と上記第１のシリコン酸化膜の間に上記ゲート絶縁膜の第２部分となる第２のシリコン酸化膜を、それぞれ形成する第３工程と、
上記浮遊ゲート及び上記ゲート電極となる第１の多結晶シリコン膜を堆積する第４工程と、
上記層間絶縁膜となる第３のシリコン酸化膜を堆積する第５工程と、
上記制御ゲートとなる第２の多結晶シリコン膜を堆積する第６工程と、を有し、
前記第２及び第５工程において、前記第１及び第３のシリコン酸化膜を堆積した直後に、ＮＨ ３ 雰囲気中でアニールし、さらにウェット酸化する
ことを特徴とする不揮発性半導体記憶装置の製造方法。 - 前記第４及び第６工程において、前記第１及び第２の多結晶シリコン膜にリンをドーピングすることを特徴とする請求項１７記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000161126A JP4078014B2 (ja) | 2000-05-26 | 2000-05-26 | 不揮発性半導体記憶装置及びその製造方法 |
| TW090105339A TWI273697B (en) | 2000-05-26 | 2001-03-07 | Nonvolatile semiconductor memory device and process for producing the same |
| KR1020010013228A KR100742308B1 (ko) | 2000-05-26 | 2001-03-14 | 불휘발성 반도체기억장치 및 상기 제조방법 |
| US09/811,444 US6759706B2 (en) | 2000-05-26 | 2001-03-20 | Nonvolatile semiconductor memory device with improved gate oxide film arrangements |
| US10/684,379 US7132330B2 (en) | 2000-05-26 | 2003-10-15 | Nonvolatile semiconductor memory device with improved gate oxide film arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000161126A JP4078014B2 (ja) | 2000-05-26 | 2000-05-26 | 不揮発性半導体記憶装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001338996A JP2001338996A (ja) | 2001-12-07 |
| JP2001338996A5 JP2001338996A5 (ja) | 2006-03-16 |
| JP4078014B2 true JP4078014B2 (ja) | 2008-04-23 |
Family
ID=18665199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000161126A Expired - Fee Related JP4078014B2 (ja) | 2000-05-26 | 2000-05-26 | 不揮発性半導体記憶装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6759706B2 (ja) |
| JP (1) | JP4078014B2 (ja) |
| KR (1) | KR100742308B1 (ja) |
| TW (1) | TWI273697B (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6901006B1 (en) * | 1999-07-14 | 2005-05-31 | Hitachi, Ltd. | Semiconductor integrated circuit device including first, second and third gates |
| KR100375220B1 (ko) * | 2000-10-12 | 2003-03-07 | 삼성전자주식회사 | 플래시 메모리 장치 형성방법 |
| DE10131237B8 (de) * | 2001-06-28 | 2006-08-10 | Infineon Technologies Ag | Feldeffekttransistor und Verfahren zu seiner Herstellung |
| WO2003049188A1 (fr) * | 2001-11-30 | 2003-06-12 | Renesas Technology Corp. | Dispositif de circuit integre semi-conducteur et procede de fabrication correspondant |
| JP2003168749A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| KR100400255B1 (ko) * | 2001-12-20 | 2003-10-01 | 주식회사 하이닉스반도체 | 복합 반도체 소자의 게이트 형성 방법법 |
| US6841446B2 (en) * | 2002-01-09 | 2005-01-11 | Macronix International Co., Ltd. | Fabrication method for a flash memory device |
| CN1302539C (zh) * | 2002-01-24 | 2007-02-28 | 旺宏电子股份有限公司 | 闪存的制造方法 |
| US6828183B1 (en) * | 2002-04-11 | 2004-12-07 | Taiwan Semiconductor Manufacturing Company | Process for high voltage oxide and select gate poly for split-gate flash memory |
| US7189606B2 (en) * | 2002-06-05 | 2007-03-13 | Micron Technology, Inc. | Method of forming fully-depleted (FD) SOI MOSFET access transistor |
| US7241662B2 (en) * | 2002-06-24 | 2007-07-10 | Micron Technology, Inc. | Reduction of field edge thinning in peripheral devices |
| KR100873813B1 (ko) * | 2002-06-29 | 2008-12-11 | 매그나칩 반도체 유한회사 | 로직부가 격리되는 고전압 트랜지스터 |
| CN1695204A (zh) * | 2002-10-22 | 2005-11-09 | 泰拉半导体株式会社 | 闪速电可擦除只读存储器单元以及包含该单元的存储器阵列结构 |
| US20040129986A1 (en) * | 2002-11-28 | 2004-07-08 | Renesas Technology Corp. | Nonvolatile semiconductor memory device and manufacturing method thereof |
| KR100504691B1 (ko) * | 2003-01-10 | 2005-08-03 | 삼성전자주식회사 | 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법 |
| US7648881B2 (en) * | 2003-01-10 | 2010-01-19 | Samsung Electronics Co., Ltd. | Non-volatile memory devices with charge storage insulators and methods of fabricating such devices |
| KR100518577B1 (ko) * | 2003-05-26 | 2005-10-04 | 삼성전자주식회사 | 원 타임 프로그래머블 메모리 소자 및 이를 포함하는반도체 집적회로와 그 제조방법 |
| KR100557995B1 (ko) | 2003-07-30 | 2006-03-06 | 삼성전자주식회사 | 부유트랩형 비휘발성 메모리 셀을 갖는 반도체 장치 및그의 제조방법 |
| WO2005024381A2 (en) * | 2003-09-05 | 2005-03-17 | Griffin Analytical Technologies, Inc. | Analysis methods, analysis device waveform generation methods, analysis devices, and articles of manufacture |
| US7037786B2 (en) * | 2003-11-18 | 2006-05-02 | Atmel Corporation | Method of forming a low voltage gate oxide layer and tunnel oxide layer in an EEPROM cell |
| KR100505714B1 (ko) * | 2003-11-26 | 2005-08-03 | 삼성전자주식회사 | 스플릿 게이트형 플래쉬 메모리 장치의 제조 방법 |
| KR100998968B1 (ko) | 2003-12-05 | 2010-12-09 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자의 제조 방법 |
| KR100691943B1 (ko) * | 2003-12-11 | 2007-03-09 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US20050189608A1 (en) * | 2004-02-26 | 2005-09-01 | Erh-Kun Lai | [shallow trench isolation and method of forming the same] |
| KR100538884B1 (ko) * | 2004-03-30 | 2005-12-23 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
| CA2570806A1 (en) * | 2004-06-15 | 2006-01-05 | Griffin Analytical Technologies, Inc. | Analytical instruments, assemblies, and methods |
| KR100626378B1 (ko) * | 2004-06-25 | 2006-09-20 | 삼성전자주식회사 | 반도체 장치의 배선 구조체 및 그 형성 방법 |
| US7227201B2 (en) * | 2004-08-27 | 2007-06-05 | Texas Instruments Incorporated | CMOS device having different amounts of nitrogen in the NMOS gate dielectric layers and PMOS gate dielectric layers |
| JP4551795B2 (ja) * | 2005-03-15 | 2010-09-29 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| WO2006116564A2 (en) | 2005-04-25 | 2006-11-02 | Griffin Analytical Technologies, L.L.C. | Analytical instrumentation, appartuses, and methods |
| JP2006319294A (ja) * | 2005-05-11 | 2006-11-24 | Hynix Semiconductor Inc | 半導体素子の高電圧用ゲート酸化膜形成方法及び半導体素子の高電圧用トランジスタ |
| KR100632655B1 (ko) * | 2005-05-11 | 2006-10-12 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자 및 이의 제조방법 |
| KR100655435B1 (ko) * | 2005-08-04 | 2006-12-08 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| TWI277180B (en) * | 2005-12-14 | 2007-03-21 | Fujitsu Ltd | Semiconductor device and the manufacturing method thereof |
| JP5013050B2 (ja) * | 2006-06-14 | 2012-08-29 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7518912B2 (en) * | 2006-08-25 | 2009-04-14 | Powerchip Semiconductor Corp. | Multi-level non-volatile memory |
| KR100812237B1 (ko) * | 2006-08-25 | 2008-03-10 | 삼성전자주식회사 | 임베디드 플래시 메모리 장치의 제조 방법 |
| US7556999B2 (en) * | 2006-09-12 | 2009-07-07 | Macronix International Co., Ltd. | Method for fabricating non-volatile memory |
| US7992424B1 (en) | 2006-09-14 | 2011-08-09 | Griffin Analytical Technologies, L.L.C. | Analytical instrumentation and sample analysis methods |
| KR100822806B1 (ko) * | 2006-10-20 | 2008-04-18 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
| US7955960B2 (en) * | 2007-03-22 | 2011-06-07 | Hynix Semiconductor Inc. | Nonvolatile memory device and method of fabricating the same |
| US7439134B1 (en) * | 2007-04-20 | 2008-10-21 | Freescale Semiconductor, Inc. | Method for process integration of non-volatile memory cell transistors with transistors of another type |
| JP5052580B2 (ja) * | 2009-09-30 | 2012-10-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP5778900B2 (ja) * | 2010-08-20 | 2015-09-16 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP5951213B2 (ja) * | 2011-10-11 | 2016-07-13 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法及び半導体装置 |
| CN103137455B (zh) * | 2011-11-29 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 拥有低压逻辑器件和高压器件的芯片制造方法 |
| US9245898B2 (en) * | 2014-06-30 | 2016-01-26 | Sandisk Technologies Inc. | NAND flash memory integrated circuits and processes with controlled gate height |
| CN106129059A (zh) * | 2016-07-27 | 2016-11-16 | 深圳市航顺芯片技术研发有限公司 | 一种基于cmos深亚微米工艺的eeprom结构 |
| US10608090B2 (en) * | 2017-10-04 | 2020-03-31 | Silicon Storage Technology, Inc. | Method of manufacturing a split-gate flash memory cell with erase gate |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6433935A (en) * | 1987-07-29 | 1989-02-03 | Seiko Instr & Electronics | Formation of silicon oxide film |
| EP0597124B1 (en) * | 1992-05-29 | 1998-12-09 | Citizen Watch Co. Ltd. | Method of fabricating a semiconductor nonvolatile storage device |
| JPH07283322A (ja) * | 1994-04-12 | 1995-10-27 | Toshiba Corp | 複合型半導体素子及びその製造方法 |
| EP0751560B1 (en) * | 1995-06-30 | 2002-11-27 | STMicroelectronics S.r.l. | Process for forming an integrated circuit comprising non-volatile memory cells and side transistors of at least two different types, and corresponding IC |
| JP4149013B2 (ja) | 1996-12-26 | 2008-09-10 | 株式会社ルネサステクノロジ | 半導体装置 |
| JPH10313106A (ja) * | 1997-05-14 | 1998-11-24 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US6327182B1 (en) * | 1998-06-22 | 2001-12-04 | Motorola Inc. | Semiconductor device and a method of operation the same |
| JP3314807B2 (ja) * | 1998-11-26 | 2002-08-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| EP1005079B1 (en) * | 1998-11-26 | 2012-12-26 | STMicroelectronics Srl | Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry |
| US6259133B1 (en) * | 1999-02-11 | 2001-07-10 | Advanced Micro Devices, Inc. | Method for forming an integrated circuit memory cell and product thereof |
| US6143608A (en) * | 1999-03-31 | 2000-11-07 | Advanced Micro Devices, Inc. | Barrier layer decreases nitrogen contamination of peripheral gate regions during tunnel oxide nitridation |
| EP1104022A1 (en) * | 1999-11-29 | 2001-05-30 | STMicroelectronics S.r.l. | Process for the fabrication of an integrated circuit comprising low and high voltage MOS transistors and EPROM cells |
| US6396108B1 (en) * | 2000-11-13 | 2002-05-28 | Advanced Micro Devices, Inc. | Self-aligned double gate silicon-on-insulator (SOI) device |
-
2000
- 2000-05-26 JP JP2000161126A patent/JP4078014B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-07 TW TW090105339A patent/TWI273697B/zh not_active IP Right Cessation
- 2001-03-14 KR KR1020010013228A patent/KR100742308B1/ko not_active IP Right Cessation
- 2001-03-20 US US09/811,444 patent/US6759706B2/en not_active Expired - Fee Related
-
2003
- 2003-10-15 US US10/684,379 patent/US7132330B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040169250A1 (en) | 2004-09-02 |
| KR100742308B1 (ko) | 2007-07-25 |
| TWI273697B (en) | 2007-02-11 |
| KR20010107537A (ko) | 2001-12-07 |
| US20010045590A1 (en) | 2001-11-29 |
| US6759706B2 (en) | 2004-07-06 |
| US7132330B2 (en) | 2006-11-07 |
| JP2001338996A (ja) | 2001-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4078014B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US6646313B2 (en) | Semiconductor integrated circuit device and having deposited layer for gate insulation | |
| US6570215B2 (en) | Nonvolatile memories with floating gate spacers, and methods of fabrication | |
| US6818943B2 (en) | Semiconductor device having a shield plate for applying electric potential to the semiconductor substrate | |
| US20050285219A1 (en) | Nonvolatile semiconductor memory and method of fabricating the same | |
| US5532181A (en) | Method of manufacturing semiconductor non-volatile memory device having different gate insulating thicknesses | |
| JP4027446B2 (ja) | 不揮発性メモリ製造方法 | |
| US7602007B2 (en) | Semiconductor device having controllable transistor threshold voltage | |
| US8325516B2 (en) | Semiconductor device with split gate memory cell and fabrication method thereof | |
| US6787419B2 (en) | Method of forming an embedded memory including forming three silicon or polysilicon layers | |
| US5663084A (en) | Method for manufacturing nonvolatile semiconductor memory device | |
| JP3389112B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US7141473B2 (en) | Self-aligned 1 bit local SONOS memory cell and method of fabricating the same | |
| US5891775A (en) | Method of making nonvolatile semiconductor device having sidewall split gate for compensating for over-erasing operation | |
| US7183158B2 (en) | Method of fabricating a non-volatile memory | |
| JP2002026156A (ja) | 半導体装置およびその製造方法 | |
| US6399443B1 (en) | Method for manufacturing dual voltage flash integrated circuit | |
| US7038304B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| JP2003023117A (ja) | 半導体集積回路装置の製造方法 | |
| TW569402B (en) | Method of forming an embedded memory | |
| KR100610000B1 (ko) | 이이피롬 소자의 제조방법 | |
| US7144774B1 (en) | Method of fabricating non-volatile memory | |
| JPH07122662A (ja) | 半導体集積回路 | |
| KR20050050873A (ko) | 플래쉬 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040326 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060127 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |