CN106129059A - 一种基于cmos深亚微米工艺的eeprom结构 - Google Patents

一种基于cmos深亚微米工艺的eeprom结构 Download PDF

Info

Publication number
CN106129059A
CN106129059A CN201610596611.6A CN201610596611A CN106129059A CN 106129059 A CN106129059 A CN 106129059A CN 201610596611 A CN201610596611 A CN 201610596611A CN 106129059 A CN106129059 A CN 106129059A
Authority
CN
China
Prior art keywords
metal
layer
eeprom
polysilicon
cmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610596611.6A
Other languages
English (en)
Inventor
刘吉平
唐伟
张怀东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Hang Shun Chip Technology Development Co Ltd
Original Assignee
Shenzhen Hang Shun Chip Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Hang Shun Chip Technology Development Co Ltd filed Critical Shenzhen Hang Shun Chip Technology Development Co Ltd
Priority to CN201610596611.6A priority Critical patent/CN106129059A/zh
Publication of CN106129059A publication Critical patent/CN106129059A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明为一种基于CMOS深亚微米工艺的EEPROM结构，包括：控制栅，浮栅，氧化层，其特征在于，CMOS深亚微米工艺低压逻辑部分的栅和金属布线结构包括一层多晶硅和四层金属；所述EEPROM结构存储器部分栅和金属布线结构包括二层多晶硅和三层金属；其中，CMOS深亚微米工艺中低压MOS管栅与EEPROM结构中的浮栅使用同一层多晶硅；第一层金属走线与EEPROM结构中的控制栅使用同一层金属，即第一层金属走线当做EEPROM结构中的控制栅使用。本发明解决了目前芯片制作工艺过于复杂、芯片加工费昂贵，而且前期需要制作的掩膜版比较多，投入大的问题。本发明芯片能够有效的简化制作工艺，减少前期制作所需的掩膜版数量，从而提高芯片制作效率，降低芯片加工费用。

Description

一种基于CMOS深亚微米工艺的EEPROM结构
技术领域
本发明涉及半导体制造领域，特别是涉及一种基于CMOS深亚微米工艺的EEPROM结构。
背景技术
本发明的目的在于，提供一种基于CMOS深亚微米工艺的EEPROM结构，能够有效的简化制作工艺，减少前期制作所需的掩膜版数量，从而提高芯片制作效率，降低芯片加工费用。
为了解决现有技术存在的不足，本发明提供了一种基于CMOS深亚微米工艺的EEPROM结构，如图2所示，其结构包括：控制栅，浮栅栏，氧化层，其特征在于，以CMOS深亚微米工艺中低压MOS管栅替代EEPROM结构中的浮栅，因为，CMOS深亚微米工艺中，低压管的栅氧化层质量比较高又比较薄，已经具备EEPROM中的隧道氧化层要求，为低压MOS管栅与EEPROM结构中的浮栅使用同一层多晶硅提供了可能性。
具体地，对CMOS深亚微米工艺和EEPROM结构的栅和金属布线进行细化分析，如图3所示，CMOS深亚微米工艺的低压逻辑部分分为一层多晶硅和四层金属，从下往上，依次包括：低压MOS管栅（多晶硅），第一层金属，第二层金属，第三层金属，第四层金属。EEPROM结构的存储器部分分为二层多晶硅和三层金属，从下往上，依次包括：EEPROM浮栅（多晶硅），EEPROM控制栅（多晶硅），第一层金属，第二层金属，第三层金属。
具体地，CMOS深亚微米工艺中，接触孔和金属间的通孔都额外以填充金属的方式实现，工艺在布金属走线时走线时都做平坦化处理，这为第二层金属在布线时代替第一层金属而不会过多额外占用芯片面积提供了可能性，CMOS深亚微米工艺的低压逻辑部分的金属层一般多于4层，而EEPROM结构的存储器部分金属一般为三层。因此，可以保持CMOS深亚微米工艺的低压逻辑部分金属布线层数不变，把EEPROM结构的存储器部分金属层增加一层，从三层增加为四层，然后把EEPROM结构的存储器部分第一层金属当做浮栅来使用。
具体地，CMOS深亚微米工艺的低压逻辑部分电压比较低，为1.2V~1.8V，第一层金属一般仅供逻辑单元内部走线使用，因此，第一层金属与多晶硅栅耦合电容不会太大，可以减小第一层金属层与多晶硅栅之间的介质层，以满足第一层金属走线当做EEPROM结构中的控制栅使用。
发明内容
图1为现有技术EEPROM结构示意图；
图2为本发明实施例基于CMOS深亚微米工艺的EEPROM结构；
图3为现有技术CMOS深亚微米工艺的低压逻辑部分与EEPROM结构的存储器部分栅和金属布线示意图；
图 4为本发明实施例基于CMOS深亚微米工艺的EEPROM结构的存储器部分栅和金属布线示意图。
具体实施方式
下面将结合示意图对本发明实施例基于CMOS深亚微米工艺的EEPROM结构进行更详细的描述，根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种基于CMOS深亚微米工艺的EEPROM结构，以CMOS深亚微米工艺中低压MOS管栅替代EEPROM结构中的浮栅，能够有效的简化制作工艺，减少前期制作所需的掩膜版数量，从而提高芯片制作效率，降低芯片加工费用。
根据上述核心思想，下面结合图1和图3，对本发明基于CMOS深亚微米工艺的EEPROM结构具体进行分析。
图3为现有技术的栅和金属布线示意图 ，CMOS深亚微米工艺的低压逻辑部分分为一层多晶硅和四层金属，EEPROM结构的存储器部分分为二层多晶硅和三层金属，第一层金属与低压MOS管多晶硅栅介质层都比较厚。而CMOS深亚微米工艺的低压逻辑部分电压比较低，为1.2V~1.8V，第一层金属一般仅供逻辑单元内部走线使用，因此，第一层金属与多晶硅栅耦合电容不会太大，可以减小第一层金属层与多晶硅栅之间的介质层，以满足第一层金属走线当做EEPROM结构中的控制栅使用。
图4为本发明实施例基于CMOS深亚微米工艺的EEPROM结构中的栅和金属布线示意图，减小本发明实施例中第一层金属与低压EEPROM管浮栅介质层（即MOS管多晶硅栅），本发明实施例的存储器部分第一层金属用作EEPROM存储管的控制栅，接触孔与第一层金属和第二层金属之间的通孔重叠后，第二层金属代替现有技术EEPROM结构中的第一层金属，类似，第三层金属代替现有技术中的第二层金属，第四层金属代替现有技术中的第三层金属。
综上所述，本发明提供的基于CMOS深亚微米工艺的EEPROM结构符合发明的核心思想，通过CMOS深亚微米工艺中低压MOS管栅与EEPROM结构中的浮栅使用同一层多晶硅；第一层金属走线当做EEPROM结构中的控制栅使用，极大程度的简化了制造工艺，降低了芯片的加工费用。

Claims (7)

1.一种基于CMOS深亚微米工艺的EEPROM结构，包括：控制栅，浮栅，氧化层，其特征在于，CMOS深亚微米工艺低压逻辑部分的栅和金属布线结构包括一层多晶硅和四层金属；所述EEPROM结构存储器部分栅和金属布线结构包括二层多晶硅和三层金属；其中，CMOS深亚微米工艺中低压MOS管栅与EEPROM结构中的浮栅使用同一层多晶硅；第一层金属走线与EEPROM结构中的控制栅使用同一层金属，即第一层金属走线当做EEPROM结构中的控制栅使用。
2.根据权利要求1所述的基于CMOS深亚微米工艺的EEPROM结构，其特征在于，以CMOS深亚微米工艺中的低压MOS管栅替代EEPROM结构中的浮栅，第一层金属走线当做EEPROM结构中的控制栅使用。
3.根据权利要求1所述CMOS深亚微米工艺低压逻辑部分的栅和金属布线结构，其特征在于，所述一层多晶硅和四层金属，从下往上，依次包括：低压MOS管栅（多晶硅），第一层金属，第二层金属，第三层金属，第四层金属。
4.根据权利要求1所述EEPROM结构存储器部分栅和金属布线结构，其特征在于，包括二层多晶硅和三层金属，从下往上，依次包括：EEPROM浮栅（多晶硅），EEPROM控制栅（多晶硅），第一层金属，第二层金属，第三层金属。
5.根据权利要求1所述的基于CMOS深亚微米工艺的EEPROM结构，其特征在于，CMOS深亚微米工艺中，接触孔和金属间的通孔都额外以填充金属的方式实现，工艺在布金属走线时都做了平坦化处理。
6.根据权利要求1所述的基于CMOS深亚微米工艺的EEPROM结构，其特征在于，把EEPROM结构的存储器部分金属层增加一层，从三层增加为四层，把EEPROM结构的存储器部分第一层金属当做浮栅来使用。
7.根据权利要求1所述的基于CMOS深亚微米工艺的EEPROM结构，其特征在于，减小第一层金属层与多晶硅栅之间的介质层。
CN201610596611.6A 2016-07-27 2016-07-27 一种基于cmos深亚微米工艺的eeprom结构 Pending CN106129059A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610596611.6A CN106129059A (zh) 2016-07-27 2016-07-27 一种基于cmos深亚微米工艺的eeprom结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610596611.6A CN106129059A (zh) 2016-07-27 2016-07-27 一种基于cmos深亚微米工艺的eeprom结构

Publications (1)

Publication Number Publication Date
CN106129059A true CN106129059A (zh) 2016-11-16

Family

ID=57289781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610596611.6A Pending CN106129059A (zh) 2016-07-27 2016-07-27 一种基于cmos深亚微米工艺的eeprom结构

Country Status (1)

Country Link
CN (1) CN106129059A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169250A1 (en) * 2000-05-26 2004-09-02 Takashi Kobayashi Nonvolatile semiconductor memory device with improved gate oxide film arrangement
CN101236930A (zh) * 2007-01-31 2008-08-06 三洋电机株式会社 半导体装置的制造方法
CN101315935A (zh) * 2007-05-30 2008-12-03 北京芯技佳易微电子科技有限公司 一种非易失性存储器及其设计方法
US20090020800A1 (en) * 2007-07-18 2009-01-22 Georg Tempel Semiconductor Device and Method of Making Same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169250A1 (en) * 2000-05-26 2004-09-02 Takashi Kobayashi Nonvolatile semiconductor memory device with improved gate oxide film arrangement
CN101236930A (zh) * 2007-01-31 2008-08-06 三洋电机株式会社 半导体装置的制造方法
CN101315935A (zh) * 2007-05-30 2008-12-03 北京芯技佳易微电子科技有限公司 一种非易失性存储器及其设计方法
US20090020800A1 (en) * 2007-07-18 2009-01-22 Georg Tempel Semiconductor Device and Method of Making Same

Similar Documents

Publication Publication Date Title
US9087838B2 (en) Structure and method for a high-K transformer with capacitive coupling
TWI584448B (zh) 晶片與其形成方法
US20100308905A1 (en) Semiconductor integrated circuit and method of designing semiconductor integrated circuit
CN103955582B (zh) 基于单元库的集成电路设计方法及其结构
CN102956563A (zh) 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法
CN104716098A (zh) 闪存的制作方法
US6657910B2 (en) Semiconductor device having internal power terminals including a positive power terminal and a negative power terminal
CN105097776A (zh) 绝缘体上硅器件及其金属间介质层结构和制造方法
CN103811307B (zh) 半导体器件及其形成方法
CN111725201B (zh) Scr静电保护结构及其形成方法
US7910978B2 (en) Process for manufacturing a memory device integrated on a semiconductor substrate and comprising nanocrystal memory cells and CMOS transistors
CN106129059A (zh) 一种基于cmos深亚微米工艺的eeprom结构
US20210167095A1 (en) Semiconductor device
CN104882419B (zh) 芯片封装
CN104347661A (zh) 形成cmos图像传感器像素间隔离沟槽的方法
CN114758955A (zh) 一种闪存结构及其制作方法
CN106298736A (zh) 半导体集成电路螺旋电感
KR20210136824A (ko) 셀 에칭 재퇴적물의 비파괴 검사를 위한 방법
US8921219B2 (en) Process for fabricating a transistor comprising nanocrystals
CN205752106U (zh) 铝栅cmos双层金属布线的版图结构
CN107564931A (zh) 一种基于共源电阻技术的磁性随机存取存储器及其共源结构制造工艺
DE102011007747A1 (de) Ladungsfallenspeicher mit begrenzter Ladungsdiffusion
CN111244156B (zh) 一种调节jfet夹断电压的结构及制作方法
CN106033481B (zh) 集成电路的绕线方法与相关集成电路
CN108054168B (zh) 闪存单元结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161116

RJ01 Rejection of invention patent application after publication