KR100356817B1 - 반도체장치의 콘택 형성방법 - Google Patents

반도체장치의 콘택 형성방법 Download PDF

Info

Publication number
KR100356817B1
KR100356817B1 KR1020000067404A KR20000067404A KR100356817B1 KR 100356817 B1 KR100356817 B1 KR 100356817B1 KR 1020000067404 A KR1020000067404 A KR 1020000067404A KR 20000067404 A KR20000067404 A KR 20000067404A KR 100356817 B1 KR100356817 B1 KR 100356817B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
forming
silicide
contact
Prior art date
Application number
KR1020000067404A
Other languages
English (en)
Other versions
KR20020037482A (ko
Inventor
김준현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000067404A priority Critical patent/KR100356817B1/ko
Publication of KR20020037482A publication Critical patent/KR20020037482A/ko
Application granted granted Critical
Publication of KR100356817B1 publication Critical patent/KR100356817B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation

Abstract

본 발명은 반도체장치의 콘택 형성방법에 관한 것으로서, 특히, 고진공상태에서 실리사이드 형성용 금속층을 형성한 후 연속적으로 금속층상 실리콘층을 형성한 다음 불순물 이온주입 후 열처리를 실시하여 실리사이드층을 형성하므로 금속층상에 자연산화막이 형성되는 것을 방지하고 별도의 세정공정을 배제하여 현저하게 낮은 접촉저항을 구현하도록 한 반도체장치의 실리사이드 콘택 형성방법에 관한 것이다. 본 발명에 따른 반도체장치의 콘택 형성방법은 반도체 기판 상에 제 1 금속층을 형성하는 제 1 단계와, 상기 제 1 금속층상에 반도체층을 형성하는 제 2 단계와, 상기 반도체층에 불순물 이온주입을 실시하는 제 3 단계와, 상기 기판에 열처리를 실시하여 상기 반도체층과 상기 제 1 금속층이 반응한 실리사이드층을 형성하는 제 4 단계를 포함하여 이루어진다. 바람직하게는, 상기 제 1 금속층은 Ti로 형성하며 상기 불순물 이온주입은 As, BF2이온중 어느 하나를 선택적으로 사용하며, 상기 반도체 기판은 불순물 확산영역이 형성되고 상기 불순물 확산영역은 상기 제 1 금속층과 직접 접촉하도록 형성하고, 상기 제 4 단계 이후, 상기 실리사이드층상에 제 2 금속층을 형성하는 단계를 더 포함하여 이루어진다.

Description

반도체장치의 콘택 형성방법{Method of forming contacts in semiconductor devices}
본 발명은 반도체장치의 콘택 형성방법에 관한 것으로서, 특히, 고진공상태에서 실리사이드 형성용 금속층을 형성한 후 연속적으로 금속층상 실리콘층을 형성한 다음 불순물 이온주입 후 열처리를 실시하여 실리사이드층을 형성하므로 금속층상에 자연산화막이 형성되는 것을 방지하고 별도의 세정공정을 배제하여 현저하게 낮은 접촉저항을 구현하도록 한 반도체장치의 실리사이드 콘택 형성방법에 관한 것이다.
반도체장치가 고집적화됨에 따라 소오스 및 드레인영역으로 이용되는 불순물영역과 게이트의 폭이 감소되고 있다. 이에 따라, 반도체장치는 불순물영역의 접촉 저항 및 게이트의 쉬트 저항이 증가하여 동작 속도가 저하되는 문제점이 발생되었다.
그러므로, 반도체장치 내의 소자들의 배선을 알루미늄 합금 및 텅스텐 등의 저저항 물질로 형성하고, 콘택부위의 불순물영역의 표면에도 실리사이드층을 형성하여 접촉 저항을 감소시킨다.
실리사이드 형성방법은 크게 두 가지로 나눌 수 있다.
첫째, 실리콘층 위에 금속층을 증착한 후 이를 열처리하여 금속과 실리콘의 반응으로 실리사이드를 형성한다. 그러나, 이때 형성되는 금속-실리콘의 실리사이드는 두껍고 균일한 두께를 갖는 실리사이드층의 형성이 곤란하다.
일반적으로 순수한 금속과 실리콘의 반응은 매우 격렬하게 일어나 실리사이드와 실리콘의 계면 모폴로지가 거칠게(rough)되어 이후 게이트전극을 형성하는 공정에서 정확히 패터닝하기 곤란하게 된다. 이에 대하여 [J.S. Byun et al. J. Electrochem. Soc., vol.144,3175(1997)]에 자세히 설명되어 있다.
둘째, 열공정 대신 도전성을 갖는 도핑된 폴리실리콘층 위에 직접 실리사이드 물질을 증착하는 방법이 있다. 일반적으로, 스퍼터링방법으로 도핑된 실리콘층위에 실리사이드 콤포짙 타겟(silicide composite target)을 이용하여 실리사이드층을 직접 형성한다. 그러나, 이러한 방법은 실리사이드 형성시 파티클(particle)을 발생시킨다. 즉, 금속과 실리콘의 두가지 구성요소로 이루어진 콤포짙 타겟에서 각각의 요소의 스퍼터링비(sputtering rate)가 상이하므로 이로 인해 균일한 조성의 실리사이드 증착이 곤란하고 파티클이 발생하게 된다.
반도체장치의 콘택은 상기와 같은 실리사이드 형성방법외에도 콘택부위의 기판상에 직접 Ti 등으로 제 1 금속층을 형성한 후 Al 등으로 배선용 제 2 금속층을 형성할수 있다.
이 경우, 실리콘으로 이루어진 기판과 접촉하는 제 1 금속층의 표면은 공기와 접촉하여 자연산화막을 형성하게 되어 콘택 저항을 증가시키므로 이를 제거하기 위한 별도의 세정공정이 필요하다.
그러나, 이와 같은 방법은 공정시간이 길어지게 되고 실리콘과 제 1 금속층이 갖는 고유저항 때문에 고집적소자에서 요구되는 일정한 크기의 접촉저항 아래로는 구현하기 곤란하다. 즉, 실리콘과 금속 접촉시 전류에 대한 저항이 증가하여 소자의 소스 등의 불순물 확산영역의 접촉부위가 열화된다.
도 1a 내지 도 1b는 종래 기술에 따른 반도체장치의 콘택 형성방법을 도시한 공정단면도이다.
도 1a를 참조하면, 반도체기판인 실리콘기판(10)의 소정 부분에 LOCOS(Local Oxidation of Silicon) 방법 등의 소자격리방법에 의해 필드산화막(11)을 형성하여 소자의 활성영역과 소자격리영역을 형성한다.
그리고 반도체기판(10)상에 게이트절연막, 게이트전극 및 소정의 도전형의 불순물 확산영역(12)을 형성한다.
그리고, 불순물 확산영역(12)을 포함하는 기판(10)의 전면에 소정 두께의 산화막을 화학기상증착으로 증착하여 층간절연층(13)을 형성한 후, 포토리쏘그래피로 층간절연층(13)의 소정 부위를 제거하여 불순물 확산영역(12)의 표면을 노출시키는 콘택홀을 형성한다.
도 1b를 참조하면, 노출된 불순물 확산영역(12)을 포함하는 층간절연층(13)상에 콘택용 제 1 금속층(14)을 스퍼터링 등의 방법으로 형성한다. 이때, 제 1 금속층(14)은 초고진공 멀티챔버 시스템(ultra high vacuum multi-chamber system)을 이용하여 Ti를 약 100Å 두께로 증착한다.
그리고, 제 1 금속층상에 주배선 형성용 제 2 금속층(15)을 형성한다. 이때, 제 2 금속층(15)은 알루미늄 등을 약 4000Å의 두께로 스퍼터링 등의 방법으로 형성한다.
이후, 도시되지는 않았지만, 기판상에 열처리를 실시하여 제 1 금속층(14)과 불순물 확산영역(12) 접촉부위에 실리사이드층을 형성할 수 있다.
그리고, 소정의 패턴을 갖도록 제 2 금속층(15)과 제 1 금속층(14) 및 실리사이드층을 포토리쏘그래피로 패터닝하여 배선을 형성한다.
상술한 바와 같이 종래 기술에 따른 반도체장치의 콘택형성방법은 제 1 금속층 상에 자연산화막이 형성되고 실리사이드 형성을 위한 열처리시 스트레스, 스파이크, 산소오염 등으로 인하여 콘택저항을 감소시키기 곤란하며, 자연산화막을 제거하기 위하여 별도의 세정공정을 추가하게 되면 공정시간 및 비용면에서 불리하고, 또한, 세정공정으로 자연산화막을 제거하여도 금속막과 실리콘의 고유저항 때문에 콘택저항을 감소시키기 곤란한 문제점이 있다.
따라서, 본 발명의 목적은 고진공상태에서 실리사이드 형성용 금속층을 형성한 후 연속적으로 금속층상 실리콘층을 형성한 다음 불순물 이온주입 후 열처리를 실시하여 실리사이드층을 형성하므로 금속층상에 자연산화막이 형성되는 것을 방지하고별도의 세정공정을 배제하여 현저하게 낮은 접촉저항을 구현하도록 한 반도체장치의 실리사이드 콘택 형성방법을 제공하는데 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치의 콘택 형성방법은 반도체 기판 상에 제 1 금속층을 형성하는 제 1 단계와, 상기 제 1 금속층상에 반도체층을 형성하는 제 2 단계와, 상기 반도체층에 불순물 이온주입을 실시하는 제 3 단계와, 상기 기판에 열처리를 실시하여 상기 반도체층과 상기 제 1 금속층이 반응한 실리사이드층을 형성하는 제 4 단계를 포함하여 이루어진다. 바람직하게는, 상기 제 1 금속층은 Ti로 형성하며 상기 불순물 이온주입은 As, BF2이온중 어느 하나를 선택적으로 사용하며, 상기 반도체 기판은 불순물 확산영역이 형성되고 상기 불순물 확산영역은 상기 제 1 금속층과 직접 접촉하도록 형성하고, 상기 제 4 단계 이후, 상기 실리사이드층상에 제 2 금속층을 형성하는 단계를 더 포함하여 이루어진다.
도 1a 내지 도 1b는 종래 기술에 따른 반도체장치의 콘택 형성방법을 도시한 공정단면도
도 2a 내지 도 2f는 본 발명에 따른 반도체장치의 콘택 형성방법을 도시한 공정단면도
본 발명은 콘택부위의 실리콘과 접촉하는 제 1 금속층을 형성한 후 계속하여 동일한 챔버에서 실리콘층을 제 1 금속층상에 형성하여 제 1 금속층상에 자연산화막이 형성되는 것을 방지하며, 실리콘층에 불순물 이온주입을 실시한 후 실리사이드층을 형성하여 더욱 감소한 콘택저항을 구현한다.
즉, 본 발명은 실리콘으로 이루어진 기판과 직접 접촉하는 제 1 금속층상에 실리콘층을 연속적으로 증착시켜 제 1 금속층 표면이 자연산화되는 것을 방지하므로 열처리 등의 후속공정에서 자연산화막이 형성되는 것을 배제하므로 콘택저항을 감소시킬 수 있다.
또한, 본 발명은 실리콘층이 형성된 제 1 금속층 상부에 불순물 이온주입을 소정 에너지와 도우즈로 실시하여 후속 열공정에서 형성되는 실리사이드층과 불순물 확산영역의 계면에서의 콘택저항을 감소시킨다.
따라서, 본 발명에서는 상기와 같은 두가지 공정을 거쳐 실리사이드 형성용 열공정의 온도를 낮출 수 있고, 종래의 콘택저항보다 월등히 감소한 콘택저항을 구현한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2f는 본 발명에 따른 반도체장치의 콘택 형성방법을 도시한 공정단면도이다.
도 2a를 참조하면, 반도체기판인 실리콘 기판(20)의 소정 부분에 LOCOS(Local Oxidation of Silicon), STI(shallow trench isolation) 방법 등의 소자격리방법에 의해 필드산화막(21)을 형성하여 소자의 활성영역과 소자격리영역을 형성한다.
그리고, 반도체기판(20)상의 상기 활성영역에 게이트절연막, 게이트전극 및 소정의 도전형의 불순물 확산영역(22)을 형성한다.
그리고, 불순물 확산영역(22)을 포함하는 기판(20)의 전면에 소정 두께의 산화막을 화학기상증착으로 증착하여 층간절연층(23)을 형성한 후, 건식시각 등의 비등방성식각으로 포토리쏘그래피로 층간절연층(23)의 소정 부위를 제거하여 불순물 확산영역(22)의 표면을 노출시키는 콘택홀을 형성한다.
도 2b를 참조하면, 노출된 불순물 확산영역(22)을 포함하는 층간절연층(23)상에 콘택용 제 1 금속층(24)을 스퍼터링 등의 방법으로 형성한다. 이때, 제 1 금속층(24)은 초고진공 멀티챔버 시스템(ultra high vacuum multi-chamber system)을 이용하여 Ti, Ta 등의 실리사이드형성용 금속을 약 100Å 두께로 증착한다.
도 2c를 참조하면, 제 1 금속층(24)상에 실리콘층(25)을 소정 두께로 형성한다. 이때, 실리콘층(25)은 제 1 금속층(24)을 형성한 동일 장비에서 고진공상태를 유지한 조건에서 LPPECVD(low pressure plasma enhanced chemical vapor deposition) 방법으로 약 50Å의 두께로 증착하여 형성한다. 따라서, 공기와의 접촉이 배제되므로 제 1 금속층(24)상에 자연산화막이 형성되는 것을 방지한다.
도 2d를 참조하면, 실리콘층(25)상에 As, BF2등의 불순물 이온주입을 실시한다. 이때, 불순물 이온주입은 콘택 저항을 더욱 감소시키기 위하여 실시하며, As 이온의 경우 75KeV 정도의 이온주입에너지와 2.0E15 ions/㎠의 도우즈로 실시하며, BF2이온의 경우 60KeV 정도의 이온주입에너지와 2.0E15 ions/㎠의 도우즈로 실시한다.
도 2e를 참조하면, 실리콘층과 제 1 금속층을 포함하는 기판에 열처리를 실시하여 제 1 금속층과 실리콘층을 반응시켜 실시사이드층(26)을 형성한다. 이때, 실리사이드층(26)은 Ar 분위기를 갖는 확산로에서 약 450℃의 공정온도를 약 5시간 유지하여 형성할 수 있다.
도 2f를 참조하면, 실리사이드층(26)상에 주배선 형성용 제 2 금속층(27)을 형성한다. 이때, 제 2 금속층(27)은 알루미늄 등을 약 4000Å의 두께로 스퍼터링 등의 방법으로 형성할 수 있다.
그리고, 소정의 패턴을 갖도록 제 2 금속층(27)과 실리사이드층(26)을 포토리쏘그래피로 패터닝하여 배선을 형성하여 반도체장치의 콘택을 완성한다.
따라서, 본 발명은 제 1 금속층상에 자연산화막이 형성되는 것을 원천적으로 방지하고 실리사이드 형성용 실리콘층과 제 1 금속층에 불순물 이온주입을 실시하므로 콘택저항을 월등히 낮추며, 또한, 별도의 세정공정을 생략할 수 있어 공정시간 및 비용을 절약할 수 있는 장점이 있다.

Claims (6)

  1. 반도체 기판 상에 제 1 금속층을 형성하는 제 1 단계와,
    상기 제 1 금속층상에 반도체층을 형성하는 제 2 단계와,
    상기 반도체층에 불순물 이온주입을 실시하는 제 3 단계와,
    상기 기판에 열처리를 실시하여 상기 반도체층과 상기 제 1 금속층이 반응한 실리사이드층을 형성하는 제 4 단계를 포함하여 이루어진 반도체장치의 콘택 형성방법.
  2. 청구항 1에 있어서,
    상기 제 1 금속층은 Ti로 형성하며 상기 불순물 이온주입은 As, BF2이온중 어느 하나를 선택적으로 사용하는 것이 특징인 반도체장치의 콘택 형성방법.
  3. 청구항 1에 있어서,
    상기 반도체 기판은 불순물 확산영역이 형성되고 상기 불순물 확산영역은 상기 제 1 금속층과 직접 접촉하는 것이 특징인 반도체장치의 콘택 형성방법.
  4. 청구항 1에 있어서,
    상기 제 4 단계 이후,
    상기 실리사이드층상에 제 2 금속층을 형성하는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 콘택 형성방법.
  5. 청구항 4 에 있어서,
    상기 제 2 금속층은 Al로 형성하는 것이 특징인 반도체장치의 콘택 형성방법.
  6. 청구항 1에 있어서,
    상기 제 1 금속층은 약 100Å 두께로 형성하고 상기 반도체층은 실리콘으로 형성하되 약 50Å 두께로 형성하는 것이 특징인 반도체장치의 콘택 형성방법.
KR1020000067404A 2000-11-14 2000-11-14 반도체장치의 콘택 형성방법 KR100356817B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000067404A KR100356817B1 (ko) 2000-11-14 2000-11-14 반도체장치의 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000067404A KR100356817B1 (ko) 2000-11-14 2000-11-14 반도체장치의 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR20020037482A KR20020037482A (ko) 2002-05-22
KR100356817B1 true KR100356817B1 (ko) 2002-10-18

Family

ID=19698833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000067404A KR100356817B1 (ko) 2000-11-14 2000-11-14 반도체장치의 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR100356817B1 (ko)

Also Published As

Publication number Publication date
KR20020037482A (ko) 2002-05-22

Similar Documents

Publication Publication Date Title
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
US4392150A (en) MOS Integrated circuit having refractory metal or metal silicide interconnect layer
US5633522A (en) CMOS transistor with two-layer inverse-T tungsten gate
EP0680077B1 (en) Integrated circuit with improved contact barrier
KR100302894B1 (ko) 이중(ｄｕａｌ) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법
US5350698A (en) Multilayer polysilicon gate self-align process for VLSI CMOS device
US6392280B1 (en) Metal gate with PVD amorphous silicon layer for CMOS devices and method of making with a replacement gate process
JPH0620116B2 (ja) ゲート電極およびｃｍｏｓ集積回路の製造方法
JP2002094059A (ja) Ｍｏｓｆｅｔ素子の製造方法
US6436840B1 (en) Metal gate with CVD amorphous silicon layer and a barrier layer for CMOS devices and method of making with a replacement gate process
US6440868B1 (en) Metal gate with CVD amorphous silicon layer and silicide for CMOS devices and method of making with a replacement gate process
US6589866B1 (en) Metal gate with PVD amorphous silicon layer having implanted dopants for CMOS devices and method of making with a replacement gate process
KR0147626B1 (ko) 타이타늄 카본 나이트라이드 게이트전극 형성방법
US6642590B1 (en) Metal gate with PVD amorphous silicon layer and barrier layer for CMOS devices and method of making with a replacement gate process
US6440867B1 (en) Metal gate with PVD amorphous silicon and silicide for CMOS devices and method of making the same with a replacement gate process
US6528362B1 (en) Metal gate with CVD amorphous silicon layer for CMOS devices and method of making with a replacement gate process
JPH0794731A (ja) 半導体装置及びその製造方法
US5924001A (en) Ion implantation for preventing polycide void
US6693001B2 (en) Process for producing semiconductor integrated circuit device
KR100289372B1 (ko) 폴리사이드 형성방법
US7448395B2 (en) Process method to facilitate silicidation
US6368960B1 (en) Double sidewall raised silicided source/drain CMOS transistor
KR100356817B1 (ko) 반도체장치의 콘택 형성방법
US6780700B2 (en) Method of fabricating deep sub-micron CMOS source/drain with MDD and selective CVD silicide
JP3420743B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee