JPH0658899B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0658899B2 JPH0658899B2 JP57132445A JP13244582A JPH0658899B2 JP H0658899 B2 JPH0658899 B2 JP H0658899B2 JP 57132445 A JP57132445 A JP 57132445A JP 13244582 A JP13244582 A JP 13244582A JP H0658899 B2 JPH0658899 B2 JP H0658899B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- intermetallic compound
- compound semiconductor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体基板表面の拡散層と接続する配線を改
良した半導体装置の製造方法に関する。
良した半導体装置の製造方法に関する。
従来、半導体装置の電極や配線材料としては、素子を自
己整合法で作製したり、高温の熱処理に耐えうるという
点で優れている多結晶シリコン膜が用いられていた。
己整合法で作製したり、高温の熱処理に耐えうるという
点で優れている多結晶シリコン膜が用いられていた。
しかしながら、この多結晶シリコン膜は非常に高濃度の
不純物をドープしても比抵抗がかなり高く、素子の微細
化につれて高速動作が不利になるという欠点があつた。
また、不純物をドープした多結晶シリコン膜を半導体基
板上に形成した場合、不純物が前記基板中に深く拡散し
てトランジスタ等の素子の動作特性、特にしきい値に悪
影響を及ぼした。
不純物をドープしても比抵抗がかなり高く、素子の微細
化につれて高速動作が不利になるという欠点があつた。
また、不純物をドープした多結晶シリコン膜を半導体基
板上に形成した場合、不純物が前記基板中に深く拡散し
てトランジスタ等の素子の動作特性、特にしきい値に悪
影響を及ぼした。
このようなことから、最近、金属と半導体からなる金属
間化合物半導膜例えばMoSi2膜が電極や配線の材料とし
て用いられている。かかるMoSi2膜はトランジスタ等の
素子を作る際の高温過程において安定であつて自己整合
法も適用でき、更に多結晶シリコン膜と比べて比抵抗を
１桁近く改善できるという利点を有する。
間化合物半導膜例えばMoSi2膜が電極や配線の材料とし
て用いられている。かかるMoSi2膜はトランジスタ等の
素子を作る際の高温過程において安定であつて自己整合
法も適用でき、更に多結晶シリコン膜と比べて比抵抗を
１桁近く改善できるという利点を有する。
しかしながら、MoSi2膜は次に示す欠点を有していた。
半導体基板に単に蒸着しただけでは該基板とオーミツ
ク性を持つ事ができず、配線材料として不適である。オ
ーミツク性を持つ事ができない理由は、熱工程において
MoSi２膜中の不純物が非常に速く拡散してMoSi2膜と基
板の界面での不純物濃度が低下するためである。MoSi
2膜形成時のＳi とＭo の比が２未満になると、基板特
にシリコン基板中のＳi がMoSi2膜からなる配線に拡散
して配線に陥没が生じ、基板に形成された結合部に破壊
等を招く。MoSi2膜を熱処理せずに不純物を拡散する
と、基板内に不純物が深く拡散し、微細なトランジスタ
等の素子に悪影響を及ぼす。
半導体基板に単に蒸着しただけでは該基板とオーミツ
ク性を持つ事ができず、配線材料として不適である。オ
ーミツク性を持つ事ができない理由は、熱工程において
MoSi２膜中の不純物が非常に速く拡散してMoSi2膜と基
板の界面での不純物濃度が低下するためである。MoSi
2膜形成時のＳi とＭo の比が２未満になると、基板特
にシリコン基板中のＳi がMoSi2膜からなる配線に拡散
して配線に陥没が生じ、基板に形成された結合部に破壊
等を招く。MoSi2膜を熱処理せずに不純物を拡散する
と、基板内に不純物が深く拡散し、微細なトランジスタ
等の素子に悪影響を及ぼす。
本発明は上記事情に鑑みてなされたもので、半導体基板
とオーミツク性を持つ配線を有するとともに、配線の陥
没等の欠点を阻止した半導体装置の製造方法を提供する
ことを目的とするものである。
とオーミツク性を持つ配線を有するとともに、配線の陥
没等の欠点を阻止した半導体装置の製造方法を提供する
ことを目的とするものである。
本発明は、第１導電型の半導体基板上に絶縁膜を形成し
た後、これを選択的に除去して前記基板とのコンタクト
部を形成する工程、金属と半導体で構成され、少なくと
も安定な相となるように半導体比率を多くした金属間化
合物半導体膜を全面に形成する工程と、高温で熱酸化処
理を施し、前記金属間化合物半導体膜上に酸化膜を形成
する工程と、第２導電型の不純物を高温で拡散し、前記
コンタクト部の基板表面に第２導電型の拡散層を形成す
るとともに、前記金属間化合物半導体膜と基板とをオー
ミック接触させる工程と、前記酸化膜を除去した後、前
記金属間化合物半導体膜をパターニングして金属間化合
物半導体からなるゲート電極，及び前記拡散層に接続す
る金属間化合物半導体からなる配線を形成する工程と、
第２導電型の不純物を前記基板へイオン注入した後熱処
理をしてソース，ドレイン領域を形成する工程とを具備
することを特徴とする。これにより、金属間化合物半導
体膜と基板とをオーミック接触させ、配線の陥没を阻止
し、更には不純物が基板内に深く拡散するのを押さえる
ことを図った。
た後、これを選択的に除去して前記基板とのコンタクト
部を形成する工程、金属と半導体で構成され、少なくと
も安定な相となるように半導体比率を多くした金属間化
合物半導体膜を全面に形成する工程と、高温で熱酸化処
理を施し、前記金属間化合物半導体膜上に酸化膜を形成
する工程と、第２導電型の不純物を高温で拡散し、前記
コンタクト部の基板表面に第２導電型の拡散層を形成す
るとともに、前記金属間化合物半導体膜と基板とをオー
ミック接触させる工程と、前記酸化膜を除去した後、前
記金属間化合物半導体膜をパターニングして金属間化合
物半導体からなるゲート電極，及び前記拡散層に接続す
る金属間化合物半導体からなる配線を形成する工程と、
第２導電型の不純物を前記基板へイオン注入した後熱処
理をしてソース，ドレイン領域を形成する工程とを具備
することを特徴とする。これにより、金属間化合物半導
体膜と基板とをオーミック接触させ、配線の陥没を阻止
し、更には不純物が基板内に深く拡散するのを押さえる
ことを図った。
本発明を、第１図〜第６図に基づいて説明する。
(i) まず、比抵抗５Ω−cmの（１００）Ｐ型シリコン
基板１上に厚さ約８０００Åの厚い酸化膜を形成した
後、これを選択的に除去してフイールド酸化膜２を形成
する（第１図図示）。つづいて、酸化処理を施してフイ
ールド酸化膜２で囲まれた島状の基板１領域に厚さ約５
００Åの薄い酸化膜３を形成する（第２図図示）。次い
で、この薄い酸化膜３を選択的にエツチング除去して後
記ドレイン領域の一部となる拡散層とのコンタクト部４
を形成する。この後、全面にＳi とＭo を例えば３：１
の比率でスパツタ蒸着して金属間化合物半導体膜として
の厚さ約３０００ÅのMoSi2膜５を形成する（第３図図
示）。
基板１上に厚さ約８０００Åの厚い酸化膜を形成した
後、これを選択的に除去してフイールド酸化膜２を形成
する（第１図図示）。つづいて、酸化処理を施してフイ
ールド酸化膜２で囲まれた島状の基板１領域に厚さ約５
００Åの薄い酸化膜３を形成する（第２図図示）。次い
で、この薄い酸化膜３を選択的にエツチング除去して後
記ドレイン領域の一部となる拡散層とのコンタクト部４
を形成する。この後、全面にＳi とＭo を例えば３：１
の比率でスパツタ蒸着して金属間化合物半導体膜として
の厚さ約３０００ÅのMoSi2膜５を形成する（第３図図
示）。
(ii) 次に、１０００℃、２０分の条件下で熱酸化処理
を施す。
を施す。
この結果、前記MoSi2膜５上に酸化膜６が形成され、MoS
i2膜５のシート抵抗は約５／口となる。つづいて、９０
０℃、２０分の条件下でリン拡散を行なう。
i2膜５のシート抵抗は約５／口となる。つづいて、９０
０℃、２０分の条件下でリン拡散を行なう。
この結果、リンがMoSi2膜５からコンタクト部４を通つ
て基板１に拡散して深さ０．３μｍ程度のｎ+型の拡散
層７が形成されるとともに、MoSi2膜５と基板１とがオ
ーミツク接触する（第４図図示）。次いで、酸化膜６を
除去した後、パターニングしてMoSi2からなるゲート電
極８並びに基板１表面の拡散層７に接続するMoSi2膜か
らなる配線９を形成する。しかる後、ゲート電極８及び
フイールド酸化膜２をマスクとして薄い酸化膜３をパタ
ーニングしゲート酸化膜１０を形成する。この後、出力
４０KeVドーズ量３×１０-15cm-2の条件下で砒素をイオ
ン注入、活性化してフイールド酸化膜２及びゲート電極
８から露出する基板表面にｎ+のソース、ドレイン領域
１１、１２を形成する。なお、この際、前記拡散層７は
ドレイン領域１２の一部となる（第５図図示）。
て基板１に拡散して深さ０．３μｍ程度のｎ+型の拡散
層７が形成されるとともに、MoSi2膜５と基板１とがオ
ーミツク接触する（第４図図示）。次いで、酸化膜６を
除去した後、パターニングしてMoSi2からなるゲート電
極８並びに基板１表面の拡散層７に接続するMoSi2膜か
らなる配線９を形成する。しかる後、ゲート電極８及び
フイールド酸化膜２をマスクとして薄い酸化膜３をパタ
ーニングしゲート酸化膜１０を形成する。この後、出力
４０KeVドーズ量３×１０-15cm-2の条件下で砒素をイオ
ン注入、活性化してフイールド酸化膜２及びゲート電極
８から露出する基板表面にｎ+のソース、ドレイン領域
１１、１２を形成する。なお、この際、前記拡散層７は
ドレイン領域１２の一部となる（第５図図示）。
(iii) 次に、全面にパツシベーシヨン膜としての厚さ
約８０００ÅのCVD−SiO２膜１３を形成する。つづい
て、前記ソース領域１１の一部に対応するCVD-SiO２膜
１３を選択的に除去してコンタクトホールを形成した
後、Ａｌ配線１４を形成してMOS型の半導体装置を製造
する（第６図図示）。
約８０００ÅのCVD−SiO２膜１３を形成する。つづい
て、前記ソース領域１１の一部に対応するCVD-SiO２膜
１３を選択的に除去してコンタクトホールを形成した
後、Ａｌ配線１４を形成してMOS型の半導体装置を製造
する（第６図図示）。
しかして、本発明によれば、ドレイン領域１２に接続す
る配線９としてMoSi2膜を用いるため、多結晶シリコン
膜を用いた場合と比べて比抵抗が小さく高速動作が可能
となる。しかもMoSi2膜６を形成時のＳi とＭo の蒸着
の比が３：１であるため、形成後のＳi とＭo の比は２
以上となり、従来のように配線に陥没が生ずるのを防止
できる。
る配線９としてMoSi2膜を用いるため、多結晶シリコン
膜を用いた場合と比べて比抵抗が小さく高速動作が可能
となる。しかもMoSi2膜６を形成時のＳi とＭo の蒸着
の比が３：１であるため、形成後のＳi とＭo の比は２
以上となり、従来のように配線に陥没が生ずるのを防止
できる。
また、リン拡散に先立つて高温で熱処理を行なうため、
リンがシリコン基板１内に０．３μｍ程度しか拡散せ
ず、MoSi2膜６と基板１の界面でのリンの濃度を５×２
０cm以上となり、配線１２と基板１間に良好なオーミツ
ク接触が得られる（１μｍ×１μｍの配線９と基板１の
コンタクトで４０〜６０Ω）。
リンがシリコン基板１内に０．３μｍ程度しか拡散せ
ず、MoSi2膜６と基板１の界面でのリンの濃度を５×２
０cm以上となり、配線１２と基板１間に良好なオーミツ
ク接触が得られる（１μｍ×１μｍの配線９と基板１の
コンタクトで４０〜６０Ω）。
更に、MoSi2膜からなる配線１２にリンが多量に含まれ
るためにＮa 等の可動イオンのゲツター作用もある。
るためにＮa 等の可動イオンのゲツター作用もある。
なお、上記実施例では金属間化合物半導体膜としてMoSi
2膜を用いたが、これに限らない。例えば、Ｗ，Ｔa，Ｔ
i，Ｐt等の金属とシリコンとの硅化物からなるWSi2膜、
TaSi2膜、TiSi2膜、Pt2Si膜等種々のものが挙げられ
る。
2膜を用いたが、これに限らない。例えば、Ｗ，Ｔa，Ｔ
i，Ｐt等の金属とシリコンとの硅化物からなるWSi2膜、
TaSi2膜、TiSi2膜、Pt2Si膜等種々のものが挙げられ
る。
また、上記実施例では不純物の拡散に際してリンを用い
たが、これに限らず、例えば砒素、アンチモン等のＮ型
不純物を用いてもよいし、Ｐ型のソース、ドレイン領域
を形成するのであればホウ素等のＰ型不純物を用いるこ
とができる。
たが、これに限らず、例えば砒素、アンチモン等のＮ型
不純物を用いてもよいし、Ｐ型のソース、ドレイン領域
を形成するのであればホウ素等のＰ型不純物を用いるこ
とができる。
以上詳述した如く本発明によれば、半導体基板とオーミ
ツク性をもつた陥没のない配線を有すると共に、不純物
が基板に深く拡散するのを阻止し、更には多結晶シリコ
ン膜を用いた場合と比べ高速動作し得る半導体装置の製
造方法を提供できるものである。
ツク性をもつた陥没のない配線を有すると共に、不純物
が基板に深く拡散するのを阻止し、更には多結晶シリコ
ン膜を用いた場合と比べ高速動作し得る半導体装置の製
造方法を提供できるものである。
第１図〜第６図は本発明の半導体装置の製造方法を工程
順に示す断面図である。 １……Ｐ型シリコン基板、２……フイールド酸化膜、３
……薄い酸化膜、４……コンタクト部、５……MoSi
2膜、６……酸化膜、７……拡散層、８……ゲート電
極、９……配線、１０……ゲート酸化膜、１１……ソー
ス領域、１２……ドレイン領域。
順に示す断面図である。 １……Ｐ型シリコン基板、２……フイールド酸化膜、３
……薄い酸化膜、４……コンタクト部、５……MoSi
2膜、６……酸化膜、７……拡散層、８……ゲート電
極、９……配線、１０……ゲート酸化膜、１１……ソー
ス領域、１２……ドレイン領域。
Claims (1)
- 【請求項１】第１導電型の半導体基板上に絶縁膜を形成
した後、これを選択的に除去して前記基板とのコンタク
ト部を形成する工程、金属と半導体で構成され、少なく
とも安定な相となるように半導体比率を多くした金属間
化合物半導体膜を全面に形成する工程と、高温で熱酸化
処理を施し、前記金属間化合物半導体膜上に酸化膜を形
成する工程と、第２導電型の不純物を高温で拡散し、前
記コンタクト部の基板表面に第２導電型の拡散層を形成
するとともに、前記金属間化合物半導体膜と基板とをオ
ーミック接触させる工程と、前記酸化膜を除去した後、
前記金属間化合物半導体膜をパターニングして金属間化
合物半導体からなるゲート電極，及び前記拡散層に接続
する金属間化合物半導体からなる配線を形成する工程
と、第２導電型の不純物を前記基板へイオン注入した後
熱処理をしてソース，ドレイン領域を形成する工程とを
具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57132445A JPH0658899B2 (ja) | 1982-07-29 | 1982-07-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57132445A JPH0658899B2 (ja) | 1982-07-29 | 1982-07-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5922346A JPS5922346A (ja) | 1984-02-04 |
| JPH0658899B2 true JPH0658899B2 (ja) | 1994-08-03 |
Family
ID=15081526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57132445A Expired - Lifetime JPH0658899B2 (ja) | 1982-07-29 | 1982-07-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658899B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832331A (ja) * | 1981-08-20 | 1983-02-25 | Toshiba Corp | カラ−受像管螢光面の形成方法 |
| US4871688A (en) * | 1988-05-02 | 1989-10-03 | Micron Technology, Inc. | Sequence of etching polysilicon in semiconductor memory devices |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4180596A (en) * | 1977-06-30 | 1979-12-25 | International Business Machines Corporation | Method for providing a metal silicide layer on a substrate |
| JPS54116184A (en) * | 1978-03-01 | 1979-09-10 | Mitsubishi Electric Corp | Manufacture for semiconductor device |
| JPS5658229A (en) * | 1979-10-16 | 1981-05-21 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
-
1982
- 1982-07-29 JP JP57132445A patent/JPH0658899B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5922346A (ja) | 1984-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3031855B2 (ja) | 半導体装置の製造方法 | |
| US5055420A (en) | Process for fabricating semiconductor integrated circuit devices | |
| US5654209A (en) | Method of making N-type semiconductor region by implantation | |
| JPH0578173B2 (ja) | ||
| JP3119190B2 (ja) | 半導体装置の製造方法 | |
| EP0098941B1 (en) | Method of making ohmic contacts regions and device manufactured by the method | |
| US6228766B1 (en) | Process for fabricating semiconductor device without separation between silicide layer and insulating layer | |
| JPH0658899B2 (ja) | 半導体装置の製造方法 | |
| JPH0831931A (ja) | 半導体装置およびその製造方法 | |
| JPS6226573B2 (ja) | ||
| JPH1131665A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JPS59110115A (ja) | 半導体装置の製造方法 | |
| JPS6220711B2 (ja) | ||
| JPS6261346A (ja) | 半導体装置の製造方法 | |
| JP2624365B2 (ja) | 半導体装置の製造方法 | |
| JPH047094B2 (ja) | ||
| JP3077146B2 (ja) | 半導体装置の製造方法 | |
| JP3244066B2 (ja) | 半導体装置の製造方法 | |
| KR950001171B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH065750B2 (ja) | 半導体装置の製造方法 | |
| JPS6134255B2 (ja) | ||
| JPS5933825A (ja) | 半導体装置の製造方法 | |
| JPH0527975B2 (ja) | ||
| JPH02277246A (ja) | 薄膜トランジスタの製造方法 |