JPS5922346A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5922346A JPS5922346A JP13244582A JP13244582A JPS5922346A JP S5922346 A JPS5922346 A JP S5922346A JP 13244582 A JP13244582 A JP 13244582A JP 13244582 A JP13244582 A JP 13244582A JP S5922346 A JPS5922346 A JP S5922346A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- substrate
- oxide film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体基板上面の拡散ｊ−と接続する配線全
改良した半導体装置の製造方法に関する。
改良した半導体装置の製造方法に関する。
従来、半導体装置の電極や配線月利としては。
素子を自己整合法で作製したり、高温の熱処理に耐えう
るという点で優れている多結晶シリコン膜が用いられて
いた。
るという点で優れている多結晶シリコン膜が用いられて
いた。
しかしながら、この多結晶シリコン膜は非常に高濃度の
不純物をドーグしても比抵抗がかなり高く、素子の微細
化につれて高速動作が不利になるという欠点があった。
不純物をドーグしても比抵抗がかなり高く、素子の微細
化につれて高速動作が不利になるという欠点があった。
また、不純物をドープした多結晶シリコン膜を半導体基
板上に形成した場合、不純物が前記基板中に深く拡散し
てトランジスタ等の素子の動作特性、特にしきい値に悪
影響７及ぼした。
板上に形成した場合、不純物が前記基板中に深く拡散し
てトランジスタ等の素子の動作特性、特にしきい値に悪
影響７及ぼした。
このようなことから、最近、金属と半導体からなる金属
間化合物半導膜例えはＭｏＳｉ２膜が電極や配線の材料
として用いられている。かかるＭｏＳｉ２膜はトランジ
スタ等の素子を作る際の高温過程において安定であって
自己整合法も適用でき、更に多結晶シリコン膜と比べて
比抵抗を１桁近く改善できるという利点を有する。
間化合物半導膜例えはＭｏＳｉ２膜が電極や配線の材料
として用いられている。かかるＭｏＳｉ２膜はトランジ
スタ等の素子を作る際の高温過程において安定であって
自己整合法も適用でき、更に多結晶シリコン膜と比べて
比抵抗を１桁近く改善できるという利点を有する。
しかしながら、ＭｏＳｉ２膜は次に示す欠点を有してい
た。■半導体Ａ県板に単に無情したたけでは該基板とオ
ーミック性を持つ事ができず、配線相ネ：１として不適
である。オーミック性を持つ小ができない理由は、熱工
程においてＭ ｏ ８ ＋ ２１１ψ中の不純物が非常
に速く拡散してＭｏＳｉ、膜と基板の界ｉ［＋’ｉでの
不純物濃度が低下するためである。■ＭｏＳｉ２膜形成
時のＳｉ とＭｏ の比が２未満になると、基板特に
シリコン基板中の８ｉがＭｏＳｉ２膜からなる配線に拡
散して配線（二陥没が生じ、基板に形成された接合部に
破壊等を招く。
た。■半導体Ａ県板に単に無情したたけでは該基板とオ
ーミック性を持つ事ができず、配線相ネ：１として不適
である。オーミック性を持つ小ができない理由は、熱工
程においてＭ ｏ ８ ＋ ２１１ψ中の不純物が非常
に速く拡散してＭｏＳｉ、膜と基板の界ｉ［＋’ｉでの
不純物濃度が低下するためである。■ＭｏＳｉ２膜形成
時のＳｉ とＭｏ の比が２未満になると、基板特に
シリコン基板中の８ｉがＭｏＳｉ２膜からなる配線に拡
散して配線（二陥没が生じ、基板に形成された接合部に
破壊等を招く。
■Ｍｏ５ｔ！膜を熱処理せずに不純物を拡散すると。
基板内に不純物が深く拡散し、微細なトランジスタ等の
素子に悪影響を及ぼす。
素子に悪影響を及ぼす。
本発明は上記Ｉわ情に鑑みてなされたもので。
＼
半導体基板とオーミック性を持つ配線を有するとともに
、配線の陥没等の欠点？阻止した半導体装置の製造方法
を提供することｔ目的とするものである。
、配線の陥没等の欠点？阻止した半導体装置の製造方法
を提供することｔ目的とするものである。
本発明は、基板上の絶縁膜にコンタクト都ン形成した後
、全面に金属と半導体からなる金属間化合物半導体膜例
えばＭ ｏ Ｓ ＋ を膜乞形成し、Ｊ１！に高温で熱
処理ン施し、つづいてｔｉｌＪ２導電型の不純物乞高温
で拡散するか又は前記金属間化合物半導体膜にイオン注
入した後熱処理することによって、金属間化合物半導体
膜から形成される配線と半導体基板とにオーミンク性乞
もたらせるとともに、配線の陥没を阻止し更には不純物
が基板内に深く拡散するの！押えること２図ったことン
骨子とする。
、全面に金属と半導体からなる金属間化合物半導体膜例
えばＭ ｏ Ｓ ＋ を膜乞形成し、Ｊ１！に高温で熱
処理ン施し、つづいてｔｉｌＪ２導電型の不純物乞高温
で拡散するか又は前記金属間化合物半導体膜にイオン注
入した後熱処理することによって、金属間化合物半導体
膜から形成される配線と半導体基板とにオーミンク性乞
もたらせるとともに、配線の陥没を阻止し更には不純物
が基板内に深く拡散するの！押えること２図ったことン
骨子とする。
本発明を、第１図〜第６図に基づいて説明する。
（１） まず、比抵抗５Ω−ｃｍの（］、 ＯＯ）
Ｐ型シ揉コン基板１上に１す、さ約８０００＾の厚い酸
化膜を形成した後、これＹｉＷ択的に除去してフィール
ド酸化膜２を形成する（第１図図示・）。つづいて、酸
化処理’ｉｋｌ、てフィールド酸化膜２で囲まれた島状
の基板１領域に厚さ約５００Ａの婢い酸化膜３を形成す
る（第２図図示）。次いで、この薄い酸化膜３を選択的
にエツチング除去して後記ドレイン領域の一部となる拡
散層とのコンタクト部４乞形成する。この後、全面にＳ
ｔ とＭｏＦ＜例えば３：１の比率でスｉ＋ツタ蒸着し
て金属間・化合物単導体膜としての厚さ約３ｏｏｏＸの
ＭｏＳｉ２膜５を形成する（第３図図示）。
Ｐ型シ揉コン基板１上に１す、さ約８０００＾の厚い酸
化膜を形成した後、これＹｉＷ択的に除去してフィール
ド酸化膜２を形成する（第１図図示・）。つづいて、酸
化処理’ｉｋｌ、てフィールド酸化膜２で囲まれた島状
の基板１領域に厚さ約５００Ａの婢い酸化膜３を形成す
る（第２図図示）。次いで、この薄い酸化膜３を選択的
にエツチング除去して後記ドレイン領域の一部となる拡
散層とのコンタクト部４乞形成する。この後、全面にＳ
ｔ とＭｏＦ＜例えば３：１の比率でスｉ＋ツタ蒸着し
て金属間・化合物単導体膜としての厚さ約３ｏｏｏＸの
ＭｏＳｉ２膜５を形成する（第３図図示）。
（１１） 次に＋ １ｏｏｏｃ、２０分の条件下で熱
酸化処理を施す。
酸化処理を施す。
この結果、前記ＭｏＳｉ２膜５−１−に酸化膜６か形成
され、ＭｏＳｉ２膜５のシート抵抗は約５／口となる。
され、ＭｏＳｉ２膜５のシート抵抗は約５／口となる。
つづいて＋ ９ｏｏｃ、２０分の条件下でリン拡散２行
なう。
なう。
この結果、リンがＭｏＳｉ、膜６からコンタクト都４乞
通って基板１に拡散して深さ０．３μｍ程度のｎ＋型の
拡散層７が形成されるととも（二。
通って基板１に拡散して深さ０．３μｍ程度のｎ＋型の
拡散層７が形成されるととも（二。
ＭｏＳｉ２膜５と基板１とがオーミック接触する（第４
図図示）。次いで、酸化膜６を除去した後、ノ９ターニ
ングしてＭｏ５１１膜からなるゲート電極８並びに基板
１表面の拡散層７に接続するＭ ｏ ８１２膜からなる
配線９を形成する。しかる後、ケ゛−Ｆ電極８及びフィ
ールド酸化膜２ンマスクとして薄い酸化膜３をＡターニ
ングしダート酸化膜１０を形成する。この後。
図図示）。次いで、酸化膜６を除去した後、ノ９ターニ
ングしてＭｏ５１１膜からなるゲート電極８並びに基板
１表面の拡散層７に接続するＭ ｏ ８１２膜からなる
配線９を形成する。しかる後、ケ゛−Ｆ電極８及びフィ
ールド酸化膜２ンマスクとして薄い酸化膜３をＡターニ
ングしダート酸化膜１０を形成する。この後。
出力４０ ＫｅＶドーズ祉３．Ｘ １０ ｃｍの条件下
で砒素をイオン注入、活性化してフィールド酸化膜２及
びダート電極８から露出する基板表面にｎ＋型のソース
、ドレイン領域１ノ、１２夕形成する。なお、この際、
前記拡散層７はドレイン領域ノ５の一部となる（第５図
図示）。
で砒素をイオン注入、活性化してフィールド酸化膜２及
びダート電極８から露出する基板表面にｎ＋型のソース
、ドレイン領域１ノ、１２夕形成する。なお、この際、
前記拡散層７はドレイン領域ノ５の一部となる（第５図
図示）。
（山）次に、全面にパンシペーション膜としての厚さ約
８０” ００ ＸのＣＶＤ −８ｉ０２膜１３を形成す
る。つづいて、前記ソース領域１１の一部に対応するＣ
ＶＤ −８ｉ Ｑ、膜１３乞選択的に除去してコンタク
トホールを形成した後。
８０” ００ ＸのＣＶＤ −８ｉ０２膜１３を形成す
る。つづいて、前記ソース領域１１の一部に対応するＣ
ＶＤ −８ｉ Ｑ、膜１３乞選択的に除去してコンタク
トホールを形成した後。
Ａｌ配線１４ビ形成してＭＯＳ型の半導体装１カニ！製
造する（第６図図示）。
造する（第６図図示）。
しかして１本発明によれは、ドレイン領域１２に接続す
る配線９としてＭｏＳｉ２膜を用いるため、多結晶シリ
コン膜ン用いた場合と比べて比抵抗が小さく尚速動作が
可能となる。しかもＭ ｏ Ｓ ｉ ２１１つＩ６を形
成時のＳ ｌ とＭｏの蒸着の比が３：１であるため、
形成後のＳｉ とＭｏの比は２以上どなり、従来のよ
うに配線に陥没が生ずるのを１ソＪ止できる。
る配線９としてＭｏＳｉ２膜を用いるため、多結晶シリ
コン膜ン用いた場合と比べて比抵抗が小さく尚速動作が
可能となる。しかもＭ ｏ Ｓ ｉ ２１１つＩ６を形
成時のＳ ｌ とＭｏの蒸着の比が３：１であるため、
形成後のＳｉ とＭｏの比は２以上どなり、従来のよ
うに配線に陥没が生ずるのを１ソＪ止できる。
また、リン拡散に先立って―Ｊ温で熱処理を行なうため
、リンがシリコン基板１円に０．３μｍ程度しか拡散せ
す、 ＭｏＳ＋２膜６と基板１の界面でのリンの曖度が
５ Ｘ ２０ ｃｍ以上となり、配線１２と基板ｘｎｔ
Ｊに良好なオーミック接触が得られる（１μｍ×１μｍ
の配線９と基板１のコンタクトで４０〜６０Ω）。
、リンがシリコン基板１円に０．３μｍ程度しか拡散せ
す、 ＭｏＳ＋２膜６と基板１の界面でのリンの曖度が
５ Ｘ ２０ ｃｍ以上となり、配線１２と基板ｘｎｔ
Ｊに良好なオーミック接触が得られる（１μｍ×１μｍ
の配線９と基板１のコンタクトで４０〜６０Ω）。
史に、 Ｍｏ５ｔ！膜からなる配線１２にリンが多：１
１．に含まれるためにＮ ａ 盾＋の可動イオンのゲッ
ター作用もある。
１．に含まれるためにＮ ａ 盾＋の可動イオンのゲッ
ター作用もある。
なお、上記実施例では金属間化合物半導体膜としてＭ
ｏ Ｓ ｉ ２１％＋、 ’Ｊｊ用いたが、これに限ら
ない。
ｏ Ｓ ｉ ２１％＋、 ’Ｊｊ用いたが、これに限ら
ない。
例えは Ｗ 、 Ｔｉ１ｌ ａ、 Ｔ ｉ 、 ））
１等の金属とシリコンとの６」−化物からなるＷＳｉ２
膜、 Ｔａ Ｓ１２膜、ＴｉＳｉ２膜−Ｐｔ２Ｓｉ膜等
袖々のものが埜けられる。
１等の金属とシリコンとの６」−化物からなるＷＳｉ２
膜、 Ｔａ Ｓ１２膜、ＴｉＳｉ２膜−Ｐｔ２Ｓｉ膜等
袖々のものが埜けられる。
また、上記実施例では不純物の拡散に際してリンＹ用い
たが、これに限らず１例えば砒素。
たが、これに限らず１例えば砒素。
アンチモン等のＮ型不純物を用いてもよいし。
Ｐ型のソース、ドレイン領域ン形成するのであればホウ
素等のＰ型不純物を用いることかできる。
素等のＰ型不純物を用いることかできる。
以上詳述した如く本発明によれば、半導体基板とオーミ
ック性Ｚもった陥没のない配線をイラすると共に、不純
物が基板に深く拡散するの７阻止し、史には多結晶シリ
コン膜ン用いた場合と比べ高速動作し１−する半導体装
置の製造方法を提供できるものである。
ック性Ｚもった陥没のない配線をイラすると共に、不純
物が基板に深く拡散するの７阻止し、史には多結晶シリ
コン膜ン用いた場合と比べ高速動作し１−する半導体装
置の製造方法を提供できるものである。
第１図〜第６図は本発明の半Ｊ！メ体装置の製造方法を
工程順に示す断面図である。 １・・・Ｐ型シリコン基板、２・・・フィールド酸化膜
、３・・・薄い酸化膜、４・・・コンタクト部、６・・
・ＭｏＳｉ、膜、６・・・酸化膜、２・・・拡散層、８
・・・ゲート電極、９・・・配線、１ｏ・・・ダート酸
化ＩＩ’）：、 １１・・・ソース領域、１２・・・ド
レイン領域。 出願人代理人 弁理士 鈴 性成 彦第１図 第２図
工程順に示す断面図である。 １・・・Ｐ型シリコン基板、２・・・フィールド酸化膜
、３・・・薄い酸化膜、４・・・コンタクト部、６・・
・ＭｏＳｉ、膜、６・・・酸化膜、２・・・拡散層、８
・・・ゲート電極、９・・・配線、１ｏ・・・ダート酸
化ＩＩ’）：、 １１・・・ソース領域、１２・・・ド
レイン領域。 出願人代理人 弁理士 鈴 性成 彦第１図 第２図
Claims (1)
- 第１導電型の半導体基板上に絶縁膜を形成した後、これ
を選択的に除去して前記基板とのコンタクト部を形成す
る工程と、金属と半導体で構成され、少なくとも安定な
相となるように半導体比率ン多くした金属間化合物半導
体膜を全面に形成する工程と、高温で熱処理を施す工程
と、第２碑電型の不純物を高温で拡散するか又は前記金
属間化合物半導膜にイオン注入した後に熱処理１−る工
程とを具備することを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57132445A JPH0658899B2 (ja) | 1982-07-29 | 1982-07-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57132445A JPH0658899B2 (ja) | 1982-07-29 | 1982-07-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5922346A true JPS5922346A (ja) | 1984-02-04 |
| JPH0658899B2 JPH0658899B2 (ja) | 1994-08-03 |
Family
ID=15081526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57132445A Expired - Lifetime JPH0658899B2 (ja) | 1982-07-29 | 1982-07-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658899B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832331A (ja) * | 1981-08-20 | 1983-02-25 | Toshiba Corp | カラ−受像管螢光面の形成方法 |
| US4871688A (en) * | 1988-05-02 | 1989-10-03 | Micron Technology, Inc. | Sequence of etching polysilicon in semiconductor memory devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5413283A (en) * | 1977-06-30 | 1979-01-31 | Ibm | Method of forming metal silicide layer on substrate |
| JPS54116184A (en) * | 1978-03-01 | 1979-09-10 | Mitsubishi Electric Corp | Manufacture for semiconductor device |
| JPS5658229A (en) * | 1979-10-16 | 1981-05-21 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
-
1982
- 1982-07-29 JP JP57132445A patent/JPH0658899B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5413283A (en) * | 1977-06-30 | 1979-01-31 | Ibm | Method of forming metal silicide layer on substrate |
| JPS54116184A (en) * | 1978-03-01 | 1979-09-10 | Mitsubishi Electric Corp | Manufacture for semiconductor device |
| JPS5658229A (en) * | 1979-10-16 | 1981-05-21 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832331A (ja) * | 1981-08-20 | 1983-02-25 | Toshiba Corp | カラ−受像管螢光面の形成方法 |
| JPH0330254B2 (ja) * | 1981-08-20 | 1991-04-26 | ||
| US4871688A (en) * | 1988-05-02 | 1989-10-03 | Micron Technology, Inc. | Sequence of etching polysilicon in semiconductor memory devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0658899B2 (ja) | 1994-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59148369A (ja) | Ｍｏｓトランジスタの製造方法 | |
| US5055420A (en) | Process for fabricating semiconductor integrated circuit devices | |
| US4080618A (en) | Insulated-gate field-effect transistor | |
| JPH0578173B2 (ja) | ||
| JPS5922346A (ja) | 半導体装置の製造方法 | |
| US5138425A (en) | Semiconductor integrated circuit device with nitride barrier layer ion implanted with resistivity decreasing elements | |
| JPH01259560A (ja) | 半導体集積回路装置 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JPH05315333A (ja) | 半導体装置の製造方法 | |
| JPS59169179A (ja) | 半導体集積回路装置 | |
| JPH0481327B2 (ja) | ||
| JP2616034B2 (ja) | 半導体集積回路装置 | |
| JP3244066B2 (ja) | 半導体装置の製造方法 | |
| JPS5933825A (ja) | 半導体装置の製造方法 | |
| JPS59111367A (ja) | 半導体装置の製造方法 | |
| KR950001171B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS5988868A (ja) | 半導体装置の製造方法 | |
| JP2532392B2 (ja) | 半導体装置の製造方法 | |
| JPS60217666A (ja) | 半導体装置の製造方法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPS60217667A (ja) | 半導体装置の製造方法 | |
| JPS60128656A (ja) | 半導体装置 | |
| JPS58201367A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6180865A (ja) | 半導体装置 | |
| JPS6074681A (ja) | 半導体装置の製造方法 |