JPS6261346A

JPS6261346A - 半導体装置の製造方法

Info

Publication number: JPS6261346A
Application number: JP19941085A
Authority: JP
Inventors: Shizunori Oyu; 大湯　静憲; Nobuyoshi Kashu; 夏秋　信義; Tadashi Suzuki; 匡鈴木; Yasuo Wada; 恭雄和田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-09-11
Filing date: 1985-09-11
Publication date: 1987-03-18
Anticipated expiration: 2009-10-19
Also published as: JPH0682632B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、電極・配線形成のためのコンタクト穴開は後
の接合形成に係の、特に、より低抵抗で浅い接合を形成
するのに好適な半導体装置の製造方法に関する。

〔発明の背景〕

従来のコンタクト穴開は後の接合形成は、たとえば特開
昭５９−７２２２９に記載のように、ＰＳＧ膜を通常の
ホト工程により加工し、接合領域上にコンタクト穴開け
をしたのち、上記接合より深い領域まで、上記接合と同
じ導電型の接合を形成できる不純物導入を行い、接合を
形成する方法となっていた。この方法によれば、コンタ
クト穴開後にも接合形成を行うので、上記ホト工程によ
る合せ誤差を補償できる。また、深い領域まで接合を形
成できるため、アルミニウム電極形成時のアロイ処理に
よる接合特性に対する悪影響が無視できる。

しかし、最近の半導体デバイスの微細化に伴い、上記の
コンタクト穴開は後の接合形成に対しても、より浅くす
ることが要求されてきた。例えば、ＭＯＳトランジスタ
のゲート長がサブμｍの領域に達し、ソースドレイン領
域の大きさが１μｍ角となり、それに対する、上記コン
タクト穴の太きさが０．８μｍ角程度であり、さらに、
上記ホト工程の合せ精度が±０．２μｍ程度である場合
。

上記ゲートの実効長を一定に保ち、かつ、もし、例えば
、日経マイクロデバイス、　１９８５年春号１Ｐ３７に
おける栓用らによる“従来のブレーナ技術を駆使して１
Ｍビット・ダイナミックＲＡＭを試作″と題する文献に
記載のようにＬ　Ｄ　Ｄ構造を保つためには、上記コン
タクト穴開は後の接合形成において接合深さを少なくと
も０．３μｍ程度以下に抑える必要性が生じてくる。従
って、上記従来法においては、上述程度までの微細化に
対する配慮がなされていなかった。

〔発明の目的〕

本発明の目的は、上記従来法の問題を解決し、コンタク
ト穴開は後の接合形成を、アルミニウム電極形成に対し
てバリア性を有し、かつ、より低抵抗で浅くすることが
実現できる半導体装置の製造方法を提供することにある
。

〔発明の概要〕

上記目的を達成するために本発明は、以下に示す方法を
用いる。

まず、上記のようなデバイス作製において、上記ホト工
程の合せ精度を考慮に入れると、コンタクト穴明は後の
試料形状は第１図（ａ）のようになる、尚、この試料は
、シリコン基板１表面にフィールド酸化膜２および基板
１と異なる導電型の拡散層３を形成したのち、パッシベ
ーション膜４を堆積したものである。上記ホト工程にお
いて、位置合せが正確に行ねれた場合、コンタクト穴開
けの中心はＡとなり、上記パッシベーション膜４の加工
形状は破線Ａ′で示すようになる。しかし、位置合せが
正確に行われないで、特に図に示すように、フィールド
酸化膜３側に、コンタクト穴開けが行われた場合、上記
穴開けの中心はＢとなり、」１記パッシベーション膜４
の加工形状は実線のようになるにこで、上記パッシベー
ション膜４の加工は通常ドライエツチング法により行わ
れるが。

上記パッシベーション膜４の不均一性を補償するための
オーバーエツチングにより、フィルド酸化膜３の一部が
エツチングされ、コンタグ１へ穴明は部に、基板が露出
する。

このような状態で、アルミニウムｆｆ１ｔｉ・級線５を
形成すると、電極のアロイ用熱処理工程において、第１
図（ｂ）のように、上記基板表面に損傷領域６Ａおよび
６Ｂが生ずる。上記のように位置合せが正確に行われた
場合、上記損傷領域６Ａは上記拡散層３中にのみ形成さ
れるが、上記のように位置合せが正確に行われない場合
、上記損傷領域６Ｂは上記拡散Ｍ３のみならず、基板の
露出した部分にも形成される。このような上記損傷領域
６Ｂは、基板１と上記拡散層３との接合リークの原因と
なる。

本発明は、第１図（ｅ）に示すように、コンタクト穴開
は後の基板１および拡散層３の表面に、上記アルミニウ
ム電極・配線形成に対してバリア性を有するチタンシリ
サイド膜８、および、上記拡散層３と同じ導電型の不純
物ドープ層９を形成して、上記問題点を解決する。

第１図（ｃ）の構成は、第２図に示した工程により達成
される。まず、コンタク１−穴開は後に、チタン金属膜
１０を堆積し、次いで、熱処理によりコンタクト穴開は
部の基板１および拡散層３の表面にチタンシリサイド膜
８を形成する（ｂ）。このとき、上記パッシベーション
膜４およびフィールド酸化膜２上に堆積された上記チタ
ン金属１０は、未反応の状態で残る０次に、上記未反応
のチタン金属膜１０を選択的に除去し、上記拡散層３と
同じ導電型の不純物イオン１１をイオン打込みしたのち
、窒素雰囲気中（または、窒素原子を含むガスの雰囲気
中）で熱処理を行い、上記チタンシリサイド膜８表面に
窒化チタン膜７．および、」１記不純物を活性化して不
純物ドープ層９を形成する（ｃ）。

以上のように、本発明は、アルミニウムＴｌ１ｔ４・配
線形成に対するバリア性を有した窒化チタン膜、拡散層
の低抵抗化に寄与するチタンシリサイド膜、および、あ
らかじめ作製された拡散層に対して良好に接触しかつ基
板との接合を維持できる不純物ドープ層を、コンタクト
穴を利用し自己整合的に形成できる。ここで、チタンシ
リサイド膜は非當に低抵抗であるため、拡散層の層抵抗
を低く維持するのに必要なチタンシリサイド膜は薄くて
すむ。

このことは、コンタクト穴明は後の拡散層形成を浅くす
ることに有意である。

〔発明の実施例〕

以下、本発明の実施例を第３図乃至第４図を用いて説明
する。

［実施域Ｉ］・・・ｎチャネルＭｏｓ＋−ランジスタの
作製まず、第３図に示すように導電型；Ｐ型、面方位：　　
（１００）、および、抵抗率；１０Ω・１のシシ）コン
基板１２を用いて、熱酸化法（１，０ＣＯ５法）により
０．５μｍ厚のシリコン酸化膜（フィールド酸化膜）１
３を形成し、熱酸化法により２０ｎｍ厚のシリコン酸化
膜（ゲート酸化膜）１４とリンをドープした多結晶シリ
コン膜（膜厚；００５μｍ）１５を形成したのち通常の
ホト工程によりゲート（ゲート長；０．８μｍ）加工を
行い、上記グー１一部を利用し自己整合的にｎ拡散層１
６を形成した。

ここで、ｎ−拡散層１６は、リンをドープして形成し１
表面キャリア濃度が２〜３　Ｘ　１０”ａｎ−”で、ま
た、接合深さが０．２５μｍであるや次に、シリコン酸
化膜の堆積およびドライエツチングを駆使してゲート部
両端にサイドウオール１７を形成し、ヒ素を１００ｋｅ
Ｖの加速エネルギーで５×１０１／−だけイオン打込み
し、熱処理を施して表面濃度が２　Ｘ　１０２ｏ／ｃｄ
で、拡散深さが０．１５μｍのｎゝ拡散層１８を形成し
た（ａ）。このとき、ｈｖ！、ｎ＋拡散層１８の長さは
、上記フィールド酸化膜１３の端部と一ヒ記サイドウオ
ール】７の端部の間隔であり、約１．２μｍである。

次に、表面全体に０．４μｍ厚のＰ　Ｓ　（ン［１９を
形成し、通常のホト［程を用いて、０．７５μｎ１長の
コンタクト穴明は加工を上記ＰＳＧＩＩＩに施した（ｂ
）。ここで、上記ＰＳＧｌｐＪ１９は、リン濃度の異な
る二層膜で構成され、上層は４モル°Ａで０．２μｍ厚
、また、下層は０．５モル％で０．２μｍである。

次いで、スパッタ法により０．１μｍ厚のチタン金属膜
２０を堆積した（ｃ）のち、窒素雰囲気中で６７５℃、
】−分の熱処理により、上記フンタクト穴開は部のｎゝ
拡散層１８および基板１２の表面にチタンシリサイド膜
１２を形成した（ｄ）。ここで、上記ｎゝ拡散層１８表
面および上記基板１２表面に形成された上記チタンシリ
サイド膜２１の厚さは、それぞれ、約３０ｎｍおよび約
１１００ｎであった。これは、ヒ素をドープしたＳｉ基
板では、シリサイド反応が遅くなり、厚いシリサイド膜
が形成されなかったためであるうその後、Ｈ２０□：Ｈ
Ｎ、ＯＨ：　Ｈ，Ｏ＝　１　：　１　：　５の組成から
成るエツチング液中で、上記Ｐ　Ｓ　Ｇ膜１９上の未反
応のチタン金属膜２０を選択的に除去したのち、リン２
２′を１２０ｋｅＶの打込みエネルギーでＩ　Ｘ　１０
”／Ｊだけイオン打込みして、打込み層２２を形成した
（ｄ）。

次に、窒素雰囲気中で１０００℃、５分の熱処理を施し
、上記チタンシリサイド膜２１表面を窒化させ、約３０
ｎｍ厚の窒化チタン膜下上記チタンシリサイド膜２２下のリン打込み層２２を活
性化した（ｅ）。このとき、上記ｎ０拡散層１８表面お
よび上記基板１２表面に形成されたチタンシリサイド膜
２１（ＴｉＳｉ２膜）の膜厚は。

それぞれ、約２０　ｎ　ｍおよび約１５０ｎｍであり、
また、その層抵抗は、それぞれ、約１００／口および約
１Ω／口であった。また、上記チタンシリサイＦＩｌ’
２２１下ニ＋：ｉ、表面Ｓ度が約２．５　Ｘ　１０”／
ｄ−また、上記シリサイド膜２１下から接合深さが約０
．３μｍのｎ′拡散層２４が形成された。ここで、この
ｎ＋拡散層２４の接合の深さは、上記シリサイド化前の
ｎ９拡散層１８表面から、０．３５〜０．４μｍの値と
なった。そして最後に、１μｍ厚のアルミニウム膵２５
を形成し、ホＩ・工程を用いて電極・配線加工を行い、
ｎチャネルＭＯ８Ｉ−ランジスタを作製した。

本実施例によれば、コンタグ１−穴開は後の拡散層を、
上記アルミニウム電極・配線形成における熱処理工程で
のアルミニウムに対するバリア性を有する窒化チタン膜
下に、接合深さが０．４μｍ以下で層抵抗が１０Ω／口
以下と浅く低抵抗で、かつ、自己整整合的に形成できる
ため、ＭＯＳトランジスタの接合特性を維持するととも
に、拡散層とアルミニウム電極との接触抵抗を従来法（
シリサイド化の無い場合）に比べて約１１５にでき、素
子特性が著しく向上した。また、チタンシリサイド膜と
ｎ′″拡散層との接触抵抗を２０Ω以下に保持すること
ができた。さらに、上記バリア性を有する窒化チタン膜
も自己整合的に形成できたので、製造工程が容易となっ
た。

「実施例■］・・・ＣＭＯＳトランジスタの作製第４図
を用いて本実施例を説明する。

まず、導電型；ｎ型７面方位；　　（１００）、抵抗率
１０Ω・ｌのシリコン基板２６に、表面濃度がＩ　Ｘ　
１０”／−で接合深さが３μｍのｐ−ウェル拡散層２７
１表面部度が５Ｘ１０１７／ａｊで接合深さが１μｍの
ｐ型フィールド拡散層２８．および、膜厚が０．５μｍ
のフィールド酸化膜２９を形成した。次いで、膜厚が２
０ｎｍのゲート酸化膜３０、リンをドープした０、４μ
ｍの多結晶シリコンｆｉ３１、および、膜厚が０．１μ
ｍ厚のシリコン酸化膜３２を形成したのち、全面にチタ
ン金属膜を堆積し、６７５℃、１分の熱処理により膜厚
が０．１μｍのチタンシリサイド膜３３を選択的に形成
した。その後、未反応のチタン金属膜を除去し、図中列
のＭＯＳ）−ランジスタ部の上記チタンシリサイド膜３
３下に表面濃度がｌＸｌ０”／ｄで接合深さが０．２μ
ｍのホウ素拡散層（ｐ”拡散）３４を、また、図中衣の
ＭＯＳトランジスタ部の上記チタンシリサイド膜３３下
に表面濃度が２　Ｘ　１０”／ａＪで接合深さが０．２
μｍのヒ素拡散層（ｎ″′拡散層）３５を形成した（ａ
）。ここで。

上記Ｐ００拡散およびｎ０拡散層３５は、それぞれホウ
素を４０ｋｅＶの打込みエネルギーでｌＸｌ０１Ｇ／ｄ
、および、ヒ素を１５０ｋｅＶの打込みエネルギーで５
　Ｘ　１０１ｓ／ａｊのイオン打込みをしたのち、アル
ゴン雰囲気中で１０００℃、１０秒の熱処理を行って形
成した。

次いで、膜厚が０．４μｍのＰＳＧ膜（実施例Ｉで用い
たものと同じ）３６を堆積し、通常のホト工程によりコ
ンタクト穴開けを行い（ｂ）、表面に膜厚が０．１μｍ
のチタン金属［３７を堆積した（０）。

その後、窒素雰囲気中で６７５℃、１分の熱処理を行い
上記コンタクト穴開は部シリコン基板上にチタンシリサ
イド膜３８を形成した（ｄ）。ここで、図中列のＭＯＳ
トランジスタのコンタクト穴開は部のｐ″″拡散層の部
分図中有のＭＯＳトランジスタのコンタクト穴開は部の
ｎ０拡散層の部分、および　、＋またはＩビ拡散層３４
または３５の形成されていない基板が露出した部分のそ
れぞれのチタンシリサイド膜厚は、０．３μｍ、　０　
、２μｍおよび０．２μｍであった。次いで、図中列の
ＭＯＳトランジスタ部にホウ素イオン３９を１００ｋｅ
Ｖの打込みエネルギーでＩ　Ｘ　１．　Ｏ”／ａＪたけ
イオン打込みし、また、図中衣のＭＯＳトランジスタ部
にリンイオン４０を１８０ｋｅＶの打込みエネルギーで
Ｉ　Ｘ　１０”／ａＪだけイオン打込みしたのち、ＮＨ
，ガス雰囲気中で１０００℃、１分の熱処理を行い。

上記チタンシリサイド膜３８を窒化して膜厚が０．２μ
ｍの窒化チタン膜４】を形成し、さらに、上記ホウ素お
よびリン打込み層を活性化させて、Ｐ′″拡散層４２お
よびｎ＋拡散層４３を形成した（Ｃ）、ここで、上記コ
ンタクト穴開は部のＰ００拡散３４およびｎ＋拡散層３
５の形成されていない部分のチタンシリサイド膜、およ
び５図中布のＭＯＳ）−ランジスタ部のチタンシリサイ
ド膜は、全て窒化され窒化チタン膜４１となった。この
時。

上記チタンシリサイド膜３日または窒化チタン膜４１の
膜下に形成されるｐ００拡散４２およびｎゝ拡散層４３
は、表面濃度がそれぞれＩ　Ｘ　］、　０”／ｄおよび
２　Ｘ　１０”／ｃｄで、また、接合深さがそれぞれ０
．３μｍおよび０．３５μｍで形成された。

その後、アルミニウム電極・配線４４を形成してＣＭＯ
Ｓ　トランジスタを作製した（ｆ）。

本実施例によれば、バリア性を有する窒化チタン膜を、
ｐチャネルＭＯ８Ｉ−ランジスタおよびｎチャネルＭＯ
Ｓトランジスタのソース・ドレイン領域のコンタクト部
に自己整合的に形成できるため、プロセスが非常に簡素
化されろ。また、ｎチャネルＭＯＳトランジスタのコン
タクト部は窒化チタン膜／チタンシリサイド膜／Ｐ”拡
散層で構成され、かつ、ｎチャネルＭＯ５）−ランジス
タのコンタクト部は窒化チタン膜／　ｎ　”拡散層で構
成され、いずれの場合も、接触抵抗を実施例Ｉで示した
ように低くすることができる。さらに、あらかじめ形成
されたシリサイド化ソースドレイン領域に対するコンタ
クト形成にも適用できろため、シリサイド化ソース・ト
レイン構造を変えることなく良好なコンタクトが形成で
き、シリサイド化ソース・トレイン構造により達成でき
る素子特性の向上を維持できる。特に、シリサイド化ソ
ース・ドレイン領域の面積増大を生じる部分（コンタク
ト穴開けの位置合せ誤差で生じた基板露出部）もあるた
め、シリサイド膜／拡散層との接触抵抗を、その面積分
だけ低下できる。

〔発明の効果〕

本発明によれば、コンタクト穴開は後に、窒化チタン膜
およびチタンシリサイド膜を自己整合的に形成できるの
で、コンタクト穴開は後の接合を浅く、かつ、低抵抗に
形成でき素子特性が向上し。

さらに、窒化チタン膜を必要とする製造工程において、
窒化チタン膜の形成および加工という工程を取り除くこ
とができ上記工程が簡素化される、という効果がある、
また、チタンシリサイド形成を含むことから、他のシリ
サイド材料で構成されたシリサイド化拡散層へのコンタ
クト形成にも適用できるため、種々の半導体素子の拡散
層のコンタクト形成に応用できる、という効果がある。

【図面の簡単な説明】

第１図は本発明の詳細な説明する図、第２図は本発明の
詳細な説明するための図、および、第３図乃至第４図は
本発明の実施例を示す工程図である。１・・・シリコン基板、２，１３．２９・・・フィール
ド酸化膜、３，９・・・拡散層、４，１９．３６・・・
Ｐ　Ｓ　Ｇ膜、５，２５．４４・・・アルミニウム電極
・配給。６・・・損傷領域、７９２３＋　４１・・・窒化チタン
膜。８．２１，３３．３８・・・チタンシリサイド膜、１０
．２０．３７・・・チタン金属膜、１１・・・不純物イ
オン、１２．２６・・・Ｐ型およびｎ型シリコン基板、
ｉ４，３０・・・グー１−絶縁膜（ゲート酸化膜）、１
５．３１・・・多結晶シリコン電極、１６・・・ｎ−拡
散層、１７・・・サイドウオール、１８，２４，３５゜
４３・・・ｎ３拡散層、２２’　、４０・・・リンイオ
ン、２２・・・イオン打込み層、２７・・・ｐ−ウェル
拡散層、２８・・・Ｐ型フィールド拡散層、３２・・・
シリコン酸化膜、３４．４２・・・ｐ９９拡散、３９・
・・ホウ素イオン。　　　　　　　　　　　　　　　　
　　　　　、−代理人　弁理士　小川勝男゛・、￥３１図 ”１３２　　図ｔ！　番　舎　４　＋　！　４　赤　壷　◆　各　十−′
−１７Ｔ３図１り

Claims

【特許請求の範囲】

　拡散層またはシリサイド膜を表面に有する拡散層に、
パッシベーション膜加工後電極・配線を行なう際、上記
パッシベーション膜を加工しコンタクト穴開けをしたの
ち、チタン金属膜を堆積し、アニール処理により上記穴
明け部にのみ自己整合的にチタンシリサイド膜を形成し
、上記パッシベーション膜上の未反応チタン膜を選択的
に除去し、次いで、上記チタンシリサイド膜の一部また
は全部を窒化させ、その後、上記拡散層と同じ導電型の
拡散層できる不純物を、上記チタンシリサイド膜または
上記窒化により形成された膜下に導入したのち、電極形
成および配線形成を行うことを特徴とする半導体装置の
製造方法。