JPS596577A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPS596577A JPS596577A JP11545082A JP11545082A JPS596577A JP S596577 A JPS596577 A JP S596577A JP 11545082 A JP11545082 A JP 11545082A JP 11545082 A JP11545082 A JP 11545082A JP S596577 A JPS596577 A JP S596577A
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- point metal
- high melting
- film
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 31
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 238000002844 melting Methods 0.000 claims abstract description 26
- 230000008018 melting Effects 0.000 claims abstract description 26
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000000126 substance Substances 0.000 claims abstract description 5
- 239000003990 capacitor Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims 1
- 229910021341 titanium silicide Inorganic materials 0.000 claims 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 1
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 1
- 239000000203 mixture Substances 0.000 abstract description 17
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 230000002159 abnormal effect Effects 0.000 abstract description 7
- 238000004544 sputter deposition Methods 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 2
- 229910015861 MSix Inorganic materials 0.000 abstract 1
- 229910052786 argon Inorganic materials 0.000 abstract 1
- 239000007789 gas Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 239000000843 powder Substances 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 229910016006 MoSi Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 241000238558 Eucarida Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000003746 feather Anatomy 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- -1 tungsten (W) Chemical class 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
- H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置とその製造方法に係り、特に低抵抗
の電極及び配線形成羽料（以下単に電極材料と略称する
）として用いられる高融点金属シリサイド層を用いて好
適な半導体装置とその製造方法に関するものである。
の電極及び配線形成羽料（以下単に電極材料と略称する
）として用いられる高融点金属シリサイド層を用いて好
適な半導体装置とその製造方法に関するものである。
従来、電極拐料として紘ボリシリコンが多く用いられて
いた。しかし不純物を十分に拡散させても、（膜厚を３
０００〜４０００Ｘとした場合）そのシート抵抗は、２
０Ω／ロ以下にすることは非常に困難であった。一方、
半導体装置は高機能化が要求されてきており、そのため
この電極材料のシート抵抗ヲポリシリコンの１／１ｏ程
度にすることが必要でおる。このような要求を満たすも
のとして高融点金属のシリサイド膜、特にモリブデンシ
リサイド膜が多く研究開発されている。
いた。しかし不純物を十分に拡散させても、（膜厚を３
０００〜４０００Ｘとした場合）そのシート抵抗は、２
０Ω／ロ以下にすることは非常に困難であった。一方、
半導体装置は高機能化が要求されてきており、そのため
この電極材料のシート抵抗ヲポリシリコンの１／１ｏ程
度にすることが必要でおる。このような要求を満たすも
のとして高融点金属のシリサイド膜、特にモリブデンシ
リサイド膜が多く研究開発されている。
モリブデンシリサイドの熱的に安定な組成比は化学式で
表わすとＭｏ８１．と言われておυ、従来、研究・開発
されている膜もこの組成比をもった膜であった。
表わすとＭｏ８１．と言われておυ、従来、研究・開発
されている膜もこの組成比をもった膜であった。
しかしながら前述のＭｏ Ｓ ｉ 、なる組成をもった
モリブデンシリサイド膜を、高温の酸化性算囲気にさら
した場合、膜に多大のストレスが発生し、膜自身にクラ
ックが生じはがれる等の問題（異常酸化）が発生し、ま
た原因は不明であるがＭＯ８） ５ンジスタの特性も変
化し、酸化に対して不安定であった。
モリブデンシリサイド膜を、高温の酸化性算囲気にさら
した場合、膜に多大のストレスが発生し、膜自身にクラ
ックが生じはがれる等の問題（異常酸化）が発生し、ま
た原因は不明であるがＭＯ８） ５ンジスタの特性も変
化し、酸化に対して不安定であった。
また一般にモリブデンシリサイドはＭＯＳｉ２．Ｍｏ１
Ｓ１ 。
Ｓ１ 。
Ｍｏ、８輸なる三つの組成比をもったものが存在し、熱
的に安定している本のはＭｏ ８ ｉ 、であるといわ
れている。このため電極材料として用いる場合、Ｍｏ８
ｉ。
的に安定している本のはＭｏ ８ ｉ 、であるといわ
れている。このため電極材料として用いる場合、Ｍｏ８
ｉ。
なる組成比をもったシリサイド膜を使用するのが一般的
であった。
であった。
このＭｏ ８１ 、膜で種々研究・開発したところ、１
０００℃の高温酸化性雰囲気中にこの膜をさらすと、こ
の膜表面に８１０．膜が形成されるが、時として局部的
に異常酸化が発生し、ＭｏＳｉ！膜に穴やクラック、時
には膜のはがれが発生し、半導体素子に用いて好ましく
ない結果が得られた。
０００℃の高温酸化性雰囲気中にこの膜をさらすと、こ
の膜表面に８１０．膜が形成されるが、時として局部的
に異常酸化が発生し、ＭｏＳｉ！膜に穴やクラック、時
には膜のはがれが発生し、半導体素子に用いて好ましく
ない結果が得られた。
一方またＪｏｕｒｎａｌ Ｆ２１ｅｃｔｒｏ Ｃｈｅｍ
ｌｃａｌ ８ｏｃ１ｅｔｙ 、 Ｖｏｌ １２８ 。
ｌｃａｌ ８ｏｃ１ｅｔｙ 、 Ｖｏｌ １２８ 。
Ｎｏ１ｌ、 Ｐ２４０２． ＮＯＶ、 １９８１には、
モリブデン・シリサイドのモリブデンとシリコンの組成
比をかえたときのＭＯ８構造のフラットバンド電圧（Ｖ
ＦＲ）の変化を示す図が示されている。この文献によれ
は、モリブデンとシリコンの割合によって、シリサイド
の仕事関数が変化することが示されておシ、シリサイド
・ゲートを実現する上での難点の１つであると記載され
ている。
モリブデン・シリサイドのモリブデンとシリコンの組成
比をかえたときのＭＯ８構造のフラットバンド電圧（Ｖ
ＦＲ）の変化を示す図が示されている。この文献によれ
は、モリブデンとシリコンの割合によって、シリサイド
の仕事関数が変化することが示されておシ、シリサイド
・ゲートを実現する上での難点の１つであると記載され
ている。
本発明は上記点に鑑みなされたもので、高温の酸化工程
を経た後も安定な高融点金属シリサイド層を有する半導
体装置及びその製造方法を提供することを目的とするも
のである。
を経た後も安定な高融点金属シリサイド層を有する半導
体装置及びその製造方法を提供することを目的とするも
のである。
本発明は化学式Ｍ８１ｘで表わされる高融点金属シリサ
イドのＸ値を２＜Ｘ≦４．０とした高融点金属シリサイ
ド層によって導電層を形成したことを特徴とする半導体
装置及びその製造方法を提供するものである。
イドのＸ値を２＜Ｘ≦４．０とした高融点金属シリサイ
ド層によって導電層を形成したことを特徴とする半導体
装置及びその製造方法を提供するものである。
以下、実施例に従って本発明の詳細な説明する。
第１図に示すように、拡散層（３）を有する半導体基体
（１）上に絶縁膜あるいはゲート絶縁膜（２）を介して
高融点金属シリサイド層例えばモリブデン・シリサイド
層（４）を形成する。高融点金属シリサイドは種々の方
法で形成することができる。第２図はその方法を示すも
ので、真空槽（２０）内に半導体基板（２１）を設け、
約６０（ｍ）へだてて高純度のモリプデ／ （２２）と
シリ＊ ｙ （２４） ヲ配［Ｌ、約１０−’（Ｔｏｒ
ｒ）の真空度にした後アルゴンガス（Ａｒ）をバリアプ
ルパルプ（２６）を介しテ２ Ｘ ＩＱ−”（Ｔｏｒｒ
） ｃＤ圧力ｔテｓ人し３〜４分間スパッタリングを行
い、半導体基板（２１）上に、モリブデン・シリサイド
層（２８）を形成する。モリブデンシリサイド層（２８
）の膜厚はスパッタリングの時間によって制御できる。
（１）上に絶縁膜あるいはゲート絶縁膜（２）を介して
高融点金属シリサイド層例えばモリブデン・シリサイド
層（４）を形成する。高融点金属シリサイドは種々の方
法で形成することができる。第２図はその方法を示すも
ので、真空槽（２０）内に半導体基板（２１）を設け、
約６０（ｍ）へだてて高純度のモリプデ／ （２２）と
シリ＊ ｙ （２４） ヲ配［Ｌ、約１０−’（Ｔｏｒ
ｒ）の真空度にした後アルゴンガス（Ａｒ）をバリアプ
ルパルプ（２６）を介しテ２ Ｘ ＩＱ−”（Ｔｏｒｒ
） ｃＤ圧力ｔテｓ人し３〜４分間スパッタリングを行
い、半導体基板（２１）上に、モリブデン・シリサイド
層（２８）を形成する。モリブデンシリサイド層（２８
）の膜厚はスパッタリングの時間によって制御できる。
シリコンとモリブデンに印加される電力を変化させるこ
とによって半導体基板（２１）上に形成されるシリサイ
ド膜のシリコンとモリブデンの組成比を自由に選択する
ことができる。本実施例ではＯ〜１（ＫＷ）の電力を印
加した。次に、酸化性雰囲気中で約１ｏｏｏ℃の熱処理
を施こした。この熱処理は、高融点金属を結晶化させる
ものであり、屋素雰囲気中であってもよいし、さらには
、レーザービーム等の照射によシ結晶化を行なってよい
。
とによって半導体基板（２１）上に形成されるシリサイ
ド膜のシリコンとモリブデンの組成比を自由に選択する
ことができる。本実施例ではＯ〜１（ＫＷ）の電力を印
加した。次に、酸化性雰囲気中で約１ｏｏｏ℃の熱処理
を施こした。この熱処理は、高融点金属を結晶化させる
ものであり、屋素雰囲気中であってもよいし、さらには
、レーザービーム等の照射によシ結晶化を行なってよい
。
以上の説明では、８１及びＭＯをターゲットにし、同時
スパッタ法によｐＭｏ８ｉ膜の形成を示したが、他には
シリサイド粉末をＨｏｔ Ｉ ｐｒｅｓｓ法によって形
成したターゲットを使用してスパッタ法で形成すること
も可能である。この場合、Ｍｏ８ｉ、の粉末と８１の粉
末の混合比を変化させることによって高融点金属とシリ
コンの組成比を変化させることかでらる。更に、シリコ
ンとメタルをそれぞれ別のヒータあるいは電子銃を使用
して同時に蒸着する方法によることもできる。また、気
相成長法を用いても可能である。
スパッタ法によｐＭｏ８ｉ膜の形成を示したが、他には
シリサイド粉末をＨｏｔ Ｉ ｐｒｅｓｓ法によって形
成したターゲットを使用してスパッタ法で形成すること
も可能である。この場合、Ｍｏ８ｉ、の粉末と８１の粉
末の混合比を変化させることによって高融点金属とシリ
コンの組成比を変化させることかでらる。更に、シリコ
ンとメタルをそれぞれ別のヒータあるいは電子銃を使用
して同時に蒸着する方法によることもできる。また、気
相成長法を用いても可能である。
次に、以上説明した方法で形成した高融点金属とシリコ
ンとの組成比と各種特性の関係について述べる。例えば
モリブデン・シリサイドをＭｏ Ｓ ｌ ｘと表現した
場合、このＸを種々変化させた時の膜の性質を以下に示
す。
ンとの組成比と各種特性の関係について述べる。例えば
モリブデン・シリサイドをＭｏ Ｓ ｌ ｘと表現した
場合、このＸを種々変化させた時の膜の性質を以下に示
す。
第３図はＭｏ５Ｉｘの膜厚３０００Ａの場合のＭｏＳ
ｌ ｘの組成比Ｘとシート抵抗の関係を示す図である。
ｌ ｘの組成比Ｘとシート抵抗の関係を示す図である。
第３図に示されるようにＳＮが増加するとともにシート
抵抗が増加する。即ち、今後ＬＳＩが大規模になるに従
い、配線が細くなシ、抵抗が高くなる傾向があるが、こ
れは配線による遅延時間を増加させることになるため、
この配線抵抗を下げる必要がある。従って配線抵抗つま
り、シート抵抗は小さいほうが望ましく、モリブデン・
シリサイド膜を用いた場合は第４図に示すように、Ｍｏ
５ｌｘの組成比Ｘはほぼ４．０以下が良いことがわかる
。
抵抗が増加する。即ち、今後ＬＳＩが大規模になるに従
い、配線が細くなシ、抵抗が高くなる傾向があるが、こ
れは配線による遅延時間を増加させることになるため、
この配線抵抗を下げる必要がある。従って配線抵抗つま
り、シート抵抗は小さいほうが望ましく、モリブデン・
シリサイド膜を用いた場合は第４図に示すように、Ｍｏ
５ｌｘの組成比Ｘはほぼ４．０以下が良いことがわかる
。
また第４図は１０００’Ｏでモリブデン・シリサイド膜
を酸化させた場合の異常酸化の相対度数とＭｏ８１ｘの
組成比Ｘの関係を示す図である。ｘ ＝ ２を境にして
大きく変化しＸが２より大きくなると危機に異常配化が
減少した。
を酸化させた場合の異常酸化の相対度数とＭｏ８１ｘの
組成比Ｘの関係を示す図である。ｘ ＝ ２を境にして
大きく変化しＸが２より大きくなると危機に異常配化が
減少した。
更に、第５図は、モリブデン・シリサイド膜（ＭＯ８ｌ
ｘ ）の組成比Ｘと熱による膜のストレスの関係を示す
図である。図に示されるように、組成比ｘ ＝ ２を境
にしてストレスが減少している。
ｘ ）の組成比Ｘと熱による膜のストレスの関係を示す
図である。図に示されるように、組成比ｘ ＝ ２を境
にしてストレスが減少している。
高融点金属シリナイドにおいてゲート磁極及びキャパシ
タ電極を形成した際に発生するめくり上がυやはがれは
ストレスを減少させることによって防止でき、実効チャ
ネル長を精度よく設計できる。
タ電極を形成した際に発生するめくり上がυやはがれは
ストレスを減少させることによって防止でき、実効チャ
ネル長を精度よく設計できる。
以上の４とからＸが２以下では異常酸化が生じるが、２
より大きくなると異常酸化しなくなる。
より大きくなると異常酸化しなくなる。
しかし一方、第３図からＸがあまり大きくなると膜のシ
ート抵抗が増大する。この限界値は４．０である。以上
のことを考えあわせるとＭｏＳＭｘの組成比Ｘの値が２
＜Ｘ≦４．０の時、モリブデンシリサイド膜として半導
体装置に用いて好適でおる。特に組成比ｘ ＝ ２．２
〜３．５が半導体素子に用いて最適である。
ート抵抗が増大する。この限界値は４．０である。以上
のことを考えあわせるとＭｏＳＭｘの組成比Ｘの値が２
＜Ｘ≦４．０の時、モリブデンシリサイド膜として半導
体装置に用いて好適でおる。特に組成比ｘ ＝ ２．２
〜３．５が半導体素子に用いて最適である。
以上述べたように、化学式Ｍ Ｓ ｌ ｘで、表わされ
る高融点金属シリサイドのＸ値を２＜Ｘ≦４．０とした
高融点金属シリサイド層を形成すれば良いことがわかる
。この値に制御するため、前述の製造方法では高融点金
属とシリコンの印加電力を適切に設定して行なえば良い
。
る高融点金属シリサイドのＸ値を２＜Ｘ≦４．０とした
高融点金属シリサイド層を形成すれば良いことがわかる
。この値に制御するため、前述の製造方法では高融点金
属とシリコンの印加電力を適切に設定して行なえば良い
。
次に本発・明の高融点金属シリサイド膜をダイナミック
メモリに応用した場合を実施例に従い説明する。第６図
に示すように半導体基板（６１）に、絶縁膜（６２）を
介して、前述の高融点金属シリサイド膜（６４）を形成
する。この高融点金属シリサイド膜をダイナミックメモ
リに応用した場合、ダイナミック・メモリに今後要求さ
れている微細化及び、高速化のための低抵抗化が可能で
ある１、ｔた上記組成比で形成された膜はフラットバン
ド電圧（ｖＦｎ）即ち、トランジスタのしきい値電圧（
ＶＴＲ）の変動が第７図に示すように小さいため、トラ
ンジスタあるいは上記高融点金属シリサイド膜によって
この膜下のチャネルを制御する半導体素子に用いて好適
である。他の応用例として半導体素子の配線電極等に用
いることもできる。
メモリに応用した場合を実施例に従い説明する。第６図
に示すように半導体基板（６１）に、絶縁膜（６２）を
介して、前述の高融点金属シリサイド膜（６４）を形成
する。この高融点金属シリサイド膜をダイナミックメモ
リに応用した場合、ダイナミック・メモリに今後要求さ
れている微細化及び、高速化のための低抵抗化が可能で
ある１、ｔた上記組成比で形成された膜はフラットバン
ド電圧（ｖＦｎ）即ち、トランジスタのしきい値電圧（
ＶＴＲ）の変動が第７図に示すように小さいため、トラ
ンジスタあるいは上記高融点金属シリサイド膜によって
この膜下のチャネルを制御する半導体素子に用いて好適
である。他の応用例として半導体素子の配線電極等に用
いることもできる。
また本実施例においては高融点金属としてモリブデン（
Ｍｏ ）を使用した場合について説明したがこれに限定
されるものではなく、他の高融点金属としてタングステ
ン（Ｗ） 、タンタル（Ｔａ）、チタン（ＴＩ）等を用
いても可能である。
Ｍｏ ）を使用した場合について説明したがこれに限定
されるものではなく、他の高融点金属としてタングステ
ン（Ｗ） 、タンタル（Ｔａ）、チタン（ＴＩ）等を用
いても可能である。
以上述べたように本発明によれば、導電層として高融点
金属シリサイドを使用するため、今までの多結晶シリコ
ンによって使用されていた製造プロセスが使用できるた
め、プロセス設計が容易である。また、多結晶シリコン
に比べ抵抗が１桁低いため、配線電極として用いた場合
、半導体素子の高速化が実現できる。更に、高温酸化性
雰囲気のもとて安定な保護膜ができ、イオン打ち込みに
対してマスクとなり、拡散領域がセルフ・アライしで形
成でき、更にＳｔＯ，との密着性が良いためゲート電極
、あるいは容量電極として用いることができる。
金属シリサイドを使用するため、今までの多結晶シリコ
ンによって使用されていた製造プロセスが使用できるた
め、プロセス設計が容易である。また、多結晶シリコン
に比べ抵抗が１桁低いため、配線電極として用いた場合
、半導体素子の高速化が実現できる。更に、高温酸化性
雰囲気のもとて安定な保護膜ができ、イオン打ち込みに
対してマスクとなり、拡散領域がセルフ・アライしで形
成でき、更にＳｔＯ，との密着性が良いためゲート電極
、あるいは容量電極として用いることができる。
第１図は本発明に係るＭＯ８型トランジスタを示す断面
図、第２図は本発明に係る高融点金属シリサイド膜を形
成するだめの装置の断面図、第３図は本発明に係るモリ
ブデンシリサイド層ＭｏＳ Ｉ ＸのＸ値とシート抵抗
との関係を示す図、第４図は本発明に係るモリブデンシ
リサイド層Ｍｏ８ｔｘのＸ値と異常酸化の相対頻度との
関係を示す図、第５図は本発明に係るモリブデンシリサ
イド層Ｍｏ ８１貫のＸ値と熱ストレスとの関係を示す
図、第６図は本発明に係る高融点金属シリサイド層をＭ
ＯＳトランジスタに使用した場合の断面図、第７図は本
発明に係るモリブデンシリサイド膜Ｍｏ ８ ｉ ｘの
Ｘ値とフラットバンド電圧（ＶＦＢ）との関係を示す図
である。 図において １．２１．６１・・・・・半導体基板。 ２．６２・・・・・絶縁膜。 ４．２８．６４・・・・・高融点金属シリサイド膜。 加・・・・・・・・・真空装置。 ２２．２４ ・・・・・・・ タ − ゲ
ッ ト 。 （７３１７）−代理人 弁理士 則近憲佑（ほか１名） １１図 輩２０ Ｉ 箪３図 １／；４図 ＭｏＳｉｘ ｔｏ Ｘ４ｔ 第５図 Ｔ６図 第７図 ＭｏＳ；ｘｎχ４．ｔ ３３７
図、第２図は本発明に係る高融点金属シリサイド膜を形
成するだめの装置の断面図、第３図は本発明に係るモリ
ブデンシリサイド層ＭｏＳ Ｉ ＸのＸ値とシート抵抗
との関係を示す図、第４図は本発明に係るモリブデンシ
リサイド層Ｍｏ８ｔｘのＸ値と異常酸化の相対頻度との
関係を示す図、第５図は本発明に係るモリブデンシリサ
イド層Ｍｏ ８１貫のＸ値と熱ストレスとの関係を示す
図、第６図は本発明に係る高融点金属シリサイド層をＭ
ＯＳトランジスタに使用した場合の断面図、第７図は本
発明に係るモリブデンシリサイド膜Ｍｏ ８ ｉ ｘの
Ｘ値とフラットバンド電圧（ＶＦＢ）との関係を示す図
である。 図において １．２１．６１・・・・・半導体基板。 ２．６２・・・・・絶縁膜。 ４．２８．６４・・・・・高融点金属シリサイド膜。 加・・・・・・・・・真空装置。 ２２．２４ ・・・・・・・ タ − ゲ
ッ ト 。 （７３１７）−代理人 弁理士 則近憲佑（ほか１名） １１図 輩２０ Ｉ 箪３図 １／；４図 ＭｏＳｉｘ ｔｏ Ｘ４ｔ 第５図 Ｔ６図 第７図 ＭｏＳ；ｘｎχ４．ｔ ３３７
Claims (1)
- 【特許請求の範囲】 １、化学式ＭＳｔｘで表わされる高融点金属シリサイド
のＸ値を２＜ｘ≦４．０とした高融点金属シリサイド層
によって導電層を形成したことを特徴とする半導体装置
。 ２、前記島融点金属シリサイド層がモリブデンシリサイ
ド、タングステンシリサイド、チタンシリサイド、タン
タルシリサイドの内の少なくとも１つよシ成ることを特
徴とする特許 第１項記載の半導体装置。 ３、前記導電層を電界効果型トランジスタの、ゲート電
極に使用したことを特徴とする前記特許請求の範囲第１
項または第２項記載の半導体装置。 ４、前記導電層を容量電極として使用したことを特徴と
する前記特許請求の範囲第１項または第２項記載の半導
体装置。 ５、前記導電層を、配線電極として使用したことを特徴
とする前記特許請求の範囲第１項または第２項記載の半
導体装置。 ６、化学式Ｍ ８１ｘで表わされる高融点金属シリサイ
ドのＸ値を２＜Ｘ≦４，０にした高融点金属シリサイド
層を半導体基板に絶縁層を介して形成する工程と、この
高融点金属シリサイド層を結晶化させる工程とを具備し
たことを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11545082A JPS596577A (ja) | 1982-07-05 | 1982-07-05 | 半導体装置とその製造方法 |
| DE8383106554T DE3373954D1 (en) | 1982-07-05 | 1983-07-05 | Semiconductor device having a conductive layer consisting of a high-melting point metal silicide and a method for manufacturing such a semiconductor device |
| EP19830106554 EP0100454B2 (en) | 1982-07-05 | 1983-07-05 | Semiconductor device having a conductive layer consisting of a high-melting point metal silicide and a method for manufacturing such a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11545082A JPS596577A (ja) | 1982-07-05 | 1982-07-05 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS596577A true JPS596577A (ja) | 1984-01-13 |
Family
ID=14662846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11545082A Pending JPS596577A (ja) | 1982-07-05 | 1982-07-05 | 半導体装置とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0100454B2 (ja) |
| JP (1) | JPS596577A (ja) |
| DE (1) | DE3373954D1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59207623A (ja) * | 1983-05-05 | 1984-11-24 | スタンダ−ド・テレフオンズ・アンド・ケ−ブルス・パブリツク・リミテツドカンパニ− | 半導体装置の製造方法 |
| JPS61178474A (ja) * | 1985-01-30 | 1986-08-11 | 日立金属株式会社 | スパッタリング膜の製造方法 |
| JPS63143841A (ja) * | 1986-12-08 | 1988-06-16 | Nec Corp | 半導体集積回路装置およびその製造方法 |
| JPH0234919A (ja) * | 1988-12-21 | 1990-02-05 | Hitachi Metals Ltd | スパッタリング装置用ターゲット |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60234364A (ja) * | 1984-05-07 | 1985-11-21 | Toshiba Corp | 半導体装置 |
| JPS62219966A (ja) * | 1986-03-22 | 1987-09-28 | Toshiba Corp | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IN143383B (ja) * | 1974-06-13 | 1977-11-12 | Rca Corp | |
| US4180596A (en) * | 1977-06-30 | 1979-12-25 | International Business Machines Corporation | Method for providing a metal silicide layer on a substrate |
| DE3027954A1 (de) * | 1980-07-23 | 1982-02-25 | Siemens AG, 1000 Berlin und 8000 München | Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben |
-
1982
- 1982-07-05 JP JP11545082A patent/JPS596577A/ja active Pending
-
1983
- 1983-07-05 DE DE8383106554T patent/DE3373954D1/de not_active Expired
- 1983-07-05 EP EP19830106554 patent/EP0100454B2/en not_active Expired
Non-Patent Citations (1)
| Title |
|---|
| JOURNAL OF APPLIED PHYSICS * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59207623A (ja) * | 1983-05-05 | 1984-11-24 | スタンダ−ド・テレフオンズ・アンド・ケ−ブルス・パブリツク・リミテツドカンパニ− | 半導体装置の製造方法 |
| JPS61178474A (ja) * | 1985-01-30 | 1986-08-11 | 日立金属株式会社 | スパッタリング膜の製造方法 |
| JPS63143841A (ja) * | 1986-12-08 | 1988-06-16 | Nec Corp | 半導体集積回路装置およびその製造方法 |
| JPH0234919A (ja) * | 1988-12-21 | 1990-02-05 | Hitachi Metals Ltd | スパッタリング装置用ターゲット |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3373954D1 (en) | 1987-11-05 |
| EP0100454B2 (en) | 1991-12-04 |
| EP0100454B1 (en) | 1987-09-30 |
| EP0100454A1 (en) | 1984-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4180596A (en) | Method for providing a metal silicide layer on a substrate | |
| JP3045946B2 (ja) | 半導体デバイスの製造方法 | |
| JPH08274334A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPS596577A (ja) | 半導体装置とその製造方法 | |
| US4526665A (en) | Method of depositing fully reacted titanium disilicide thin films | |
| RU2113034C1 (ru) | Полупроводниковое устройство, обладающее двухслойной силицидной структурой и способы его изготовления /варианты/ | |
| US5545925A (en) | Semiconductor device having a metallic silicide layer for improved operational rates | |
| JPS63204743A (ja) | 半導体装置の製造方法 | |
| JP2522924B2 (ja) | 金属シリサイド膜の形成方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPS5863165A (ja) | 多層電極構造を有した半導体装置 | |
| Kwong | Rapid thermal annealing of co-sputtered tantalum silicide films | |
| JPS61216331A (ja) | 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法 | |
| JP2933351B2 (ja) | 半導体素子の製造方法 | |
| KR100264029B1 (ko) | 티타늄 실리사이드막을 가진 반도체 장치 제조 방법 | |
| JPS5951549A (ja) | 集積回路装置の製造方法 | |
| JPH05279846A (ja) | スパッタ用ターゲット及びスパッタＴｉＯＮ膜成膜方法 | |
| JPS61135156A (ja) | 半導体装置およびその製造方法 | |
| JPH0316214A (ja) | 絶縁膜の製造方法 | |
| JP2773937B2 (ja) | 半導体装置の製造方法 | |
| JP3352246B2 (ja) | 半導体装置及びその製造方法 | |
| JPH088205A (ja) | 半導体素子の製造方法 | |
| JPS5898921A (ja) | 配線電極形成方法 | |
| JPH0273669A (ja) | 半導体装置 | |
| JPS61220442A (ja) | 電極配線の製造方法 |