KR100352661B1 - 반도체 소자 배선용 구리 박막의 증착속도를 높이기 위한전처리 세정방법 - Google Patents
반도체 소자 배선용 구리 박막의 증착속도를 높이기 위한전처리 세정방법 Download PDFInfo
- Publication number
- KR100352661B1 KR100352661B1 KR1020000006155A KR20000006155A KR100352661B1 KR 100352661 B1 KR100352661 B1 KR 100352661B1 KR 1020000006155 A KR1020000006155 A KR 1020000006155A KR 20000006155 A KR20000006155 A KR 20000006155A KR 100352661 B1 KR100352661 B1 KR 100352661B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- layer
- thin film
- film
- wiring
- Prior art date
Links
- 239000010949 copper Substances 0.000 title claims abstract description 122
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 118
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 117
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000008021 deposition Effects 0.000 title description 16
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims abstract description 94
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 47
- 239000010409 thin film Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims description 53
- 238000004544 sputter deposition Methods 0.000 claims description 19
- 238000005229 chemical vapour deposition Methods 0.000 claims description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 11
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 4
- 239000012159 carrier gas Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 78
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 26
- 238000000151 deposition Methods 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 239000010936 titanium Substances 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000003870 refractory metal Substances 0.000 description 6
- 238000001878 scanning electron micrograph Methods 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- 230000027756 respiratory electron transport chain Effects 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000009834 vaporization Methods 0.000 description 4
- 230000008016 vaporization Effects 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910016344 CuSi Inorganic materials 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910010282 TiON Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000053 physical method Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000002203 pretreatment Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000012691 Cu precursor Substances 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 101150003085 Pdcl gene Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 235000019892 Stellar Nutrition 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000012153 distilled water Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- -1 palladium ions Chemical class 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000012798 spherical particle Substances 0.000 description 1
- 238000005211 surface analysis Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자 배선용 구리 박막 및 그 제조방법에 관한 것으로서, 구체적으로는 기판 (1); 기판 (1) 위의 하지막 (2); 하지막 (2) 위의 팔라듐 층 (3); 및 팔라듐 층 (3) 위의 구리층 (4)으로 구성되는 것을 특징으로 하는 반도체 소자 배선용 구리 박막 및 그 제조방법에 관한 것이며, 본 발명에 의한 구리 박막은 종래의 것에 비해 비저항이 낮고 작동 신뢰성 및 기계적 특성이 우수하며, 특히 구리가 빠르고 균일하게 도포되는 특징을 갖는다.
Description
본 발명은 반도체 소자 배선용 구리 박막 및 그 제조방법에 관한 것으로서, 구체적으로는 기판 (1); 기판 (1) 위의 하지막 (2); 하지막 (2) 위의 팔라듐 층 (3); 및 팔라듐 층 (3) 위의 구리층 (4)으로 구성되는 것을 특징으로 하는 반도체 소자 배선용 구리 박막 및 그 제조방법에 관한 것이다.
반도체 소자의 제조 기술이 점차 초고집적 (ULSI)화 되면서 회로의 크기가 줄어들어 배선의 폭이 0.5 ㎛ 이하로까지 감소되었으며, 이에 따라 여러 가지 문제점이 대두되었다.
반도체 소자의 유효 채널 길이가 작아질수록 배선의 폭은 좁아지고 길이는 늘어나, 결과적으로 더 이상은 무시할 수 없을 만큼 배선의 저항이 증가하게 된다.유효 채널 길이가 0.75 ㎛ 이상이 되면 전체 지연 시간 중 다음 단계로의 입력 용량 (input capacitance)에 의한 지연 시간이 대부분을 차지하나, 0.25 ㎛ 이하가 되면 배선부에 의한 지연 시간이 전체 지연 시간의 반 이상을 차지한다 (Pei-Lin Pai,VMIC Conf., June 1989, 258). 따라서 우수한 성능의 초고집적 회로를 제조하기 위해서는 배선의 저항을 낮추는 것이 중요하다. 또한 전자이동 (electromigration)의 내성도 커야 한다.
종래에는 반도체 소자용 배선으로는 주로 알루미늄이나 텅스텐의 합금이 사용되어 왔다. 그러나 알루미늄은 비저항이 3∼4 μΩ·㎝이나 되기 때문에 RC 지연 시간을 연장시킬 뿐만 아니라 회로의 소형화로 배선의 단면적이 크게 감소되어 단위 길이당 전기 저항도 크게 증가하는 문제점이 있다. 또한 텅스텐의 경우 전자이동에 대한 저항성은 크지만 7∼8 μΩ·㎝이나 되는 높은 비저항으로 인해 그 효과가 상쇄되어 버린다. 따라서 종래 반도체 소자의 배선으로 사용되던 재료에 비해 비저항이 낮고 작동의 신뢰성도 우수한 새로운 재료를 개발하고자 노력해 왔으며, 현재 가장 유력한 후보로 떠오르고 있는 물질이 구리이다.
종래 배선 재료로 사용되고 있던 물질과 구리의 전자이동 내성을 비교해 보면, 실온 (300 K)일 때 알루미늄 합금보다는 구리의 내성이 더 우수하다 (T. Ohmiet al.,IEDM, 1991, 285) (도 1참조).도 1에서 세로축의 τ·J2은 전자이동 내성을 나타내며, τ와 J는 각각 비저항이 5 % 증가한 시간 (life time)과 스트레스 전류 밀도 (stress current density)를 나타낸다. 또한도 1로부터 구한 활성화 에너지의 경우에도 하기표 1에서 볼 수 있듯이, 구리의 값이 알루미늄 합금보다 약 2배 이상이다. 즉, 전자이동에 대한 구리의 저항성이 알루미늄 합금보다 더 크다는 것을 의미한다.
| 층간 연결 재료 | 활성화 에너지a |
| 알루미늄-실리콘 | 0.427 eV |
| 알루미늄-실리콘-구리 | 0.617 eV |
| 순수한 알루미늄 | 0.591 eV |
| 구리b | 1.225 eV |
| a:도 1로부터 최소자승법으로 구한 것.b: 450 ℃에서 30분간 열처리한 것. |
한편 반도체 소자용 배선 재료로 구리를 적용하기 위해서는 구리의 안정적인 증착, 구리 배선의 패턴화 및 구리가 SiO2막을 통과하여 실리콘 기판 내로 확산해 들어가는 등의 열적 안정성 문제를 해결해야 한다.
구리는 실리콘 기판과 직접 접촉하고 있을 때는 물론 SiO2등의 절연층과 접촉하고 있을 경우에도 절연막을 통과하여 활성 영역 내로 확산 침투할 수 있다. 구리는 실리콘 내에서 깊은 에너지준위의 불순물(deep level dopant) 역할을 하므로 실리콘 에너지 밴드의 금지대에서 깊은 에너지준위(deep level)를 형성한다. 그 결과 전하 운반체 (charge carrier)에 대한 발생-재결합의 중심 (generation-recombination center) 역할을 하게 되고 p-n 접합 근처로 이동하여 누설 전류를 유발하기도 한다. 또한 구리는 CuSiX화합물의 형태로 석출되어 금속 산화물 반도체 축전지 (metal-oxide-semiconductor capacitor)에서 문턱 전압 (threshold voltage)을 변화시키고, 바이폴라 트랜지스터 (bipolar transistor)에서는 소수 운반체 (minority carrier)의 수명을 감소시켜 전류량을 떨어뜨리며, 광센서에서는 광자의 유속을 전하 다발(charge packet)이나 전류로 바꾸어 버림으로써 그 효율을 떨어뜨린다.
또한, 구리는 200 ℃이하의 온도에서도 반도체 기판과의 계면에서 실리사이드 (silicide, CuSi3)를 형성하는데, 생성된 CuSi3/실리콘 구조에서는 하부의 실리콘이 실온에서도 쉽게 산화되는 문제가 있다.도 2는 구리를 실리콘 위에 직접 증착시켜 고온에서 일정 시간 가열했을 때의 상변화를 도식화하여 나타낸 것으로, 처음 증착시킨 직후에는 구리와 실리콘의 경계가 뚜렷하지만 고온에서 가열함에 따라 그 경계에서 구리와 실리콘의 화합물 층이 나타나게 됨을 알 수 있다 (Stellar Q. Hong, Craig M. Comrie, Stephene W. Russell, James W. Mayer,J. Appl. Phys., 70 (7) 1991, 3655). 이러한 현상은 구리와 알루미늄 외의 다른 물질에서도 동일하게 나타난다.
따라서 상기와 같은 문제점을 해결하기 위해서는 구리 등의 도전층과 절연층 또는 반도체 기판 같은 하부 구조물 사이에 반드시 확산 방지막인 하지막을 도입해야 한다. 확산 방지막으로는 내화 금속 (Ti, Zr, Nb, Ta, Cr, W)이나 이들의 질화물 (TiN, TaN 등)이 사용되는 것으로 보고되어 있다 (미국 특허 제4,897,709호, 일본 특허공개공보 제61-183942호). 특히 실리콘 기판과 구리 사이에 확산 방지막으로 TiN을 사용한 경우에는도 3에서 볼 수 있듯이 500 ℃에서 한시간 동안 열처리하여도 구리의 확산이 일어나지 않는 것을 볼 수 있다.
한편 확산 방지막을 형성하기 위해서는 일반적으로 실리콘 및 실리콘 산화물 기판 위에 상기 내화 금속이나 내화 금속 질화물을 증착시키고 이어 그 위에 구리나 알루미늄 합금을 증착시킨다. 그러나 알루미늄이 아닌 구리를 도포할 때는 TiN과 같은 특정 하지막 위로는 상당히 불균일하게 도포되는 문제가 있다.
이를 해결하기 위해 구리/내화금속의 구조를 질화 처리하는 방법이 제시되었다 (Jian Li, J. W. Mayer, "Refractory Metal Nitride Encapsulation for Copper Wiring", MRS bulletin, June 1993). 이 방법에서는 Ti막을 스퍼터링법으로 도포한 다음 그 위에 화학 기상 증착법으로 구리막을 도포하고, 이어서 암모니아 (NH3) 분위기에서 열처리함으로써 하부의 Ti를 질화시켜 TiN막을 형성한다. 그러나 질화 열처리 공정 온도가 550℃ 정도인데 반해 CuTi의 생성 온도는 350℃ 정도로 낮기 때문에, Ti막과 구리 막의 계면에 CuTi 또는 Cu3Ti 등의 금속간 화합물이 생성되어 구리 배선의 비저항이 높아지게 되고 그 결과 회로의 작동 속도가 저하되는 문제가 발생하였다. 따라서 TiN은 구리의 확산 방지용 하지막으로 유용함에도 불구하고 상기와 같은 문제점으로 인해 사용에 제약이 따르고 있으며, 현재 반도체 소자 배선용 구리 박막을 균일하게 제조하는 방법은 아직 확립되어 있지 않은 실정이다.
이에 본 발명자들은 상기 문제점을 해결하기 위해 노력한 결과, 스퍼터링으로 TiN 하지막층을 형성한 후, 하지막 위에 스퍼터링으로 팔라듐 층을 도입함으로써 구리의 도포 분포가 균일하고 비저항이 낮은 반도체 소자 배선용 구리 박막을 형성할 수 있다는 것을 알아내어 본 발명을 완성하였다.
본 발명의 목적은 비저항이 낮고 작동 신뢰성 및 기계적 특성이 우수한 반도체 소자 배선용 구리 박막 및 그 제조방법을 제공하는 것이다.
도 1은 구리와 알루미늄 합금의 전자이동 내성을 나타내는 아레니우스 (Arrhenius)도를 나타낸 것이고,
도 2는 확산 방지막 없이 구리를 실리콘 위에 증착시켜 고온에서 일정 시간 가열했을 때의 상변화를 도식화한 것이고,
도 3은 실리콘 기판과 구리 층 사이에 확산 방지막으로 TiN/Ti를 사용한 경우 500 ℃에서 한시간 동안 열처리한 후의 에칭 시간 (시편 표면으로부터의 깊이)에 따른 농도 분포를 나타낸 것이고,
도 4는 본 발명에 의한 반도체 소자 배선용 구리 박막의 측면도이고,
도 5는 실시예에 의한 구리 박막 표면의 주사 전자 현미경 (SEM, scanning electron microscope) 사진이고,
도 6은 비교예 1에 의한 구리 박막 표면의 주사 전자 현미경 사진이고,
도 7은 TiN 층 위에 형성된 팔라듐 층의 주사 전자 현미경 사진이다.
도 8은 실시예에 의한 구리 박막의 X선 회절 분석 결과이고,
도 9는구리의 증착 온도에 따른 Cu/TiN 시편의 비저항의 변화를 나타낸 것이고,
도 10은 전처리 세정 방법에 따른 구리의 도포율을 나타낸 것이다.
<도면의 주요 부분에 대한 부호 설명>
1: 반도체 기판 2: 하지막
3: 팔라듐 층 4: 구리 도전층
상기 목적을 달성하기 위하여, 본 발명에서는 기판 (1) 위의 하지막 (2)과 구리 도전층 (4) 사이에 팔라듐 층 (3)이 존재하는 것을 특징으로 하는 반도체 소자 배선용 구리 박막 및 그 제조방법을 제공한다.
이하 본 발명을 상세히 설명한다.
본 발명에서는 기판 (1); 기판 (1)위의 하지막 (2); 하지막 (2) 위의 팔라듐 층 (3); 및 팔라듐 층 (3) 위의 구리층 (4)으로 구성되는 것을 특징으로 하는 반도체 소자 배선용 구리 박막을 제공한다.
이 때 상기 하지막 (2)은 Ti, Zr, Nb, Ta, Cr, W를 포함하는 내화 금속, 또는 이들 금속을 포함하는 화합물로 구성되는 것이 바람직하며, 더욱 바람직하기로는 Ti, TiN 또는 Ti와 TiN으로 구성된다.
또한 상기 기판 (1)과 하지막 (2) 사이에는 배선 패턴화를 용이하게 하기위해 절연층이 도입될 수 있으며, 예를 들어 SiO2같은 절연층이 도입될 수 있다.
기판 (1) 위의 하지막 (2) 위에 구리를 직접 도포하게 되면 구리 층이 불균일하게 형성될 뿐만 아니라 구리 배선의 비저항이 증가하는 문제점이 있었다. 그러나 하지막 (2)과 구리 층 (4) 사이에 활성화 층인 팔라듐 층 (3)을 도입함으로써 상기와 같은 문제를 해결할 수 있다. 즉, 본 발명에 의한 반도체 소자 배선용 구리 박막은 전체적으로 구리층이 균일하고 안정하게 형성되며, 배선의 비저항도 1.0∼2.0 μΩ·㎝로 종래 사용되던 물질보다 낮다.
또한 본 발명에서는
1) 스퍼터링 (sputtering)법에 의해 기판 (1) 위에 하지막 (2)을 형성하는 단계 (단계 1);
2) 스퍼터링 법에 의해 하지막 (2) 위에 팔라듐 층 (3)을 형성하는 단계 (단계 2); 및
3) 화학 기상 증착법 (chemical vapor deposition)에 의해 팔라듐 층 (3) 위에 구리층 (4)을 형성하는 단계 (단계 3)로 이루어지는 반도체 소자 배선용 구리박막의 제조방법을 제공한다.
상기 단계 1에서 하지막 (2)을 형성하는 방법으로는 스퍼터링 (sputtering) 외에 금속 유기물 화학 기상 증착법 (MOCVD, Metal Oxide Chemical Vapor Deposition)을 사용할 수도 있다.
스퍼터링에 의해 하지막 (2)를 형성할 경우, rf 전력은 1∼4 kw인 것이 바람직하고 기판의 온도는 0∼100 ℃인 것이 바람직하다. 또한 챔버의 압력은 20 mtorr 이하로 하고 불활성 기체를 사용하는 것이 바람직하다. 이것은 TiN의 증착속도가 적당히 높고 TiN막의 비저항과 표면 거칠기가 최저가 되는 공정조건이다.
금속 유기물 화학 기상 증착에 의해 하지막 (2)를 형성할 경우에는 하지막의 구성물질의 전구체를 기화시켜 기판 (1) 위에 증착시킨다. TiN 하지막의 경우 상기 전구체로는 TDEAT (Tetrakis-Diethylamido-Titanium)를 사용할 수 있다. 또한 구체적인 실험조건을 예로 들자면, 버블러 (bubbler) 온도 1000 ℃, 버블러 압력 1 torr, 기판온도 350 ℃, 운반기체로는 헬륨 등의 불활성 기체를 사용할 수 있으나, 상기 실험 조건에 의해 본 발명이 한정 되는 것은 아니다.
상기 단계 2에서 팔라듐 층 (3)을 형성하는 방법으로는 스퍼터링 외에 기화법 (evaporation), 이온 주입법, 습식 코팅법 등을 사용할 수도 있다.
스퍼터링에 의해 팔라듐 층 (3)을 형성하는 경우, rf 전력은 2∼5 kw인 것이 바람직하고 기판의 온도는 300∼400 ℃인 것이 바람직하다. 또한 챔버의 압력은 20mtorr 이하로 하고 불활성 기체를 사용하는 것이 바람직하다. 이것은 팔라듐의 증착속도가 적당히 높으면서 비저항값이 최저가 되는 공정조건이다. 특히 단계 1에서 스퍼터링으로 하지막 (2)을 형성한 후 단계 2에서도 스퍼터링으로 팔라듐 층 (3)을 형성하게 되면 동일한 스퍼터링 장비 내에서 두 공정이 연속 진행되므로 하지막 (2)과 팔라듐 층 (3) 사이에 TiON과 같은 산화막이 생기지 않는 장점이 있다.
기화법으로 팔라듐 층을 형성하는 경우에는 구체적으로 하지막 위에 245 ℃에서 기화법으로 200 nm 두께의 팔라듐 막을 형성한 다음 아르곤 분위기에서 15분간 열처리하여 Pd2Si를 생성시킬 수 있고 (H. K. Kang,et al.,VMIC Conf., June 1992, 337), 이온 주입법으로 주입에너지 200 KeV에서 2×10-16농도의 팔라듐 이온을 주입하여 팔라듐 층을 형성할 수 있다 (James S. H.et al.,MRS bulletin, June 1993). 또한, PdCl2, HCl, 초산, 증류수, HF의 혼합용액인 팔라듐 수용액에 흡착시키고자 하는 기질을 담궈 팔라듐 층을 형성할 수도 있다 (C.H.Tinget al.,J. Electrochem. Soc., 136, 2, February 1989, 462). 그러나, 상기 실험조건에 의해 본 발명이 한정되는 것은 아니다.
상기 단계 3에서 구리 층 (5)을 도포하는 방법으로는 기화법, 스퍼터링과 같은 물리적인 방법 또는 화학 기상 증착, 전기도금(electroplating), 무전해 도금 (electroless plating)과 같은 화학적인 방법을 이용할 수 있다. 그러나 일반적으로 상기 언급된 물리적인 방법으로는 반도체 소자의 특정 부분에만 선택적으로 도포하는 것이 어렵기 때문에, 화학적인 방법을 이용하는 것이 바람직하다. 더욱 바람직하기로는 도포의 선택성 (selectivity) 및 단차 도포성 (step coverage)이 우수한 화학 기상 증착법을 사용한다. 화학 기상 증착법의 바람직한 실험 조건으로는 Cu(hfac)TMVS 전구체를 사용하고, 기판 온도는 130∼270℃, 수소 기체 유속 100∼300 sccm, 버블러의 온도 10∼70 ℃, 버블러의 압력 40∼120 torr인 것이 바람직하다. 기판 온도와 수소 기체 유속이 너무 낮으면 구리 증착속도가 크게 낮아지고, 기판 온도와 수소기체 유속이 너무 높으면 선택성이 떨어지며 막표면이 거칠어진다. 또한 버블러의 온도가 너무 낮거나 압력이 너무 높으면 전구체의 기화도가 낮아 막증착속도가 떨어지고, 버블러의 온도가 너무 높거나 압력이 너무 낮으면 역시 선택성이 떨어지고 막 표면이 거칠어진다.
이하 본 발명을 실시예에 의하여 더욱 상세하게 설명한다. 단, 하기 실시예들은 본 발명을 예시하는 것일 뿐 본 발명의 내용이 실시예에 의해 한정되는 것은 아니다.
<실시예> 팔라듐 층이 도입된 구리 박막의 제조
확산 방지막인 하지막 위에 팔라듐 층을 도입한 후 구리층을 도포하여, 하기와 같이 구리 박막을 제조하였다.
반도체 기판은 직경 6 인치, 두께 625 μm의 P형 (100) 실리콘 웨이퍼에5000 Å의 SiO2산화막을 성장시키고, 아르곤과 질소 (부분 압력비 6:4)의 혼합가스 분위기의 DC 마그네트론 스퍼터링 챔버 내에 Ti 타깃을 사용하여 상기 산화막 위에 반응성 스퍼터링 (reactive sputtering)법으로 900 Å의 TiN 막을 증착시켰다. 이때 rf-전력은 2kW, 챔버 내 압력은 7 mtorr, 기판온도는 실온이었다.
TiN 확산 방지막 증착에 이어 동일한 DC 마그네트론, 스퍼터링 챔버 내에서 팔라듐 타깃을 사용하여 5㎚ 두께로 팔라듐 막을 증착시켰다. 이때 rf 전력은 3 kw, 챔버내 압력은 5 mtorr, 기판온도는 350 ℃로 하였다.
구리 층은 구리 전구체로서 Cu(hfcac)TMVS (Aldrich 사)를 사용하여 기판 온도 약 200℃, 챔버 압력 0.5 torr, 버블러 온도 45 ℃, 버블러 압력 60∼90 torr, 가스 라인 온도 60℃, 수소 기체의 유속 200 sccm의 조건으로 화학 기상 증착법에 의해 증착시켰다. 이렇게 증착한 구리 막에 대하여 450 ℃의 수소 분위기에서 30분간 열처리하였다.
<비교예 1> 팔라듐 층이 도입되지 않은 구리 박막의 제조
TiN 층 위에 팔라듐 층을 도입하지 않은 것을 제외하고는 실시예와 동일한 방법으로 구리 박막을 제조하였다.
<비교예 2> 전처리 방법에 따른 구리 박막의 제조 1
TiN 층 위에 팔라듐 층을 도입하는 대신 HF용액에 침지하여 전처리한 것을제외하고는 실시예와 동일한 방법으로 구리 박막을 제조하였다. 이때 HF 침적 공정은 H2O와 HF의 비가 20 : 1인 HF 용액에 3분간 담궈 실시하였다.
<비교예 3> 전처리 방법에 따른 구리 박막의 제조 2
TiN 층 위에 팔라듐 층을 도입하는 대신 수소 플라즈마 처리하여 전처리한 것을 제외하고는 실시예와 동일한 방법으로 구리 박막을 제조하였다. 이때 수소 플라즈마 처리는 rf 전력 40 W, 수소 기체 유량 60 sccm, 압력 100 mtorr, 기판 온도 20℃의 조건 하에서 15분간 실시하였다.
<실험예 1> 구리 박막의 표면 분석
하지막 위에 팔라듐 층을 도입하였을 때 구리층이 균일하게 증착되는지 알아보기 위해 하기 실험을 실시하였다.
상기 실시예와 비교예에서 제조한 구리 박막 표면의 주사 전자 현미경 사진을 찍어 그 표면을 관찰하였으며, 그 결과를 각각도 5와도 6에 나타내었다.
도 5는 팔라듐 층 위에 형성된 구리 층의 주사 전자 현미경 사진 결과로, 구리가 전체적으로 균일하게 형성된 것을 알 수 있다. 확산 방지막 위에 스퍼터링 법으로 팔라듐 층을 도포한 후 화학 기상 증착법으로 증착한 구리는 하지막의 군데군데에서 피증착막의 핵이 생성되어 섬 모양으로 각각 성장하다가 증착 시간이 증가함에 따라 점차 한데 뭉치면서 0.5 μm 내외의 크기를 갖는 결정립들이 막 전반에걸쳐 고르게 분포하여 연속된 막을 형성하였다.
도 6은 확산 방지막 위에 직접 증착된 구리 층의 표면을 찍은 주사 전자 현미경 사진 결과로, 팔라듐 층을 도입한 후 증착한 구리 층과는 달리 연속막을 형성하지 못하고 지름이 1∼3 μm에 이르는 비교적 큰 결정 모양의 형태로 증착되어 있음을 확인하였다. TiN막 위에 직접 구리 층을 증착할 때에는 초기에 TiN 막의 여기저기에서 구리 핵이 생성된 다음 증착 시간이 많이 경과되어도 섬 모양의 덩어리들이 고립된 상태에서 각기 성장을 계속할 뿐 연속된 막을 형성하지 못하였다. 즉, 확산 방지막을 형성한 후 구리층을 형성하기 위해 웨이퍼가 증착 장비로 이송될 때, 대기에 노출되면서 확산 방지막의 미량의 원자들이 산소와 반응하여 아주 얇은 산화물 층이 형성되어 구리를 증착시킬 때 하지막과 도전층 사이의 흡착 반응을 방해하는 것으로 보인다.
한편도 7은 TiN층 위에 형성된 팔라듐 층 표면의 주사 전자 현미경 사진으로, 팔라듐이 구상의 입자 형태로 조밀하게 형성되어 있음을 확인할 수 있었다.
이와 같이 하지막 위에 팔라듐 층을 도입한 후 구리층을 형성시킴으로써 구리층의 증착성 및 부착성을 향상시킬 수 있다.
<실험예 2> 구리 박막의 X선 회절 분석
본 발명에 의한 구리 박막의 증착온도에 따른 화학적 변화를 관찰하기 위하여, 증착온도를 각각 160 ℃, 180 ℃, 200 ℃, 220 ℃로 하여 실시예의 구리 박막에 대해 X선 회절 스페트럼을 측정하였고, 그 결과는도 8에 나타내었다.
도 8은 TiN층 위에 팔라듐 활성화 처리한 후 구리막을 증착한 시편에 대한 X선 회절 분석결과로, 구리의 우선결정 방위가 (111)방향임을 알 수 있다. (200)피크에 대한 (111)피크의 높이비, 즉 I(111)/I(200)비는 (111)배향성을 나타낸다. 따라서 본 발명에 의한 반도체 소자 배선용 구리 박막은 높은 (111)배향성을 가지므로 전자이동 (electromigration)에 대한 내성이 강하여 집적회로의 상부배선의 신뢰도를 높일 수 있다.
<실험예 3> 구리 박막의 전기적 특성
팔라듐 층을 도입하여 증착한 본 발명에 의한 구리 박막의 전기적 특성을 알아보기 위해 하기 실험을 실시하였다.
구리 박막의 비저항은 4점 탐지기(four-point probe) (창민 테크놀로지, CMT SR2000)로 측정하여 그 결과를 도 9에 나타내었다.
증착된 구리의 비저항 값은 평균 1.7 μΩ·㎝으로 종래 사용하던 알루미늄 (3∼4 μΩ·㎝)이나 텅스텐 (7∼8 μΩ·㎝)보다 낮은 비저항을 갖는 반도체 소자 배선용 구리 박막을 얻을 수 있었다.
<실험예 4> 전처리 세정 방법에 따른 구리 박막의 도포성
구리 박막을 입히기 전 전처리 세정 방법에 따라 구리 박막의 도포성이 달라지는지 알아보기 위하여, 실시예와 비교예2 및 3에 의한 구리 박막을 SEM(Scanning Electron Microscopy)로 측정하여 구리 박막의 두께를 측정하였다. 그 결과를도 10에 나타내었다.
도 10에서 볼 수 있듯이 팔라듐으로 전처리한 구리 박막은 TiN 표면을 55 %이상 빠르게 도포되는 반면, HF용액에 침지하거나 수소 플라즈마 전처리를 한 구리 박막은 이에 비해 도포 정도가 20 %에도 못 미치는 것을 알 수 있었다.
이상에서 살펴본 바와 같이, 반도체 기판에 확산 방지막으로 하지막을 형성하고 하지막 위에 팔라듐 층을 도입한 후에 구리층을 형성함으로써 구리의 증착성 및 부착성을 향상시킬 수 있다. 또한 본 발명에 의하면 질화 열처리 없이도 안정한 구리 층을 형성할 수 있으므로 금속간 화합물의 생성에 의한 구리 배선의 비저항 증가를 방지할 수 있다. 더욱이 TiN 하지막과 팔라듐 층을 동일 스퍼터링 장비 내에서 연속적으로 형성하여 하지막과 팔라듐 층 사이에 TiON과 같은 산화막이 생성되지않아 반도체 소자 배선용 구리 박막을 빠르고 안정하게 제조하여 고집적화된 반도체 회로의 제조에 유용하게 사용할 수 있다.
Claims (9)
- 삭제
- 삭제
- 삭제
- 1) 기판 (1)의 온도가 0∼100℃, rf전력 (radio-frequency power) 1∼4 kw의 스퍼터링 조건에 의해 기판 (1) 위에 하지막 (2)을 형성하는 단게 (단계 1);2) 스퍼터링 법에 의해 하지막 (2) 위에 팔라듐 층 (3)을 형성하는 단계 (단계 2); 및3) 화학 기상 증착법 (chemical vapor deposition)에 의해 팔라듐 층 (3) 위에 구리층 (4)을 형성하는 단계 (단계 3)로 이루어지는 반도체 소자 배선용 구리 박막의 제조방법.
- 삭제
- 제 4항에 있어서, 단계 2의 스퍼터링은 300∼400 ℃, rf전력 2∼5 kw에서 실시하는 것을 특징으로 하는 반도체 소자 배선용 구리 박막의 제조방법.
- 제 4항에 있어서, 단계 3의 화학 기상 증착에서 기판 온도는 130∼270℃인 것을 특징으로 하는 반도체 소자 배선용 구리 박막의 제조방법.
- 제 4항에 있어서, 단계 3의 화학 기상 증착에서 운반기체는 수소이고 기체 유속이 100∼300 sccm인 것을 특징으로 하는 반도체 소자 배선용 구리 박막의 제조방법.
- 제 4항에 있어서, 단계 3의 화학 기상 증착에서 버블러의 온도는 10∼70 ℃이고 버블러의 압력은 40∼120 torr인 것을 특징으로 하는 반도체 소자 배선용 구리 박막의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000006155A KR100352661B1 (ko) | 2000-02-10 | 2000-02-10 | 반도체 소자 배선용 구리 박막의 증착속도를 높이기 위한전처리 세정방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000006155A KR100352661B1 (ko) | 2000-02-10 | 2000-02-10 | 반도체 소자 배선용 구리 박막의 증착속도를 높이기 위한전처리 세정방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010081170A KR20010081170A (ko) | 2001-08-29 |
| KR100352661B1 true KR100352661B1 (ko) | 2002-09-12 |
Family
ID=19645210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000006155A KR100352661B1 (ko) | 2000-02-10 | 2000-02-10 | 반도체 소자 배선용 구리 박막의 증착속도를 높이기 위한전처리 세정방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100352661B1 (ko) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4109297A (en) * | 1975-05-12 | 1978-08-22 | Bell Telephone Laboratories, Incorporated | Conduction system for thin film and hybrid integrated circuits |
| KR940010224A (ko) * | 1992-10-30 | 1994-05-24 | 오레그 이. 엘버 | 절연 기판의 주표면상에 박막 성분 및 전기적 상호 연결부를 포함하는 회로 및 그의 형성 방법 |
| KR950003467A (ko) * | 1993-07-02 | 1995-02-16 | 조말수 | 내입계 부식성이 우수한 페라이트계 스테인레스강 제조방법 |
| JPH07283197A (ja) * | 1994-03-28 | 1995-10-27 | At & T Corp | 金属製導電体を有する基板の形成方法 |
| JPH08139148A (ja) * | 1994-11-10 | 1996-05-31 | Matsushita Electric Works Ltd | 導体回路のワイヤーボンディング性の検査方法 |
| US5622895A (en) * | 1994-05-09 | 1997-04-22 | Lucent Technologies Inc. | Metallization for polymer-dielectric multichip modules |
-
2000
- 2000-02-10 KR KR1020000006155A patent/KR100352661B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4109297A (en) * | 1975-05-12 | 1978-08-22 | Bell Telephone Laboratories, Incorporated | Conduction system for thin film and hybrid integrated circuits |
| KR940010224A (ko) * | 1992-10-30 | 1994-05-24 | 오레그 이. 엘버 | 절연 기판의 주표면상에 박막 성분 및 전기적 상호 연결부를 포함하는 회로 및 그의 형성 방법 |
| KR950003467A (ko) * | 1993-07-02 | 1995-02-16 | 조말수 | 내입계 부식성이 우수한 페라이트계 스테인레스강 제조방법 |
| JPH07283197A (ja) * | 1994-03-28 | 1995-10-27 | At & T Corp | 金属製導電体を有する基板の形成方法 |
| US5622895A (en) * | 1994-05-09 | 1997-04-22 | Lucent Technologies Inc. | Metallization for polymer-dielectric multichip modules |
| JPH08139148A (ja) * | 1994-11-10 | 1996-05-31 | Matsushita Electric Works Ltd | 導体回路のワイヤーボンディング性の検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010081170A (ko) | 2001-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6207222B1 (en) | Dual damascene metallization | |
| US7384866B2 (en) | Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer | |
| US6962873B1 (en) | Nitridation of electrolessly deposited cobalt | |
| KR100339179B1 (ko) | 상호 접속 구조 및 그 형성 방법 | |
| US7824743B2 (en) | Deposition processes for titanium nitride barrier and aluminum | |
| KR20190050869A (ko) | 루테늄 라이너로 구리 전자 이동을 개선하기 위한 도핑된 선택적 금속 캡 | |
| JP3049487B2 (ja) | 金属配線構造及びその形成方法 | |
| JP2004525510A (ja) | 拡散バリアを有する銅の配線構造 | |
| JPS5852342B2 (ja) | 基体上に珪化金属の層を設ける方法 | |
| US20070077755A1 (en) | Method of forming metal wiring in a semiconductor device | |
| US5795796A (en) | Method of fabricating metal line structure | |
| US20190067201A1 (en) | Seed layers for copper interconnects | |
| KR19980033334A (ko) | 텡스텐 및 질소를 함유한 배리어 박막을 증착시키기 위한저온 처리 방법 | |
| US6624074B1 (en) | Method of fabricating a semiconductor device by calcium doping a copper surface using a chemical solution | |
| KR100352661B1 (ko) | 반도체 소자 배선용 구리 박막의 증착속도를 높이기 위한전처리 세정방법 | |
| KR100413632B1 (ko) | 수소 플라즈마 및 급속 열처리의 이중 전처리 단계를포함하는 구리 전착방법 | |
| KR100701673B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
| Wang et al. | Barrier capabilities of selective chemical vapor deposited W films and WSiN/WSi x/W stacked layers against Cu diffusion | |
| KR100250455B1 (ko) | 구리 박막을 이용한 반도체 소자의 금속 배선 형성 방법 | |
| JP2000124310A (ja) | 半導体装置およびその製造方法 | |
| KR100919378B1 (ko) | 반도체 소자의 금속 배선 및 이의 형성 방법 | |
| KR100236984B1 (ko) | 금속배선의 전자이주특성 개선 방법 | |
| KR100215848B1 (ko) | 반도체소자의 금속배선 구조 및 형성방법 | |
| KR0175016B1 (ko) | 선택적 텅스텐 질화 박막 형성방법 및 이를 이용한 금속배선 방법 | |
| JP3868043B2 (ja) | タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120830 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150722 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20160803 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20171106 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |