JPH04330717A - 半導体膜の製造方法 - Google Patents

半導体膜の製造方法

Info

Publication number
JPH04330717A
JPH04330717A JP3039441A JP3944191A JPH04330717A JP H04330717 A JPH04330717 A JP H04330717A JP 3039441 A JP3039441 A JP 3039441A JP 3944191 A JP3944191 A JP 3944191A JP H04330717 A JPH04330717 A JP H04330717A
Authority
JP
Japan
Prior art keywords
semiconductor film
film
hydrogen
silicon film
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3039441A
Other languages
English (en)
Inventor
Keiji Oyoshi
啓司 大吉
Tomonori Yamaoka
智則 山岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Sheet Glass Co Ltd
Original Assignee
Nippon Sheet Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Sheet Glass Co Ltd filed Critical Nippon Sheet Glass Co Ltd
Priority to JP3039441A priority Critical patent/JPH04330717A/ja
Priority to US07/836,796 priority patent/US5234843A/en
Priority to DE4203603A priority patent/DE4203603A1/de
Publication of JPH04330717A publication Critical patent/JPH04330717A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は多結晶半導体膜の製造方
法に関し、特にイオンビ−ム誘起結晶成長を用い、低温
で制御された均一な粒径を持つ多結晶半導体膜を形成す
る方法に関する。
【０００２】
【従来の技術】従来、イオンビ−ム誘起結晶成長に関し
て、珪素基板上に形成した非晶質珪素を、砒素等のイオ
ン注入により固相エピタキシャル成長させた例（Ｊ．Ｎ
ａｋａｔａ　ａｎｄＫ．Ｋａｊｉｙａｍａ，Ｊｐｎ．Ｊ
．　Ａｐｐｌ．　Ｐｈｙｓ．　２１　（１９８２）　Ｓ
ｕｐｐｌ．　２１−１，ｐ２１１　他多数）がある。
【０００３】また、ガラス上の半導体膜のイオン注入に
関して、石英ガラス上に多結晶ゲルマニウム膜あるいは
珪素膜に、ゲルマニウムあるいは珪素をそれぞれ加熱し
ながらイオン注入し、粒径を大きくさせた例（Ｈ．Ａ．
Ａｔｗａｔｅｒｅｔ　ａｌ．，　Ｊ．　Ａｐｐｌ．　Ｐ
ｈｙｓ．６４　（１９８８）　ｐ２３３７）がある。
【０００４】また、均一で制御された粒径を持つ多結晶
半導体膜の製造方法として、結晶相を含む非晶質半導体
膜を形成し、イオン注入により結晶相の選択および／ま
たは結晶相の成長を行なった例がある。
【０００５】これらイオンビ−ムを用いた例は、他の方
法に比べ、低温で固相成長を行なうことが可能であり、
半導体プロセスの低温化や三次元集積回路への応用が期
待されている。特にイオンビ−ム誘起結晶成長とプラズ
マＣＶＤによる成膜の組合せは、これまでにない低温で
の多結晶半導体膜の形成方法として大きな特徴があった
。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来のプラズマＣＶＤにより結晶相を含む非晶質半導体膜
を形成し、イオン注入により結晶相の選択および／また
は結晶相の成長を行なった例では、前記プラズマＣＶＤ
による成膜時に１０％程度の水素および／または弗素（
例えば珪素の成膜の場合、原料ガスとして　ＳｉＨ４　
を用いるか　ＳｉＦ４　を用いるかで水素か弗素かが決
まる）が膜中に含まれる。この弗素および水素にはイオ
ンビーム誘起結晶成長を抑制する効果があることが見出
された。
【０００７】従って、半導体膜中に結晶相が含まれ、水
素や弗素が無い場合には結晶相が成長する条件（基板を
ヒ−タ−で加熱（５０〜８００℃）するか、イオンビ−
ムによる加熱効果（珪素膜の温度２２０℃以上）を利用
してイオン注入により結晶相を成長させる方法等）でイ
オン照射を行なっても半導体膜が非晶質化してしまい、
結晶相が成長しないという重大な問題点があった。
【０００８】本発明は上記従来の問題点を解決し、多結
晶半導体膜の形成が、これまでにない低温で実現できる
半導体膜の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１の半導体膜の製
造方法は、イオンビ−ム誘起結晶成長を用いた多結晶半
導体膜の製造において、結晶相を含む非晶質膜の堆積を
プラズマＣＶＤにより行ない、前記膜中の水素および／
または弗素を脱離させる工程を加えた後、イオン注入に
より結晶相の選択および／または結晶相の成長を行なう
ことを特徴とする。
【００１０】本発明は、プラズマＣＶＤにより、結晶相
を含む非晶質半導体膜を堆積した後、前記結晶相を残し
たまま水素および／または弗素を脱離させる工程を加え
、イオンビ−ム誘起結晶成長を行なうことを可能にした
。
【００１１】水素および／または弗素の脱離方法は、ヒ
−タ−、ランプ、レ−ザ−等による加熱処理が可能であ
る。水素および／または弗素の脱離速度は熱処理温度に
大きく依存し、４００〜６００℃に極大を持つ。熱処理
温度は、本発明による半導体膜の製造方法がイオンビ−
ム誘起結晶成長とプラズマＣＶＤを組合せた低温プロセ
スを特徴としているので、他のＣＶＤによる成膜温度よ
り低い６００℃以下が望ましい。しかし熱処理温度が低
くなると、水素および／または弗素の脱離速度が低下し
、熱処理時間が増加するので、１５０℃以上が実用的で
ある。
【００１２】水素および／または弗素を脱離した後のイ
オンビ−ム誘起結晶成長を利用した多結晶半導体膜の製
造方法については、集束イオンビ−ムあるいはマスクを
利用したイオン注入により、均一でサイズと位置が制御
された多結晶半導体膜を得るプロセスが可能である。
【００１３】
【作用】本発明におけるプラズマＣＶＤによる半導体膜
の堆積およびイオンビ−ム誘起結晶成長を利用した前記
半導体膜の多結晶化は、半導体膜の製造温度を低下させ
る。
【００１４】また、プラズマＣＶＤによる半導体膜の堆
積後の熱処理は、膜中に含有する水素および／または弗
素を放出する。
【００１５】前記半導体膜中に残存した水素および／ま
たは弗素は、イオンビ−ム誘起結晶成長において重要な
役割を果たす欠陥の移動を抑制し、前記結晶成長を妨げ
る。
【００１６】
【実施例】以下に本発明を図面を参照して詳細に説明す
る。図１は本発明の半導体膜の製造方法の一実施例を示
す工程図である。（ａ）に示すように試料１は、石英ガ
ラス、アルカリ土類・アルミナボロシリケ−トガラス（
コ−ニング社商品名７０５９ガラス）の２種のガラス基
板２上に、シランガスを原料とするプラズマＣＶＤ法に
より結晶相３を含む非晶質珪素膜４を１５０ｎｍの膜厚
で堆積して作成した。この非晶質珪素膜４の中には水素
５が含まれる。
【００１７】次に（ｂ）に示すようにこの試料１をヒ−
タ−６等を用いて窒素雰囲気中４００℃の温度で３時間
熱処理を行なった。熱処理により非晶質珪素膜４の中の
水素５を脱離させた。熱処理前後の膜中の水素濃度を赤
外吸収により調べたところ、熱処理前は１０％程度であ
った水素濃度が、熱処理により１％以下に減少した。
【００１８】次に（ｃ）に示すように珪素７を、加速エ
ネルギ−１８０ｋｅＶ、注入量５×１０１６　ｉｏｎｓ
／ｃｍ２　、ビ−ム電流密度１μＡ／ｃｍ２　、基板温
度３５０℃といった条件でイオン注入して結晶相３を成
長させた。
【００１９】これら試料を透過電子顕微鏡観察および透
過電子線回折によりイオン注入の前後で比較した。その
結果、イオン注入前には３０ｎｍ程度の結晶相を含む非
晶質であった珪素膜４が、２００ｎｍ程度の結晶粒８を
持つ多結晶珪素膜９に成長している様子が確認できた。
【００２０】一方、前記熱処理を加えなかった試料にそ
のまま前記条件で珪素７のイオン注入を行ない、珪素膜
４の多結晶化を試みた。この試料を透過電子顕微鏡観察
および透過電子線回折により評価したところ、珪素膜４
は非晶質のままであり、イオン注入前に存在した結晶相
は消滅した。
【００２１】
【発明の効果】本発明によれば、堆積された、結晶相を
含む非晶質膜の中の水素および／または弗素を脱離させ
る工程を加えているので、結晶相の成長が抑制されるこ
となく、多結晶半導体膜の形成が、これまでにない低温
で実現できる。従来の加熱等による高温プロセスでは熱
による変形や基板構成元素の拡散等で半導体用として使
用できなかった基板が本発明により使用できる。これに
より、例えば液晶ディスプレイ用の多結晶薄膜トランジ
スタが、従来使用できなかったガラス転移点の低いガラ
ス基板上に形成できる。また、本発明は３次元集積回路
にも応用が可能である。
【図面の簡単な説明】
【図１】図１は本発明の半導体膜の製造方法の一実施例
を示す工程図である。
【符号の説明】
１　　試料 ２　　ガラス基板 ３　　結晶相 ４　　非晶質珪素膜 ５　　水素 ６　　ヒ−タ− ７　　珪素 ８　　結晶粒 ９　　多結晶珪素膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　イオンビ−ム誘起結晶成長を用いた多
    結晶半導体膜の製造において、結晶相を含む非晶質膜の
    堆積をプラズマＣＶＤにより行ない、前記膜中の水素お
    よび／または弗素を脱離させる工程を加えた後、イオン
    注入により結晶相の選択および／または結晶相の成長を
    行なうことを特徴とする半導体膜の製造方法
JP3039441A 1991-02-08 1991-02-08 半導体膜の製造方法 Pending JPH04330717A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3039441A JPH04330717A (ja) 1991-02-08 1991-02-08 半導体膜の製造方法
US07/836,796 US5234843A (en) 1991-02-08 1992-01-31 Method of making a semiconductor film where the hydrogen and/or fluorine is released prior to ion beam crystallization
DE4203603A DE4203603A1 (de) 1991-02-08 1992-02-07 Verfahren zur herstellung eines halbleiterfilms

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3039441A JPH04330717A (ja) 1991-02-08 1991-02-08 半導体膜の製造方法

Publications (1)

Publication Number Publication Date
JPH04330717A true JPH04330717A (ja) 1992-11-18

Family

ID=12553102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3039441A Pending JPH04330717A (ja) 1991-02-08 1991-02-08 半導体膜の製造方法

Country Status (3)

Country Link
US (1) US5234843A (ja)
JP (1) JPH04330717A (ja)
DE (1) DE4203603A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808318A (en) * 1996-03-03 1998-09-15 Ag Technology Co., Ltd. Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction
JP2018533219A (ja) * 2015-10-22 2018-11-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 共形及び間隙充填型のアモルファスシリコン薄膜の堆積

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3027968B2 (ja) * 1998-01-29 2000-04-04 日新電機株式会社 成膜装置
KR100487426B1 (ko) * 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
WO2003091173A2 (en) * 2002-04-23 2003-11-06 Astropower, Inc. Capping layer for crystallizing germanium, and substrate having thin crystallized germanium layer
US20150179914A1 (en) * 2013-12-23 2015-06-25 Intermolecular Inc. Annealed dielectrics and heat-tolerant conductors for superconducting electronics

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0250621A (ja) * 1988-08-12 1990-02-20 Toshiba Corp 論理回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808318A (en) * 1996-03-03 1998-09-15 Ag Technology Co., Ltd. Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction
JP2018533219A (ja) * 2015-10-22 2018-11-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 共形及び間隙充填型のアモルファスシリコン薄膜の堆積

Also Published As

Publication number Publication date
US5234843A (en) 1993-08-10
DE4203603A1 (de) 1992-08-13

Similar Documents

Publication Publication Date Title
JP4117914B2 (ja) 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層
US5470619A (en) Method of the production of polycrystalline silicon thin films
JPH04330717A (ja) 半導体膜の製造方法
KR19980036973A (ko) 마이크로파를 이용한 다결정 박막의 제조방법
WO2022158148A1 (ja) エピタキシャルウェーハの製造方法
JP7435516B2 (ja) エピタキシャルウェーハの製造方法
TW202130845A (zh) 磊晶晶圓之製造方法及磊晶晶圓
JP2662058B2 (ja) 半導体膜の製造方法
JPH0236060B2 (ja) Kagobutsuhandotainoseichohoho
JPS58190020A (ja) エピタキシヤル成長法
JP2800060B2 (ja) 半導体膜の製造方法
JP4665488B2 (ja) Ｇｅ微結晶核付き基板の作製方法
JPH06321690A (ja) 半導体ダイヤモンド膜の形成方法及び処理方法
JP3461819B2 (ja) 半導体結晶膜の製造方法
JP2928071B2 (ja) アモルファスシリコン膜の形成方法
JP2592984B2 (ja) シリコン薄膜の製造方法
JPH01128515A (ja) 多結晶シリコン膜の形成方法
JPH04212413A (ja) エピタキシャル成長方法
JP2861683B2 (ja) アモルファスシリコン膜の形成方法
JPH04184918A (ja) 絶縁基体上への不純物拡散方法
JPH0677251A (ja) 薄膜トランジスタの製造方法
EP0420516A1 (en) Method for forming semiconductor thin film
JPS6276514A (ja) 半導体装置の製造方法
JPH02102520A (ja) 気相エピタキシヤル成長方法
JPH04349616A (ja) 多結晶シリコン薄膜の形成方法