JP2018533219A - 共形及び間隙充填型のアモルファスシリコン薄膜の堆積 - Google Patents

共形及び間隙充填型のアモルファスシリコン薄膜の堆積 Download PDF

Info

Publication number
JP2018533219A
JP2018533219A JP2018520551A JP2018520551A JP2018533219A JP 2018533219 A JP2018533219 A JP 2018533219A JP 2018520551 A JP2018520551 A JP 2018520551A JP 2018520551 A JP2018520551 A JP 2018520551A JP 2018533219 A JP2018533219 A JP 2018533219A
Authority
JP
Japan
Prior art keywords
substrate surface
film
amorphous silicon
precursor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018520551A
Other languages
English (en)
Other versions
JP6867382B2 (ja
Inventor
イーホン チェン，
イーホン チェン，
ルイ チェン，
ルイ チェン，
プラミット マンナ，
プラミット マンナ，
ケルヴィン チャン，
ケルヴィン チャン，
カーティック ジャナキラマン，
カーティック ジャナキラマン，
アブヒジット バス マリック，
アブヒジット バス マリック，
シュリーニヴァース ガンディコッタ，
シュリーニヴァース ガンディコッタ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2018533219A publication Critical patent/JP2018533219A/ja
Application granted granted Critical
Publication of JP6867382B2 publication Critical patent/JP6867382B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

基板表面を、前駆体と、膜から発生したガスを除去するための脱ガス環境とに、周期的に曝露することを含む、膜を堆積させるための方法である。一部の実施形態は、フィーチャの上部における膜成長を抑制するための、フィーチャの上部の毒化を包含することを、更に含む。一部の実施形態は、間隙充填均一性を向上させるために、サイクルの間に、フィーチャの上部に堆積された膜の一部分をエッチングすることを更に含む。【選択図】図７Ｃ

Description

本開示は概して、薄膜を堆積させる方法に関する。詳細には、本開示は、アモルファスシリコンを含む膜を堆積させるためのプロセスに関する。
アモルファスシリコンは、半導体デバイス、フラットパネルディスプレイ、及び太陽電池に、広範に使用される。高アスペクト比フィーチャにおける共形性（すなわち良好なステップカバレッジ）又は間隙充填性能を伴う、アモルファスシリコン堆積プロセスの開発には、重大な技術的課題が残っている。従来型のＬＰＣＶＤプロセスは、高温（＞５５０°Ｃ）かつ低圧に限定され、したがって、不十分なステップカバレッジ及び／又は間隙充填性能を示す。ＰＥＣＶＤプロセスも、良好なステップカバレッジ及び／又は間隙充填性能を付与するものではない。
アモルファスシリコン向けの従来型のＣＶＤプロセスは、連続的な様態で行われる。堆積速度が速い場合、膜形成反応により生成される水素ガスが、集合して、膜内に捕捉されることになる。この捕捉は、膜内での気泡形成につながる。この問題を軽減するために、ＬＰＣＶＤプロセスは通常、堆積された膜における低Ｈ含有量を確実にするよう高温において、かつ、前駆体分圧を低くすることによって低堆積速度で行われ、そのため、上記の捕捉は発生しなくなる。
良好な共形性及びスループットを伴ってアモルファスシリコン膜を堆積させる方法が、当該技術分野において必要とされている。
本開示の一又は複数の実施形態は、水素を含むアウトガス可能な化学種を有するアモルファスシリコン膜を形成するために、基板表面をシリコン前駆体に曝露することを含む、処理方法を対象としている。アモルファスシリコン膜は、アモルファスシリコン膜からアウトガス可能な化学種を除去して、脱ガスされた（ｄｅｇａｓｓｅｄ）アモルファスシリコン膜を形成するために、不活性脱ガス環境に曝露される。
本開示の追加の実施形態は、処理チャンバ内に基板表面を配置することを含む、処理方法を対象とする。基板表面は、その上に少なくとも１つのフィーチャを有する。少なくとも１つのフィーチャは、底部、上部、及び側壁を有する間隙を作り出す。基板表面は、少なくとも１つのフィーチャ上に水素を含むアウトガス可能な化学種を有するアモルファス膜を形成するために、シリコン前駆体に曝露される。基板表面は、アモルファス膜からアウトガス可能な化学種を除去して脱ガスされたアモルファス膜を形成するために、不活性脱ガス環境に曝露される。脱ガスされたアモルファス膜を所定の厚さに成長させるために、前駆体への曝露と不活性脱ガス環境への曝露が反復される。
本開示の更なる実施形態は、複数の区域を備える処理チャンバ内に、基板表面を有する基板を置くことを含む、処理方法を対象とする。処理チャンバの各区域は、ガスカーテンによって隣接する区域から分離される。基板表面の少なくとも一部分が、処理チャンバの第１区域において第１プロセス条件に曝露される。第１プロセス条件は、水素を含むアウトガス可能な化学種を有するアモルファスシリコン膜を基板表面に堆積させるための、ジシランを含む。基板表面は、処理チャンバの第２区域へと、ガスカーテンを通って横方向に動かされる。基板表面は、処理チャンバの第２区域内で第２プロセス条件に曝露される。第２プロセス条件が、アウトガス可能な化学種を除去して脱ガスされたアモルファスシリコン膜を形成するために、アモルファスシリコン膜を脱ガスする。基板表面は、処理チャンバの第３区域へと、ガスカーテンを通って横方向に動かされる。基板表面の横方向移動を含む、第１区域及び第２区域への曝露は、所定の厚さの脱ガスされたアモルファスシリコン膜を形成するために反復される。
本発明の上述の特徴を詳しく理解し得るように、上記で簡単に要約されている本発明のより詳細な説明が実施形態を参照することによって得られ、実施形態の一部は付随する図面に示されている。しかし、本発明は他の等しく有効な実施形態も許容しうることから、付随する図面は、この発明の典型的な実施形態のみを示しており、したがって、発明の範囲を限定するとみなされるべきではないことに、留意されたい。
本開示の一又は複数の実施形態によるバッチ処理チャンバの断面図を示す。 本開示の一又は複数の実施形態によるバッチ処理チャンバの部分斜視図を示す。 本開示の一又は複数の実施形態によるバッチ処理チャンバの概略図を示す。 本開示の一又は複数の実施形態によるバッチ処理チャンバにおいて使用するための、くさび形ガス分配アセンブリの一部分の概略図を示す。 本開示の一又は複数の実施形態によるバッチ処理チャンバの概略図を示す。 図６Ａから図６Ｃは、本開示の一又は複数の実施形態による間隙充填プロセスを示す。 図７Ａから図７Ｆは、本開示の一又は複数の実施形態による間隙充填プロセスを示す。
本発明のいくつかの例示的な実施形態について説明する前に、本発明は以下の説明において明示される構造又はプロセスステップの詳細に限定されないということを、理解されたい。本発明は、他の実施形態が可能であり、かつ、様々な方法で実践又は実行されることが可能である。
本書において「基板（ｓｕｂｓｔｒａｔｅ）」とは、製造プロセス内で表面上に膜処理が実施される、任意の基板、又は、基板上に形成された任意の材料面のことである。例えば、処理が実施されうる基板表面は、用途に応じて、シリコン、酸化ケイ素、ストレインドシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化シリコン、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、並びに、金属、金属窒化物、金属合金、及びその他の導電材料などの、他の任意の材料を含む。基板は半導体ウエハを含むが、それに限定されるわけではない。基板表面を研磨し、エッチングし、還元し、酸化させ、ヒドロキシル化し、アニールし、かつ／又はベイクするために、基板は前処理プロセスに曝露されることがある。本発明では、基板自体の表面に直接的に膜処理を行うことに加えて、開示されている膜処理ステップのうちの任意のものが、より詳細に後述するように、基板に形成された下部層に実施されることもある。「基板表面（ｓｕｂｓｔｒａｔｅ ｓｕｒｆａｃｅ）」という語は、文脈から分かるように、かかる下部層を含むことを意図している。ゆえに、例えば、膜／層又は部分的な膜／層が基板表面上に堆積されていれば、新たに堆積される膜／層の曝露面が基板表面となる。
この明細書及び付随する特許請求の範囲において、「前駆体（ｐｒｅｃｕｒｓｏｒ）」、「反応体（ｒｅａｃｔａｎｔ）」、「反応性ガス（ｒｅａｃｔｉｖｅ ｇａｓ）」などの語は、基板表面と反応しうる任意のガス状種を表わすために、互換可能に使用される。
本開示の実施形態は、パルス堆積（ｐｕｌｓｅｄ ｄｅｐｏｓｉｔｉｏｎ）モードを使用する、アモルファスシリコン膜の堆積を対象とする。パルス堆積モードでは、膜堆積を可能にするために、数秒間にわたって前駆体の曝露が行われる。基板は次いで不活性環境に動かされ、膜の完全な脱ガスが可能になる。脱ガスの後、基板は、次の曝露のために前駆体環境に戻される。各曝露で堆積される膜は非常に薄いことから、Ｈ２は気泡を形成することなく放出されうる。このパルスプロセスモードでは、気泡形成なく、広範にわたる温度及び圧力において膜が堆積さされうる。開示されているプロセスの一又は複数の実施形態は、典型的なアモルファスシリコン堆積よりも低い温度において実施されうる。一部の実施形態では、高い共形性（＞９０％）を伴って膜が生成される。様々な実施形態の方法により、連続的であり、かつ／又は不具合／気泡のない膜の形成が可能になる。
スループットは、毎回の曝露後のパージポンプが長いオーバヘッド時間を含むことによる影響を受けうる。スループットに対するこの影響を軽減するために、特殊なＣＶＤプロセスが開発された。本開示の実施形態の一部は、前駆体パルスモードのもとで膜が堆積される、空間的ＣＶＤプロセスの使用を対象とする。空間的ＣＶＤのプロセス及びハードウェアは、全体的なプロセススループットに対して有意な影響を有さない。基板処理チャンバの第１部分には、シリコン前駆体（例えば、ジシラン、トリシラン、テトラシラン、イソテトラシラン、ネオペンタシラン、シクロペンタシラン、シクロヘキサシラン、又は一般に、ｘ＝２以上であるＳｉｘＨｙ）が流される。処理チャンバの第２部分には、不活性ガス（Ａｒ、Ｈｅ、Ｎ２など）、或いは、堆積プロセスを変調させうる他の反応性ガス（Ｈ２など）が流される。
従来型のＣＶＤチャンバでは、堆積が開始されると、前駆体圧力は、最初はゼロであり、ターゲット圧力まで上昇する。上昇部分において堆積される膜は、ターゲット圧力において堆積される膜の特性を有さない。様々な実施形態の空間的ＣＶＤプロセスで、基板は、プロセスの上昇部分を回避して、ターゲット圧力に事前安定化されている処理チャンバ（又は、処理チャンバの一領域）の中へと動かされうる。
アモルファスシリコンの堆積に関して、様々な実施形態のプロセスが説明されているが、当業者は、本開示の範囲がそれらに限定されないことを理解しよう。本開示の実施形態は、Ｇｅ、Ｗ、Ａｌ、Ｃｏ、及びＣｕなどであるがそれらに限定されるわけではない、他の材料の形成においても使用されうる。
一部の実施形態では、表面毒化を使用することで、ステップカバレッジ及び間隙充填特性が向上する。トレンチ／ピラー（表面フィーチャとも称される）の上部が、表面毒化によって選択的に変性される。表面毒化の方法は、遠隔／直流プラズマ処理、及び、表面のシリル化／ヒドロシリル化などの化学的改変を含むが、それらに限定されるわけではない。表面毒化は、フィーチャの上部において、堆積速度を低下させるか、又はインキュベーション遅延を引き伸ばし、トレンチの中の堆積をフィーチャの上部よりも多くしうる。この表面毒化堆積シーケンスは、トレンチが充填されるまで、複数回反復されうる。
一部の実施形態では、堆積エッチングプロセスを使用することで、ステップカバレッジ及び間隙充填特性が向上する。フィーチャ上へのアモルファスシリコンの共形堆積の後に、材料は、エッチングプロセスをチューニングすることによってフィーチャの上部から選択的に除去される。これにより、トレンチの中にフィーチャの上部よりも多くの材料が堆積されることが、可能になりうる。この堆積エッチングシーケンスは、トレンチが充填されるまで、複数回反復されうる。
本開示の一又は複数の実施形態は、基板表面を、アウトガス可能な化学種を有するアモルファス膜（アモルファスシリコン膜など）を形成するために前駆体（シリコン前駆体など）に、そして、アモルファス膜からアウトガス可能な化学種を除去するために脱ガス環境に、順次曝露することを含む、処理方法を対象とする。実施形態は、アモルファスシリコンの堆積に関して説明されているが、当業者には、他の材料（特に、脱ガス種による起泡が発生する材料）も堆積されうることが、理解されよう。
一部の実施形態では、シリコン前駆体の分圧を最大にしつつ、ウエハ温度を最低にすることによって、共形アモルファスシリコン（ａ−Ｓｉ）堆積が実現されうる。好適なシリコン前駆体は、ポリシラン（ＳｉｘＨｙ）を含むがそれだけに限定されるわけではない。例えば、ポリシランは、ジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、テトラシラン（Ｓｉ４Ｈ１０）、イソテトラシラン、ネオペンタシラン（Ｓｉ５Ｈ１２）、シクロペンタシラン（Ｓｉ５Ｈ１０）、ヘキサシラン（Ｃ６Ｈ１４）、シクロヘキサシラン（Ｓｉ６Ｈ１２）、又は一般に、ｘ＝２以上であるＳｉｘＨｙ、及びそれらの組み合わせを含む。例えば、中程度の処理温度と高い蒸気圧とを有するジシランが、単独で、又は他の化学種と組み合わされて、シリコン前駆体として使用されうる。
一部の実施形態では、シリコン前駆体は、実質的にジシランのみを含む。この明細書及び付随する特許請求の範囲において、「実質的にジシランのみ（ｓｕｂｓｔａｎｔｉａｌｌｙ ｏｎｌｙ ｄｉｓｉｌａｎｅ）」という表現は、活性種の少なくとも９５％がジシランであることを意味する。キャリアガス及び不活性ガスなどの他のガスも、任意の量含まれうる。
堆積された膜は、膜から発生又はアウトガスしうるアウトガス可能な化学種（水素など）を含む。不活性脱ガス環境によりガス状種が発生する機会がもたらされ、完成膜の起泡が最少化される。不活性脱ガス環境は、膜のアウトガス可能な化学種の除去を可能にするか又は促進する、任意の条件を含みうる。例えば、脱ガス環境は、実質的に不活性ガスから成りうる。このように使用される場合、「実質的に〜から成る（ｃｏｎｓｉｓｔｓ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ）」とは、堆積された膜のアウトガスに干渉するガス状種がないことを意味する。膜の脱ガスを抑制しなければ他の反応種も存在しうるが、それでも、実質的に不活性ガスから成る。一部の実施形態では、不活性脱ガス環境は、堆積された膜で化学反応が実質的に発生しない環境である。例えば、堆積された膜と反応しうる化学種が実質的に存在しないことがある。一部の実施形態では、脱ガス環境で、アウトガス可能な化学種の脱ガスを引き起こすために、ＵＶ光、プラズマ、又はマイクロ波の放射は使用されない。
一又は複数の実施形態では、アモルファスシリコン膜は、化学気相堆積プロセスによって堆積される。化学気相堆積（ＣＶＤ）プロセスは原子層堆積（ＡＬＤ）とは異なる（ただし、類似の処理チャンバが使用されうる）。ＡＬＤプロセスは、二元（又はより高次の）反応を使用して材料の単一層が堆積される、自己制限型プロセスである。このプロセスは、基板表面の使用可能な全ての活性部位が反応し終えるまで継続する。ＣＶＤプロセスは自己制限型ではなく、膜は任意の所定厚さまで成長しうる。
好適な不活性ガスは、アルゴン、ヘリウム、窒素のうちの一又は複数、及び／又はそれらの混合物を含むが、それらだけに限定されるわけではない。一部の実施形態では、不活性脱ガス環境は、酸素を実質的に含まない。このように使用される場合、「酸素を実質的に含まない（ｓｕｂｓｔａｎｔｉａｌｌｙ ｎｏ ｏｘｙｇｅｎ）」とは、不活性脱ガス環境が、基板表面に隣接する周囲条件において、（原子ベースで）約１％未満の酸素原子しか有さないことを意味する。
一又は複数の実施形態では、アウトガス可能な化学種は水素を含む。このように使用される場合、水素を含むアウトガス可能な化学種とは、水素、ＳｉＨ２、ＳｉＨ３、ＳｉＨ４のうちの一又は複数、及び／又は、その他の低次シランを含みうる。
処理チャンバ又は処理チャンバの一領域の中の圧力は、前駆体曝露及び脱ガス環境向けに、個別に制御されうる。一部の実施形態では、シリコン前駆体と脱ガス環境のそれぞれへの曝露は、約５０ ｍＴｏｒｒから約２００Ｔｏｒｒの範囲内の圧力において行われる。一部の実施形態では、約５００ｍＴｏｒｒ以上、又は約１Ｔｏｒｒ以上、又は約５Ｔｏｒｒ以上、又は約１０Ｔｏｒｒ以上、又は約２０Ｔｏｒｒ以上、又は約３０Ｔｏｒｒ以上の圧力において、シリコン前駆体が基板を曝露する。
基板表面が前駆体又は脱ガス環境に曝露される温度は、例えば形成されるデバイスと前駆体との熱収支に応じて、変えられうる。一部の実施形態では、前駆体と脱ガス環境のそれぞれへの曝露は、約３５０°Ｃから約７００°Ｃの範囲内の温度において行われる。一又は複数の実施形態では、約３７５°Ｃから約６００°Ｃの範囲内、又は約４００°Ｃから約５５０°Ｃの範囲内の温度において、ハロゲン化シリコン前駆体が基板を曝露する。
一部の実施形態では、ジシランベースの共形ａ−Ｓｉプロセスにおいて、約４５０°Ｃを下回るウエハ温度で堆積が行われ、ジシラン分圧は約２０Ｔｏｒｒ以上になる。例示的な一実施形態では、基板は、約２０Ｔｏｒｒ以上の圧力、約４００°Ｃから約５５０°Ｃの範囲内の温度において、シリコン前駆体に曝露される。
本開示の実施形態の一部は、バッチ処理チャンバ（空間的処理チャンバとも称される）を使用する、アモルファスシリコン膜堆積を対象とする。図１は、ガス分配アセンブリ１２０（インジェクタ又はインジェクタアセンブリとも称される）と、サセプタアセンブリ１４０とを含む、処理チャンバ１００の断面を示している。ガス分配アセンブリ１２０は、処理チャンバ内で使用される、任意の種類のガス供給デバイスである。ガス分配アセンブリ１２０は、サセプタアセンブリ１４０に対面する表側面１２１を含む。表側面１２１は、サセプタアセンブリ１４０に向けてガスの流れを供給するための、任意の数の開口又は様々な開口を有しうる。ガス分配アセンブリ１２０は、図示されている実施形態では実質的に円形である、外部エッジ１２４も含む。
使用されるガス分配アセンブリ１２０の具体的な種類は、使用されている特定のプロセスに応じて変化しうる。本発明の実施形態は、サセプタとガス分配アセンブリとの間の間隙が制御される、任意の種類の処理システムと共に使用されうる。様々な種類のガス分配アセンブリ（シャワーヘッドなど）が採用されうるが、本発明の実施形態は、複数の実質的に平行なガスチャネルを有する空間的ガス分配アセンブリを用いると、特に有用でありうる。この明細書及び付随する特許請求の範囲において、「実質的に平行（ｓｕｂｓｔａｎｔｉａｌｌｙ ｐａｒａｌｌｅｌ）」という文言は、ガスチャネルの細長軸が大体同じ方向に延在することを意味する。ガスチャネルの平行度には、若干の不完全性がありうる。二元反応では、複数の実質的に平行なガスチャネルは、少なくとも１つの第１反応性ガスＡのチャネル、少なくとも１つの第２反応性ガスＢのチャネル、少なくとも１つのパージガスＰのチャネル、及び／又は、少なくとも１つの真空Ｖのチャネルを含みうる。第１反応性ガスＡのチャネル（複数可）、第２反応性ガスＢのチャネル（複数可）、及び、パージガスＰのチャネル（複数可）から流れるガスは、ウエハの上面に向けて導かれる。ガス流の一部は、ウエハの表面の端から端まで水平に移動し、パージガスＰのチャネル（複数可）を通って処理領域から出る。基板は、ガス分配アセンブリの一方の端部から他方の端部まで動くことで、処理ガスの各々に順に曝露され、基板表面上に層が形成されることになる。
一部の実施形態では、ガス分配アセンブリ１２０は、単一のインジェクタユニットで作られた剛性の静止体である。一又は複数の実施形態では、ガス分配アセンブリ１２０は、図２に示しているように、複数の個別セクタ（例えば、複数のインジェクタユニット１２２）で構成される。単一ピース体と複数セクタ体のいずれであっても、説明されている本発明の様々な実施形態と共に使用されうる。
サセプタアセンブリ１４０は、ガス分配アセンブリ１２０の下に配置される。サセプタアセンブリ１４０は、上面１４１と、上面１４１における少なくとも１つの凹部１４２とを含む。サセプタアセンブリ１４０は、底面１４３及びエッジ１４４も有する。凹部１４２は、処理される基板６０の形状及びサイズに応じて、任意の好適な形状及びサイズにされうる。図１に示す実施形態では、凹部１４２はウエハの底部を支持するための平らな底部を有しているが、凹部の底部は変化しうる。一部の実施形態では、凹部は、凹部の外周エッジに沿って、ウエハの外周エッジを支持するようサイズ決定される段差領域を有する。ウエハの外周エッジの、この段差によって支持される分量は、例えば、ウエハの厚さ、及び、ウエハの裏側に既にあるフィーチャの存在に応じて、変化しうる。
一部の実施形態では、図１に示しているように、サセプタアセンブリ１４０の上面１４１における凹部１４２は、凹部１４２内で支持される基板６０が、サセプタ１４０の上面１４１と実質的に同一平面の上面６１を有するように、サイズ決定される。この明細書及び付随する特許請求の範囲において、「実質的に同一平面（ｓｕｂｓｔａｎｔｉａｌｌｙ ｃｏｐｌａｎａｒ）」という文言は、ウエハの上面とサセプタアセンブリの上面が、±０．２ｍｍ以内で同一平面になることを意味する。一部の実施形態では、これらの上面が、±０．１５ ｍｍ、±０．１０ｍｍ、又は±０．０５ｍｍの以内で同一平面になる。
図１のサセプタアセンブリ１４０は、サセプタアセンブリ１４０を上昇させ、下降させ、かつ回転させることが可能な、支持ポスト１６０を含む。サセプタアセンブリは、支持ポスト１６０の中央内部に、ヒータ又はガスライン又は電気的構成要素を含みうる。支持ポスト１６０は、サセプタアセンブリ１４０とガス分配アセンブリ１２０との間の間隙を広げたり狭めたりして、サセプタアセンブリ１４０を適切な位置へと動かす、主たる手段でありうる。サセプタアセンブリ１４０は、サセプタアセンブリ１４０とガス分配アセンブリ１２０との間に所定の間隙１７０を作り出すためにサセプタアセンブリ１４０に対してマイクロ調整を行いうる、微調整アクチュエータ１６２も含みうる。
一部の実施形態では、間隙１７０の距離は、約０．１ｍｍ〜約５．０ｍｍの範囲内、若しくは約０．１ｍｍ〜約３．０ｍｍの範囲内、若しくは約０．１ｍｍ〜約２．０ｍｍの範囲内、若しくは約０．２ｍｍ〜約１．８ｍｍの範囲内、若しくは約０．３ｍｍ〜約１．７ｍｍの範囲内、若しくは約０．４ｍｍ〜約１．６ｍｍの範囲内、若しくは約０．５ｍｍ〜約１．５ｍｍの範囲内、若しくは約０．６ｍｍ〜約１．４ｍｍの範囲内、若しくは約０．７ｍｍ〜約１．３ｍｍの範囲内、若しくは約０．８ｍｍ〜約１．２ｍｍの範囲内、若しくは約０．９ｍｍ〜約１．１ｍｍの範囲内であるか、又は、約１ｍｍである。
図に示している処理チャンバ１００は、内部でサセプタアセンブリ１４０が複数の基板６０を保持しうる、カルーセル型チャンバである。図２に示しているように、ガス分配アセンブリ１２０は、複数の別個のインジェクタユニット１２２を含んでよく、各インジェクタユニット１２２は、ウエハがインジェクタユニットの下で動かされるにつれて、ウエハ上に膜を堆積させることが可能である。サセプタアセンブリ１４０の上方の、おおよそ対向している両側に配置された、２つのパイ型インジェクタユニット１２２が示されている。インジェクタユニット１２２のこの数は、例示のためにのみ示されている。より多い又はより少ない数のインジェクタユニット１２２が含まれうることが、理解されよう。一部の実施形態では、サセプタアセンブリ１４０の形状に一致する形状を形成するのに十分な数のパイ型インジェクタユニット１２２が存在する。一部の実施形態では、個々のパイ型インジェクタユニット１２２は各々、他のインジェクタユニット１２２のいずれにも影響を与えることなく、個別に動かされ、取り外され、かつ／又は交換されうる。例えば、ロボットがサセプタアセンブリ１４０とガス分配アセンブリ１２０との間の領域にアクセスして、基板６０をローディング／アンローディングすることを可能にするために、１つのセグメントが上昇しうる。
複数のウエハが同じプロセスフローを経るようにこれらのウエハを同時に処理するために、複数のガスインジェクタを有する処理チャンバが使用されうる。例えば、図３に示しているように、処理チャンバ１００は、４つのガスインジェクタアセンブリ及び４つの基板６０を有する。処理開始時に、基板６０は、インジェクタアセンブリ３０の間に配置されうる。サセプタアセンブリ１４０を４５°回転させること１７により、インジェクタアセンブリ１２０の間にある各基板６０が、インジェクタアセンブリ１２０の下の点線の円で図示しているように、膜堆積のためにインジェクタアセンブリ１２０の方に動かされることになる。更に４５°回転させると、基板６０はインジェクタアセンブリ３０から離れるように動く。基板６０とガス分配アセンブリ１２０とは、数が同じであっても、異なっていてもよい。一部の実施形態では、処理されるウエハの数は、存在するガス分配アセンブリと同じ数になる。一又は複数の実施形態では、処理されるウエハの数は、ガス分配アセンブリの数の分数又は整数倍になる。例えば、４つのガス分配アセンブリが存在する場合、処理されるウエハの数は４ｘとなり、ここでｘは、１以上の整数値である。例示的な一実施形態では、ガス分配アセンブリ１２０は、ガスカーテンによって分離された８つの処理領域を含み、サセプタアセンブリ１４０は６つのウエハを保持しうる。
図３に示す処理チャンバ１００は、単に実現可能な一構成を表わしており、本発明の範囲を限定するものと解釈すべきではない。ここでは、処理チャンバ１００は複数のガス分配アセンブリ１２０を含む。図示している実施形態では、処理チャンバ１００の周りに均等に離間した４つのガス分配アセンブリ（インジェクタアセンブリ３０とも言われる）が存在する。
図示している処理チャンバ１００は八角形であるが、これは実現可能な一形状であり、本発明の範囲を限定するものと解釈すべきではないことが、当業者には理解されよう。図示されているガス分配アセンブリ１２０は台形であるが、単一の円形構成要素であっても、又は、図２に示しているような複数のパイ型セグメントで構成されてもよい。
図３に示す実施形態は、ロードロックチャンバ１８０、又は、バッファステーションのような補助チャンバを含む。このチャンバ１８０は、例えば基板（基板６０とも称される）がチャンバ１００にローディング／チャンバ１００からアンローディングされることを可能にするために、処理チャンバ１００の１つの面に接続される。サセプタ上に基板を動かすために、チャンバ１８０内にウエハロボットが配置されうる。
カルーセル（例えばサセプタアセンブリ１４０）の回転は、連続的であっても、間欠的（非連続的）であってもよい。連続処理においては、ウエハは、インジェクタの各々に順に曝露されるように常に回転している。非連続処理においては、ウエハは、インジェクタ領域に動かされて停止し、次いで、インジェクタ間の領域８４に動かされて停止しうる。例えば、カルーセルは、ウエハがインジェクタ間領域からインジェクタを越えて動き（又は、インジェクタに隣接して停止し）、カルーセルが再度止まりうる次のインジェクタ間領域へと続いて動くように、回転しうる。インジェクタ間で止まることで、各層の堆積と堆積との間に、追加の処理ステップ（例えばプラズマへの曝露）のための時間が提供されうる。
図４は、インジェクタユニット１２２と称されうる、ガス分配アセンブリ２２０の一セクタ又は一部分を示している。インジェクタユニット１２２は、個別に、又は他のインジェクタユニットと組み合わされて、使用されうる。例えば、図５に示しているように、図４のインジェクタユニット１２２が４つ組み合わされて、単一のガス分配アセンブリ２２０が形成される。（分かりやすくするために、４つのインジェクタユニットを分ける線は図示していない。）図４のインジェクタユニット１２２は、パージガスポート１５５及び真空ポート１４５に加えて、第１反応性ガスポート１２５と第２ガスポート１３５の両方を有しているが、インジェクタユニット１２２に、これらの構成要素の全てが必要なわけではない。
図４と図５の両方を参照するに、一又は複数の実施形態によるガス分配アセンブリ２２０は、複数のセクタ（又はインジェクタユニット１２２）を備えてよく、各セクタは同一であるか、又は異なっている。ガス分配アセンブリ２２０は、処理チャンバの中に配置され、ガス分配アセンブリ２２０の表側面１２１に複数の狭長ガスポート１２５、１３５、１４５を備える。複数の狭長ガスポート１２５、１３５、１４５、１５５は、内周エッジ１２３に隣接するエリアから、ガス分配アセンブリ２２０の外周エッジ１２４に隣接するエリアに向かって延在する。図示している複数のガスポートは、第１反応性ガスポート１２５と、第２ガスポート１３５と、第１反応性ガスポートと第２反応性ガスポートの各々を取り囲む真空ポート１４５と、パージガス真空ポート１５５とを含む。
図４又は図５に示す実施形態を参照するに、ポートは少なくとも内周領域周辺から少なくとも外周領域周辺まで延在すると記述していても、ポートは、単に内側領域から外側領域まで径方向に延在するだけではないことがある。ポートは、真空ポート１４５が反応性ガスポート１２５及び反応性ガスポート１３５を取り囲んでいることから、接線方向に延在しうる。図４及び図５に示す実施形態では、くさび型の反応性ガスポート１２５、１３５は、内周領域及び外周領域に隣接するエッジを含むすべてのエッジが、真空ポート１４５に囲まれている。
図４を参照するに、基板が経路１２７に沿って動くにつれて、基板表面の各部分は様々な反応性ガスに曝露される。経路１２７を辿ると、基板は、パージガスポート１５５、真空ポート１４５、第１反応性ガスポート１２５、真空ポート１４５、パージガスポート１５５、真空ポート１４５、第２ガスポート１３５、そして真空ポート１４５に曝露される、すなわちそれらに「遭遇する（ｓｅｅ）」ことになる。ゆえに、図４に示す経路１２７の終わりでは、基板は第１反応性ガス１２５及び第２反応性ガス１３５に曝露されて、層が形成されている。図示されている注入器ユニット１２２は四分円をなしているが、より大きい又はより小さいものである可能性もある。図５に示すガス分配アセンブリ２２０は、順次接続された、４つの図４のインジェクタユニット１２２の組み合わせと見なされうる。
図４のインジェクタユニット１２２は、反応性ガス同士を分離させるガスカーテン１５０を示している。「ガスカーテン（ｇａｓ ｃｕｒｔａｉｎ）」という語は、反応性ガスを混合しないように分離させるガス流又は真空の任意の組み合わせを説明するために使用される。図４に示すガスカーテン１５０は、真空ポート１４５の第１反応性ガスポート１２５に隣り合った部分、中間のパージガスポート１５５、及び、真空ポート１４５の第２ガスポート１３５に隣り合った部分を含む。ガス流と真空とのこの組み合わせは、第１反応性ガスと第２反応性ガスとの気相反応を防止するか、又は最少化するために、使用されうる。
図５を参照するに、ガス分配アセンブリ２２０からのガス流と真空との組み合わせが、複数の処理領域２５０を分離させている。処理領域は、２５０同士の間のガスカーテン１５０を用いて、個々のガスポート１２５、１３５の周りに大まかに画定されている。図５に示す実施形態により、８つの別個のガスカーテン１５０を間に有する、８つの別個の処理領域２５０が構成されている。処理チャンバは、少なくとも２つの処理領域を有しうる。一部の実施形態では、少なくとも３つ、４つ、５つ、６つ、７つ、８つ、９つ、１０、１１、又は１２の処理領域が存在する。
処理中に、基板は、どの所与の時点においても１を上回る数の処理領域２５０に曝露されうる。しかし、異なる処理領域に曝露される部分は、その２箇所を分離するガスカーテンを有することになる。例えば、基板の先行エッジが第２ガスポート１３５を含む処理領域に入る場合、基板の中央部はガスカーテン１５０の下にあり、かつ、基板の後続エッジは第１反応性ガスポート１２５を含む処理領域内にあることになる。
処理チャンバ１００に接続された、例えばロードロックチャンバでありうるファクトリインターフェース２８０が図示されている。基準のフレームを提示するために、基板６０は、ガス分配アセンブリ２２０の上に重ね合わされて図示されている。基板６０は多くの場合、ガス分配プレート１２０の表側面１２１の近くに保持されるよう、サセプタアセンブリ上に置かれうる。基板６０は、ファクトリインターフェース２８０を介して、処理チャンバ１００内の基板支持体又はサセプタアセンブリ上にローディングされる（図３参照）。処理領域の中に配置された基板６０が図示されうるが、それは、この基板が、第１反応性ガスポート１２５に隣接して、かつ、２つのガスカーテン１５０ａ、１５０ｂの間に、配置されているからである。基板６０を経路１２７に沿って回転させることにより、この基板は、処理チャンバ１００を回るように反時計回りに動くことになる。ゆえに、基板６０は、第１処理領域２５０ａから第８処理領域２５０ｈまでの処理領域に曝露される（第１から第８までの領域の間に全ての処理領域が含まれる）。
本発明の実施形態は、複数の処理領域２５０ａ〜２５０ｈを有し、各処理領域がガスカーテン１５０によって隣接する領域から分離されている、処理チャンバ１００（例えば、図５に示す処理チャンバ）を伴う、処理方法を対象とする。処理チャンバの中のガスカーテンと処理領域の数は、ガス流の配置に応じて、任意の好適な数でありうる。図５に示す実施形態は、８つのガスカーテン１５０と８つの処理領域２５０ａ〜２５０ｈとを有している。ガスカーテンの数は概して、処理領域の数と同じか、それを上回る。
複数の基板６０は、図１及び図２に示すサセプタアセンブリ１４０などの基板支持体上に配置される。複数の基板６０は、処理ために、処理領域を回るように回転する。通常、ガスカーテン１５０は、チャンバ内に反応性ガスが流れ込まない期間を含め、処理の間ずっと稼働している（ガスが流れ、真空はオンになっている）。
第１反応性ガスＡが処理領域２５０のうちの一又は複数の中に流れ込んでいる間に、不活性ガスは、第１反応性ガスＡが流れ込んでいない処理領域２５０に流し込まれる。例えば、第１反応性ガスが処理領域２５０ｂから処理領域２５０ｈまでの処理領域に流れ込んでいる場合、不活性ガスは、処理領域２５０ａに流れ込む。不活性ガスは、第１反応性ガスポート１２５又は第２ガスポート１３５を通じて流されうる。
処理領域内の不活性ガス流は、一定であることも、変動することもある。一部の実施形態では、反応性ガスは不活性ガスと共流する。不活性ガスは、キャリア及び希釈物として作用する。キャリアガスと比べて反応性ガスの量は少ないことから、共流によって、隣接する領域間の圧力の差を低減することで、処理領域間のガス圧のバランスを取ることがより容易になりうる。
したがって、本開示の一又は複数の実施形態は、図５に示しているようなバッチ処理チャンバを利用する処理方法を対象とする。基板６０は、複数の区域２５０を有する処理チャンバの中に置かれ、各区域は、ガスカーテン１５０によって隣接する区域から分離される。基板表面の少なくとも一部分は、処理チャンバの第１区域２５０ａにおいて第１プロセス条件に曝露される。一部の実施形態の第１プロセス条件は、アモルファスシリコン層を形成するためのシリコン前駆体を含む。
基板表面は、第２区域２５０ｂへと、ガスカーテン１５０を通って横方向に動かされる。アモルファスシリコン層は、第２区域２５０ｂにおいて第２プロセス条件に曝露される。一部の実施形態の第２プロセス条件は、第１区域２５０ａで形成されたアモルファス膜の脱ガスを可能にする環境を含む。
基板表面は、脱ガスされたアモルファスシリコン膜を伴って、処理チャンバの第３区域２５０ｃへと、ガスカーテン１５０を通って横方向に動かされる。所定の膜厚を有する膜を形成するために、基板表面は次いで、追加の第１プロセス条件及び第２プロセス条件に反復的に曝露されうる。例えば、脱ガスされたアモルファスシリコン膜が形成されうる。
一部の実施形態では、基板表面は、処理チャンバの一区域において前駆体に、そして、処理チャンバの次の区域において脱ガス環境に、反復的に曝露される。この種の一実施形態では、第１プロセス領域２５０ａ、第３プロセス領域２５０ｃ、第５プロセス領域２５０ｅ、及び第７プロセス領域２５０ｇで、前駆体ガスが流されうる一方で、第２プロセス領域２５０ｂ、第４プロセス領域２５０ｄ、第６プロセス領域２５０ｆ、及び第８プロセス領域２５０ｈは、脱ガス環境を有する。当業者は、処理領域について説明するための「第１（ｆｉｒｓｔ）」や「第２（ｓｅｃｏｎｄ）」などの序数の使用が、処理チャンバにおける具体的な場所、又は、処理チャンバ内での曝露の順序を示唆するものではないことを、理解しよう。例えば、基板は、最初に脱ガス環境に曝露された後に、第２区域において前駆体に曝露されうる。図５を参照するに、一実施形態では、区域２５０ａは、ロードロック２８０に隣接するローディング／アンローディング区域である。第１区域２５０ａは脱ガス環境であってよく、その両隣の区域は前駆体を有しうる。処理される基板は、ローディング及びアンローディングの際に、脱ガス環境に曝露されることになる。
脱ガス環境に曝露される前に前駆体を用いて形成される膜の厚さは、変えられうる。一部の実施形態では、前駆体（シリコン前駆体など）と脱ガス環境のそれぞれへの曝露により、約５Åから約２０Åの範囲内の厚さだけ膜が成長する。
所定の厚さを有する膜を形成するために、前駆体と脱ガス環境とが、反復的に順次、基板表面を曝露する。一部の実施形態では、アモルファスシリコン膜は、約１００Åから約１μｍの範囲内の総厚を有する。
一部の実施形態では、基板表面は、その上に少なくとも１つのフィーチャを有する。このフィーチャは、例えば、トレンチ又はピラーでありうる。このように使用される場合、「フィーチャ（ｆｅａｔｕｒｅ）」という語は、任意の意図的な表面凹凸を意味する。フィーチャの好適な例は、上部と２つの側壁と底部とを有するトレンチ、及び、上部と２つの側壁とを有するピーク部を含むが、それらに限定されるわけではない。図６Ａを参照するに、フィーチャ３３０は、基板３１０におけるトレンチとして図示されている。このフィーチャは、上部３３２と、底部３３６と、側壁３３４とを有する。側壁３３４の間には間隙が作り出される。フィーチャに堆積される膜は、トレンチの上部３３２、底部３３６、及び側壁３３４を覆うことになる。膜被覆の均一性は共形性と称される。共形性は、フィーチャの上部に対するフィーチャの底部の膜厚として測定される。１００％の共形性とは、フィーチャの上部３３２とフィーチャの底部３３６における厚さが同じであることを意味する。一部の実施形態では、基板表面は上部と側壁とを有する少なくとも１つのフィーチャを備え、アモルファスシリコン膜は、約７５％以上、又は約８０％以上、又は約８５％以上、又は約９０％以上、又は約９５％以上の、共形性を有する。
プロセスは、例えば、前駆体を用いて堆積された膜を処理し、エッチングし、又は毒化するための、追加のプロセスステップを含みうる。一又は複数の実施形態では、基板表面は、前駆体への曝露と脱ガス環境への曝露との間で、反応体に曝露される。反応体とは、アモルファス膜の特性を改変しうる、任意のガスでありうる。一部の実施形態では、反応体により膜が高密度化される。一部の実施形態では、追加的な膜成長を抑制するために、反応体により、膜の上側部分が毒化される。一部の実施形態では、反応体により膜の一部がエッチングされる。
図６Ａから図６Ｃを参照するに、一又は複数の実施形態は、堆積された膜の成長を抑制するために、フィーチャ３３０の上部３３２を毒化することを含む。図６Ａでは、少なくとも１つのフィーチャ３３０を有する基板が、処理チャンバ内に配置されている。基板３１０は、上面３３２を毒化して、図６Ｂに示す被毒化部分３４０を作り出すために、反応体に曝露される。膜３５０は、基板３１０及びフィーチャ３３０に堆積される。上部３５２における膜３０５の厚さが底部３５６における膜３５０の厚さを下回ることにより、共形性は１００％を上回る。このプロセスは、フィーチャの間隙を充填するよう反復されうる。
表面を毒化するのに使用される反応体は、材料に可逆的な影響を与えうる、任意の好適な反応体でありうる。一部の実施形態では、反応体は塩素含有種を含む。一部の実施形態では、塩素含有種は、ヘキサクロロジシラン又は塩素含有プラズマである。
一部の実施形態では、反応体により、形成中の膜の上面がエッチングされる。図７Ａから図７Ｆを参照するに、堆積／エッチングシステムを使用する間隙充填プロセスが示されている。図７Ａでは、表面上にフィーチャ３３０を有する基板３１０が、処理チャンバ内に配置されている。フィーチャ３３０は側壁を有し、側壁の間に間隙３３８が形成される。図７Ｂでは、基板３１０は、前駆体（シリコン前駆体など）に既に曝露されており、基板上には膜３５０が堆積されている。膜３５９は、この時点では、相対的に高い共形性を有している。図７Ｃでは、膜３５０の上部３５２（フィーチャの上部とも称される）を選択的にエッチングするエッチング反応体に曝露されたことにより、トレンチの底部において、上部よりも膜３５０が厚くなっている。基板３１０は、エッチング反応体に曝露される前、エッチング反応体への曝露中、又はエッチング反応体に曝露された後に、脱ガス環境に曝露されうる。一部の実施形態では、基板は、脱ガス環境と同時にエッチングプロセスに曝露される。
図７Ｄにおいて、膜３５０を続けて成長させるために、基板３１０は再度前駆体に曝露される。フィーチャ３３０の底部３５６における膜厚は、上部３５２におけるものを上回っており、間隙３３８のサイズは縮小している。図７Ｅ及び図７Ｆは、膜３５０で間隙３３８を充填するための、エッチング条件と堆積条件との反復を示している。
一又は複数の実施形態により、基板は、層を形成する前及び／又は形成した後に処理を経る。この処理は、同じチャンバ内、又は、一又は複数の別個の処理チャンバ内で実施されうる。一部の実施形態では、基板は、第１チャンバから、更なる処理のために別個の第２チャンバに動かされる。基板は、第１チャンバから別個の処理チャンバに直接動かされうるか、又は、第１チャンバから一又は複数の移送チャンバに動かされ、次いで別個の処理チャンバへと動かされうる。したがって、処理装置は、移送ステーションと連通している複数のチャンバを備えうる。この種の装置は「クラスタツール（ｃｌｕｓｔｅｒ ｔｏｏｌ）」又は「クラスタシステム（ｃｌｕｓｔｅｒｅｄ ｓｙｓｔｅｍ）」などと称されうる。
通常、クラスタツールは、基板の中心決め及び配向決め、脱ガス、アニール処理、堆積、並びに／又は、エッチングを含む様々な機能を実施する複数のチャンバを備える、モジュールシステムである。一又は複数の実施形態により、クラスタツールは、少なくとも、第１チャンバ及び中央移送チャンバを含む。中央移送チャンバは、複数の処理チャンバ及び複数のロードロックチャンバの間で基板を往復搬送することが可能なロボットを収納しうる。移送チャンバは、典型的には、真空条件に維持され、一つのチャンバから、別のチャンバに、かつ／又はクラスタツールのフロントエンドに配置されたロードロックチャンバに、基板を往復搬送するための中間ステージを提供する。本発明に適合しうる２つの周知のクラスタツールは、Ｃｅｎｔｕｒａ（登録商標）及びＥｎｄｕｒａ（登録商標）であり、両方とも、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能である。しかし、実際のチャンバの配置及び組合せは、本書に記載のプロセスの具体的なステップを実施するという目的のために、変更されうる。使用されうる他の処理チャンバは、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、エッチング、予洗浄、化学洗浄、ＲＴＰなどの熱処理、プラズマ窒化、脱ガス、配向決め、ヒドロキシル化、及びその他の基板処理を含むが、それらに限定されるわけではない。クラスタツールのチャンバ内でプロセスを実行することにより、後続膜の堆積に先立って酸化を起こすことなく、空気中の不純物による基板の表面汚染を回避しうる。
一又は複数の実施形態により、基板は、連続的に真空又は「ロードロック（ｌｏａｄ ｌｏｃｋ）」の条件下にあり、一つのチャンバから次のチャンバに動かされる時に周囲空気に曝露されない。 ゆえに、移送チャンバは、真空下にあり、真空圧力のもとで「ポンプダウン（ｐｕｍｐｅｄ ｄｏｗｎ）」される。処理チャンバ又は移送チャンバの中には不活性ガスが存在しうる。一部の実施形態では、反応体の一部又は全部を除去するために、不活性ガスがパージガスとして使用される。一又は複数の実施形態により、反応体が堆積チャンバから、移送チャンバにかつ／又は追加の処理チャンバに移動することを防止するために、堆積チャンバの出口にパージガスが注入される。ゆえに、不活性ガスの流れがチャンバの出口にカーテンを形成する。
基板は、枚葉式基板堆積チャンバ内で処理されてよく、この枚葉式基板堆積チャンバでは、単一の基板が、別の基板が処理される前に、ローディングされ、処理され、かつアンローディングされる。基板は、複数の基板が個々に、チャンバの第一部分の中へとローディングされ、チャンバを通って動き、かつ、チャンバの第二部分からアンローディングされる、コンベヤシステムに類似した連続的な様態で、処理されることも可能である。チャンバ及び関連するコンベヤシステムの形状により、直線経路又は湾曲経路が形成されうる。加えて、処理チャンバは、複数の基板が、中心軸の周りで動かされ、かつ、カルーセル経路全体を通じて、堆積、エッチング、アニール処理、洗浄などのプロセスに曝露される、カルーセルでありうる。
処理中に、基板は加熱されうるか、又は冷却されうる。かかる加熱又は冷却は、基板支持体の温度を変化させること、及び、基板表面に加熱された又は冷却されたガスを流すことを含む（ただしそれらに限定されるわけではない）、任意の好適な手段によって達成されうる。一部の実施形態では、基板支持体は、伝導によって基板温度を変化させるよう制御されうる、ヒータ／クーラを含む。一又は複数の実施形態では、基板温度を局所的に変化させるために、用いられるガス（反応性ガス或いは不活性ガス）が加熱又は冷却される。一部の実施形態では、基板温度を対流によって変化させるために、ヒータ／クーラは、基板表面に隣接して、チャンバの中に配置される。
基板は、処理中に、静止していることも、回転することも可能である。回転する基板は、連続的に、又は非連続に段階的に、回転しうる。例えば、基板は、処理全体を通じて回転しうるか、又は、種々の反応性ガス若しくはパージガスへの曝露と曝露との間に、少しずつ回転しうる。処理中に基板を（連続的に或いは段階的に）回転させることは、例えばガス流形状の局所的可変性の影響を最少化することによって、より均一な堆積又はエッチングの生成に役立ちうる。
原子層堆積型チャンバ内で、基板は、空間的或いは時間的に分離されたプロセスにおいて、第１と第２の前駆体に曝露されうる。時間的ＡＬＤは、第１前駆体がチャンバに流れ込んで表面と反応する、慣習的なプロセスである。第２前駆体を流す前に、第１前駆体はチャンバからパージされる。空間的ＡＬＤでは、第１前駆体と第２前駆体の両方が、同時にチャンバに流されるが、前駆体の混合を防止する領域が流れと流れの間に存在するように空間的に分離される。空間的ＡＬＤでは、基板がガス分配プレートに対して動かされるか、又はその逆である。
１つのチャンバ内で方法の部分のうちの一又は複数が実行される実施形態では、プロセスは空間的ＡＬＤプロセスでありうる。上述の化学作用のうちの一又は複数は親和性（ｃｏｍｐａｔｉｂｌｅ）ではない（すなわち、基板表面以外での反応をもたらし、かつ／又は、チャンバに堆積する）ことがあるが、空間的分離により、試薬同士が気相で互いに曝露されないことが確実になる。例えば、時間的ＡＬＤは堆積チャンバのパージを伴う。しかし、実際には、追加試薬を流し込む前に余剰試薬をチャンバ外にパージすることが不可能な時もある。したがって、チャンバ内に残存試薬があれば、それが反応しうる空間的分離があることで、余剰試薬がパージされる必要がなくなり、相互汚染は限定的になる。更に、チャンバをパージするのに多くの時間を要することがあり、したがって、パージステップをなくすことによってスループットが増大しうる。
この明細書全体を通じての、「一実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ／ａｎ ｅｍｂｏｄｉｍｅｎｔ）」、「ある種の実施形態（ｃｅｒｔａｉｎ ｅｍｂｏｄｉｍｅｎｔｓ）」、又は「一又は複数の実施形態（ｏｎｅ ｏｒ ｍｏｒｅ ｅｍｂｏｄｉｍｅｎｔｓ）」に対する言及は、実施形態に関連して説明されている特定の特徴、構造、材料、又は特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。ゆえに、この明細書全体の様々な箇所での「一又は複数の実施形態で（ｉｎ ｏｎｅ ｏｒ ｍｏｒｅ ｅｍｂｏｄｉｍｅｎｔｓ）」、「ある種の実施形態で（ｉｎ ｃｅｒｔａｉｎ ｅｍｂｏｄｉｍｅｎｔｓ）」、又は「一実施形態で（ｉｎ ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ又はｉｎ ａｎ ｅｍｂｏｄｉｍｅｎｔ）」などの文言の表出は、必ずしも、本発明の同一の実施形態に言及するものではない。更に、特定の特徴、構造、材料、又は特性は、一又は複数の実施形態において、任意の好適な様態で組み合わされうる。
本書の発明は特定の実施形態を参照して説明されているが、これらの実施形態は本発明の原理及び用途の単なる例示であることを理解されたい。本発明の趣旨及び範囲から逸脱することなく、本発明の方法及び装置に様々な改変及び変形を行いうることが、当業者には明らかになろう。ゆえに、本発明は、付随する特許請求の範囲及びその均等物に含まれる改変例及び変形例を含むことが意図されている。

Claims (15)

  1. 処理方法であって、
    水素を含むアウトガス可能な化学種を有するアモルファスシリコン膜を形成するために、基板表面を前駆体に曝露することと、
    前記アモルファスシリコン膜から前記アウトガス可能な化学種を除去して脱ガスされたアモルファスシリコン膜を形成するために、前記アモルファスシリコン膜を不活性脱ガス環境に曝露することとを含む、方法。
  2. 処理方法であって、
    処理チャンバ内に基板表面を配置することであって、前記基板表面が、表面上に少なくとも１つのフィーチャを有し、前記少なくとも１つのフィーチャが、底部、上部、及び側壁を有する間隙を作り出す、基板表面を配置することと、
    前記少なくとも１つのフィーチャ上に、水素を含むアウトガス可能な化学種を有するアモルファス膜を形成するために、前記基板表面を前駆体に曝露することと、
    前記アモルファス膜からアウトガス可能な化学種を除去して脱ガスされたアモルファス膜を形成するために、前記基板表面を不活性脱ガス環境に曝露することと、
    前記脱ガスされたアモルファス膜を所定の厚さに成長させるために、前記前駆体への曝露と前記不活性脱ガス環境への曝露とを反復することとを含む、方法。
  3. 前記前駆体がポリシランを含む、請求項１又は２に記載の方法。
  4. 前記ポリシランが、ジシラン、トリシラン、テトラシラン、イソテトラシラン、ネオペンタシラン、シクロペンタシラン、ヘキサシラン、又はシクロヘキサシランのうちの一又は複数を含む、請求項３に記載の方法。
  5. 前記前駆体が実質的にジシランのみを含む、請求項３に記載の方法。
  6. 前記脱ガス環境が実質的に不活性ガスから成る、請求項１又は２に記載の方法。
  7. 前記不活性ガスが、アルゴン、ヘリウム、及び窒素のうちの一又は複数を含む、請求項６に記載の方法。
  8. シリコン前駆体への曝露と前記脱ガス環境への曝露との間に、前記基板表面を反応体に曝露することであって、前記反応体が前記アモルファスシリコン膜の特性を改変する、反応体に曝露することを更に含む、請求項１又は２に記載の方法。
  9. 前記前駆体と前記脱ガス環境のそれぞれへの曝露が、約５０ ｍＴｏｒｒから約２００Ｔｏｒｒの範囲内の圧力、及び、約３５０°Ｃから約７００°Ｃの範囲内の温度において行われる、請求項１又は２に記載の方法。
  10. 前記前駆体と前記脱ガス環境へのそれぞれの曝露が、約５Åから約２０Åの範囲内の厚さだけ膜を成長させる、請求項１又は２に記載の方法。
  11. 堆積された前記アモルファスシリコン膜が、約８０％以上の共形性を有する、請求項１又は２に記載の方法。
  12. 前記基板表面のフィーチャの上部における前記アモルファスシリコン膜の成長を抑制するために、前記基板表面を毒化剤に曝露することであって、前記毒化剤が、オプションで塩素含有種を含む、毒化剤に曝露することを更に含む、請求項１又は２に記載の方法。
  13. 前記基板表面のフィーチャの上部から、アモルファスシリコン膜をエッチングすることを更に含む、請求項１又は２に記載の方法。
  14. 前記前駆体への曝露と曝露の間に、前記フィーチャの前記上部から、前記アモルファスシリコンの少なくとも一部を優先的にエッチングすることを更に含む、請求項１又は２に記載の処理方法。
  15. 処理方法であって、
    複数の区域を備える処理チャンバ内に、基板表面を有する基板を置くことであって、各区域がガスカーテンによって隣接する区域から分離される、基板を置くことと、
    前記処理チャンバの第１区域において、前記基板表面の少なくとも一部分を第１プロセス条件に曝露することであって、前記第１プロセス条件が、前記基板表面に、水素を含むアウトガス可能な化学種を有するアモルファスシリコン膜を堆積させるための、ジシランを含む、第１プロセス条件に曝露することと、
    前記基板表面を、前記処理チャンバの第２区域へと、ガスカーテンを通して横方向に動かすことと、
    前記処理チャンバの前記第２区域において、前記基板表面を第２プロセス条件に曝露することであって、前記第２プロセス条件が、前記アウトガス可能な化学種を除去して脱ガスされたアモルファスシリコン膜を形成するために、前記アモルファスシリコン膜を脱ガスする、第２プロセス条件に曝露することと、
    前記基板表面を、前記処理チャンバの第３区域へと、ガスカーテンを通して横方向に動かすことと、
    所定の厚さの脱ガスされたアモルファスシリコン膜を形成するために、前記基板表面の横方向移動を含む、前記第１区域への曝露と前記第２区域への曝露とを反復することとを含む、方法。
JP2018520551A 2015-10-22 2016-10-19 共形及び間隙充填型のアモルファスシリコン薄膜の堆積 Active JP6867382B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562244834P 2015-10-22 2015-10-22
US62/244,834 2015-10-22
PCT/US2016/057665 WO2017070185A1 (en) 2015-10-22 2016-10-19 Deposition of conformal and gap-fill amorphous silicon thin-films

Publications (2)

Publication Number Publication Date
JP2018533219A true JP2018533219A (ja) 2018-11-08
JP6867382B2 JP6867382B2 (ja) 2021-04-28

Family

ID=58558015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018520551A Active JP6867382B2 (ja) 2015-10-22 2016-10-19 共形及び間隙充填型のアモルファスシリコン薄膜の堆積

Country Status (6)

Country Link
US (1) US20170114453A1 (ja)
JP (1) JP6867382B2 (ja)
KR (1) KR102539130B1 (ja)
CN (1) CN108140562B (ja)
TW (1) TWI715645B (ja)
WO (1) WO2017070185A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020150134A (ja) * 2019-03-13 2020-09-17 東京エレクトロン株式会社 成膜方法及び熱処理装置
JP2021125608A (ja) * 2020-02-06 2021-08-30 東京エレクトロン株式会社 成膜方法及び成膜装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276379B2 (en) 2017-04-07 2019-04-30 Applied Materials, Inc. Treatment approach to improve film roughness by improving nucleation/adhesion of silicon oxide
WO2019022826A1 (en) * 2017-07-24 2019-01-31 Applied Materials, Inc. PRETREATMENT APPARATUS FOR IMPROVING THE CONTINUITY OF ULTRA-THIN AMORPHOUS SILICON FILM ON SILICON OXIDE
CN112335032A (zh) 2018-03-09 2021-02-05 应用材料公司 用于通过PECVD进行Si间隙填充的方法
US11293098B2 (en) 2018-07-11 2022-04-05 Lam Research Corporation Dielectric gapfill using atomic layer deposition (ALD), inhibitor plasma and etching
JP7173475B2 (ja) * 2018-08-02 2022-11-16 ジェレスト， インコーポレイテッド 気相過渡種の制御された形成による薄膜堆積のプロセス
JP7018849B2 (ja) * 2018-08-17 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7065728B2 (ja) * 2018-08-17 2022-05-12 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20210077779A (ko) * 2018-11-16 2021-06-25 어플라이드 머티어리얼스, 인코포레이티드 강화된 확산 프로세스를 사용한 막 증착
TW202044325A (zh) * 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
EP4158078A1 (en) 2020-05-27 2023-04-05 Gelest, Inc. Silicon-based thin films from n-alkyl substituted perhydridocyclotrisilazanes
KR20210152123A (ko) * 2020-06-08 2021-12-15 주성엔지니어링(주) 기판처리방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04330717A (ja) * 1991-02-08 1992-11-18 Nippon Sheet Glass Co Ltd 半導体膜の製造方法
JPH07221026A (ja) * 1994-01-28 1995-08-18 Mitsui Toatsu Chem Inc 高品質半導体薄膜の形成方法
JPH0864545A (ja) * 1994-08-26 1996-03-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製装置および半導体装置の作製方法
JPH08203847A (ja) * 1995-01-25 1996-08-09 Nec Corp 半導体装置の製造方法
JPH08213327A (ja) * 1995-02-01 1996-08-20 Nec Corp 半導体薄膜形成方法
JP2008144277A (ja) * 2007-12-27 2008-06-26 Ulvac Japan Ltd アモルファスシリコン薄膜製造方法
JP2008527738A (ja) * 2005-01-18 2008-07-24 東京エレクトロン株式会社 ヘキサクロロジシラン又はその他の塩素含有シリコン前駆体を用いた微小造形物充填方法及び装置
JP2014053345A (ja) * 2012-09-05 2014-03-20 Ps4 Luxco S A R L 半導体装置の製造方法
WO2015103358A1 (en) * 2014-01-05 2015-07-09 Applied Materials, Inc. Film deposition using spatial atomic layer deposition or pulsed chemical vapor deposition

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5800878A (en) * 1996-10-24 1998-09-01 Applied Materials, Inc. Reducing hydrogen concentration in pecvd amorphous silicon carbide films
US6162716A (en) * 1999-03-26 2000-12-19 Taiwan Semiconductor Manufacturing Company Amorphous silicon gate with mismatched grain-boundary microstructure
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
KR20090013286A (ko) * 2007-08-01 2009-02-05 삼성전자주식회사 반도체 소자 제조설비
KR101436564B1 (ko) * 2008-05-07 2014-09-02 한국에이에스엠지니텍 주식회사 비정질 실리콘 박막 형성 방법
JP5327147B2 (ja) * 2009-12-25 2013-10-30 東京エレクトロン株式会社 プラズマ処理装置
JP2013074036A (ja) * 2011-09-27 2013-04-22 Toshiba Corp Ｃｍｐ用スラリーおよび半導体装置の製造方法
KR20180118803A (ko) * 2011-10-07 2018-10-31 어플라이드 머티어리얼스, 인코포레이티드 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
US20130196078A1 (en) * 2012-01-31 2013-08-01 Joseph Yudovsky Multi-Chamber Substrate Processing System
TW201441408A (zh) * 2013-03-15 2014-11-01 Applied Materials Inc 包含氮化矽之膜的電漿輔助原子層沉積
US9048099B2 (en) * 2013-05-09 2015-06-02 Applied Materials, Inc. Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal
US9136355B2 (en) * 2013-12-03 2015-09-15 Intermolecular, Inc. Methods for forming amorphous silicon thin film transistors
US9224783B2 (en) * 2013-12-23 2015-12-29 Intermolecular, Inc. Plasma densification of dielectrics for improved dielectric loss tangent
JP6150724B2 (ja) * 2013-12-27 2017-06-21 東京エレクトロン株式会社 凹部を充填する方法
JP6318869B2 (ja) * 2014-05-30 2018-05-09 東京エレクトロン株式会社 成膜装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04330717A (ja) * 1991-02-08 1992-11-18 Nippon Sheet Glass Co Ltd 半導体膜の製造方法
JPH07221026A (ja) * 1994-01-28 1995-08-18 Mitsui Toatsu Chem Inc 高品質半導体薄膜の形成方法
JPH0864545A (ja) * 1994-08-26 1996-03-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製装置および半導体装置の作製方法
JPH08203847A (ja) * 1995-01-25 1996-08-09 Nec Corp 半導体装置の製造方法
JPH08213327A (ja) * 1995-02-01 1996-08-20 Nec Corp 半導体薄膜形成方法
JP2008527738A (ja) * 2005-01-18 2008-07-24 東京エレクトロン株式会社 ヘキサクロロジシラン又はその他の塩素含有シリコン前駆体を用いた微小造形物充填方法及び装置
JP2008144277A (ja) * 2007-12-27 2008-06-26 Ulvac Japan Ltd アモルファスシリコン薄膜製造方法
JP2014053345A (ja) * 2012-09-05 2014-03-20 Ps4 Luxco S A R L 半導体装置の製造方法
WO2015103358A1 (en) * 2014-01-05 2015-07-09 Applied Materials, Inc. Film deposition using spatial atomic layer deposition or pulsed chemical vapor deposition

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020150134A (ja) * 2019-03-13 2020-09-17 東京エレクトロン株式会社 成膜方法及び熱処理装置
JP7213726B2 (ja) 2019-03-13 2023-01-27 東京エレクトロン株式会社 成膜方法及び熱処理装置
JP2021125608A (ja) * 2020-02-06 2021-08-30 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7308774B2 (ja) 2020-02-06 2023-07-14 東京エレクトロン株式会社 成膜方法及び成膜装置

Also Published As

Publication number Publication date
JP6867382B2 (ja) 2021-04-28
WO2017070185A1 (en) 2017-04-27
TW201732065A (zh) 2017-09-16
CN108140562A (zh) 2018-06-08
US20170114453A1 (en) 2017-04-27
KR102539130B1 (ko) 2023-05-31
CN108140562B (zh) 2023-03-21
TWI715645B (zh) 2021-01-11
KR20180058235A (ko) 2018-05-31

Similar Documents

Publication Publication Date Title
JP6867382B2 (ja) 共形及び間隙充填型のアモルファスシリコン薄膜の堆積
US9978685B2 (en) Conformal amorphous silicon as nucleation layer for W ALD process
JP7125343B2 (ja) 表面毒化処理によるボトムアップ式間隙充填
US20180312966A1 (en) Methods For Spatial Metal Atomic Layer Deposition
US11702742B2 (en) Methods of forming nucleation layers with halogenated silanes
US11887856B2 (en) Enhanced spatial ALD of metals through controlled precursor mixing
JP6913752B2 (ja) 核形成のない間隙充填ａｌｄプロセス
US20170053792A1 (en) High Temperature Thermal ALD Silicon Nitride Films
JP6968701B2 (ja) 低誘電率かつ低湿式エッチング速度の誘電体薄膜を堆積させるための方法
TWI833804B (zh) 含鋁膜的間隙填充
WO2016172192A1 (en) Deposition of si-h free silicon nitride

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210408

R150 Certificate of patent or registration of utility model

Ref document number: 6867382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250