CN111048402A - 基于SiC和Ga2O3的半导体结构的制备方法及半导体结构 - Google Patents

基于SiC和Ga2O3的半导体结构的制备方法及半导体结构 Download PDF

Info

Publication number
CN111048402A
CN111048402A CN201910974286.6A CN201910974286A CN111048402A CN 111048402 A CN111048402 A CN 111048402A CN 201910974286 A CN201910974286 A CN 201910974286A CN 111048402 A CN111048402 A CN 111048402A
Authority
CN
China
Prior art keywords
layer
sic
sputtering
buffer layer
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910974286.6A
Other languages
English (en)
Inventor
贾仁需
于淼
王卓
余建刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201910974286.6A priority Critical patent/CN111048402A/zh
Publication of CN111048402A publication Critical patent/CN111048402A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5806Thermal treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明公开了一种基于SiC和Ga2O3的半导体结构的制备方法,包括:选取SiC衬底层;在所述SiC衬底层表面上溅射Ga2O3靶材制备Ga2O3缓冲层;在所述Ga2O3缓冲层表面上溅射Ga2O3靶材制备Ga2O3薄膜层。本发明所提供的基于SiC和Ga2O3的半导体结构的制备方法首先在SiC衬底层表面通过溅射Ga2O3材料形成Ga2O3缓冲层,从而减少了由于晶格失配引起的位错缺陷,然后又在Ga2O3缓冲层表面通过溅射Ga2O3材料形成Ga2O3薄膜层,从而提高后续生长的Ga2O3薄膜层的结晶度,最终实现了在SiC衬底层上制备高结晶的Ga2O3薄膜材料的结构。

Description

基于SiC和Ga2O3的半导体结构的制备方法及半导体结构
技术领域
本发明属于微电子技术领域,具体涉及一种基于SiC和Ga2O3的半导体结构的制备方法及半导体结构。
背景技术
近年来,作为第三代半导体的Ga2O3材料由于其具有较大的禁带宽度,较高的击穿电场强度,较小的导通电阻,受人们的广泛关注,并且是研制功率器件的最佳材料选择。目前可以通过高温等方法制备Ga2O3的单晶衬底,并且可以在其上面进行同质外延具有优良的光学性能以及电学性能的Ga2O3薄膜,可以用作具有高性能的功率电子器件、紫外光电探测器以及紫外传感器,应用前景比较广泛,然而,由于其较低的热导率,限制了其功率电子器件在高温下的应用。
SiC作为第三代半导体材料,同样具有优异的性能,并且具有较高的热导率,SiC和Ga2O3的结合,不仅能够发挥各自的优势,并且可以解决氧化镓低热导率的问题,然而,SiC和Ga2O3由于较大的晶格失配导致许多缺陷的存在,限制了其广泛的应用。
因此,解决SiC和Ga2O3之间由于晶格失配导致的缺陷问题,在碳化硅衬底上生长高结晶质量的氧化镓薄膜,对未来SiC和Ga2O3材料的结合在功率电子器件高温环境下的应用具有较大的意义。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种基于SiC和Ga2O3的半导体结构的制备方法及半导体结构。本发明要解决的技术问题通过以下技术方案实现:
一种基于SiC和Ga2O3的半导体结构的制备方法,包括:
选取SiC衬底层;
在所述SiC衬底层表面上溅射Ga2O3靶材制备Ga2O3缓冲层;
在所述Ga2O3缓冲层表面上溅射Ga2O3靶材制备Ga2O3薄膜层。
在本发明的一个实施例中,在所述SiC衬底层表面上溅射Ga2O3靶材制备Ga2O3缓冲层,包括:
在氧气和氩气环境下,利用磁控溅射工艺在所述SiC衬底层表面上溅射Ga2O3靶材生成Ga2O3材料层;
利用退火工艺对所述Ga2O3材料层进行退火处理形成所述Ga2O3缓冲层。
在本发明的一个实施例中,利用磁控溅射工艺在所述SiC衬底层表面上溅射Ga2O3靶材生成Ga2O3材料层,包括:
在真空度为5×10-4~7×10-4Pa的条件下,利用磁控溅射工艺在所述SiC衬底层表面上溅射Ga2O3靶材生成Ga2O3材料层。
在本发明的一个实施例中,所述磁控溅射工艺的工艺条件包括:所述Ga2O3靶材的溅射功率为60W,溅射靶材基距为5cm,溅射时长为1小时。
在本发明的一个实施例中,利用退火工艺对所述Ga2O3材料层进行退火处理形成所述Ga2O3缓冲层,包括:
在氧气、真空和氮气环境中依次对所述Ga2O3材料层进行退火处理形成所述Ga2O3缓冲层。
在本发明的一个实施例中,所述退火处理的工艺条件包括:退火温度为600±5℃,氧气中退火时间为2h,真空中退火时间为1h,氮气中退火时间为2h。
在本发明的一个实施例中,在所述Ga2O3缓冲层表面上溅射Ga2O3靶材制备Ga2O3薄膜层,包括:
在氩气环境下,利用磁控溅射工艺在所述Ga2O3缓冲层表面上溅射Ga2O3靶材生成Ga2O3薄膜层。
在本发明的一个实施例中,所述磁控溅射工艺的工艺条件包括:真空度为5×10-4~7×10-4Pa,溅射靶材基距为5cm,工作电流为2A。
在本发明的一个实施例中,所述SiC衬底层的厚度为300~700μm,所述Ga2O3缓冲层的厚度为100±5nm,所述Ga2O3薄膜层的厚度为220±5nm。
本发明一个实施例还提供一种半导体结构,所述半导体结构利用上述任一项实施例所述的基于SiC和Ga2O3的半导体结构的制备方法制备而成,其中,所述半导体结构包括:
SiC衬底层;
Ga2O3缓冲层,位于所述SiC衬底层表面之上;
Ga2O3薄膜层,位于所述Ga2O3缓冲层表面之上。
本发明的有益效果:
本发明所提供的基于SiC和Ga2O3的半导体结构的制备方法首先在SiC衬底层表面通过溅射Ga2O3材料形成Ga2O3缓冲层,从而减少了由于晶格失配引起的位错缺陷,然后又在Ga2O3缓冲层表面通过溅射Ga2O3材料形成Ga2O3薄膜层,从而提高后续生长的Ga2O3薄膜层的结晶度,最终实现了在SiC衬底层上制备高结晶的Ga2O3薄膜材料的结构。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种制备碳化硅外延氧化镓薄膜设备的结构示意图;
图2是本发明实施例提供的一种基于SiC和Ga2O3的半导体结构的制备方法的流程示意图;
图3a~3c是本发明实施例提供的一种基于SiC和Ga2O3的半导体结构的制备方法的示意图;
图4是本发明实施例提供的一种Ga2O3缓冲层退火环境示意图;
图5是本发明实施例提供的一种半导体结构的示意图。
附图标记说明:
SiC衬底层-1;Ga2O3缓冲层-2;Ga2O3薄膜层-3;射频电源-4;靶材容器-5;靶材挡板-6;进气口-7;抽气管道-8;基片挡板-9;托盘-10;衬底加热盘-11;旋转机-12;溅射腔室-13。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
在介绍本实施例所提供的基于碳化硅衬底的半导体结构制备方法之前,本实施例首先提供了一种制备碳化硅外延氧化镓薄膜设备,请参见图1,图1是本发明实施例提供的一种制备碳化硅外延氧化镓薄膜设备的结构示意图,该设备包括射频电源4、两个靶材容器5、两个靶材挡板6、进气口7、抽气管道8、基片挡板9、托盘10、衬底加热盘11、旋转机12以及溅射腔室13。射频电源4穿过溅射腔室13连接至靶材容器5,用于为溅射靶材提供电源。靶材容器5为用于放置溅射靶材,两个靶材挡板6分别设置在两个靶材容器5的上方。进气口7能够设置多个气体管道,分别通入不同的气体,在本实施例中,进气口7能够同时通入溅射气体氧气和氩气。抽气管道8连接至真空系统,用于对溅射腔室13进行抽真空。旋转机12的下端依次连接衬底加热盘11和托盘10,能够使得衬底加热盘11和托盘10同时旋转,以保障溅射过程中在衬底表面沉积薄膜的均匀性。
本发明实施例所提供的基于SiC和Ga2O3的半导体结构的制备方法可以基于上述设备进行制备,也可以基于其它设备进行制备,本实施例对此不作具体限定。
为了更好的对本实施例所提供的基于SiC和Ga2O3的半导体结构的制备方法进行介绍,本实施例在上述制备碳化硅外延氧化镓薄膜设备的基础上对基于碳化硅衬底的半导体结构制备方法进行介绍,请参见图2,图2是本发明实施例提供的一种基于SiC和Ga2O3的半导体结构的制备方法的流程示意图,该基于SiC和Ga2O3的半导体结构的制备方法具体包括以下步骤:
S1、请参见图3a,选取SiC衬底层1;
具体地,SiC衬底层的生产技术成熟且所制备的器件质量较好;另外,碳化硅的热导率较高、稳定性很好,并且能够运用在高温生长过程中;最后,碳化硅具有优良的物理化学性能,与氧化镓的结合能够实现具有高性能的高功率的电力电子器件。因此,本实施例的衬底层选用碳化硅材料。
进一步地,SiC衬底层的厚度为300~700μm,优选地,SiC衬底层的厚度为500μm。
S2、请参见图3b,在SiC衬底层1表面上制备Ga2O3缓冲层2;
S21、在氧气和氩气环境下,利用磁控溅射工艺在SiC衬底层表面上溅射Ga2O3靶材生成Ga2O3材料层,其中磁控溅射工艺是利用磁场与电场交互作用,使电子在靶表面附近成螺旋状运行,从而增大电子撞击氩气产生离子的概率,所产生的离子在电场作用下撞向靶面从而溅射出靶材。磁控溅射技术制备的薄膜质量较好,薄膜层与基底的附着力较好,并且磁控溅射的速度较快,Ga2O3缓冲层不仅起到了缓冲层的作用而且没有引入其他杂质元素。
具体地,首先将氧气和氩气作为溅射气体同时通入溅射腔,之后利用磁控溅射工艺在SiC衬底层表面上溅射Ga2O3靶材,从而在SiC衬底层表面上形成Ga2O3材料层。
进一步地,氧气和氩气的质量百分比纯度均为99.999%,且氧气的流量可以为2cm3/秒;氩气的流量可以为20cm3/秒,同时Ga2O3靶材的质量比纯度均大于99.99%。
另外,本实施例在制备Ga2O3缓冲层时所提供的磁控溅射工艺的条件包括:衬底温度(即衬底层加热温度)、真空度、Ga2O3靶材的溅射功率、溅射靶材基距、溅射时长。其中,溅射靶材基距指溅射靶材到SiC衬底层之间的距离。衬底温度为室温。本实施例在制备Ga2O3缓冲层时的磁控溅射工艺条件优选地为:衬底温度为25℃;真空度为5×10-4~7×10-4Pa,优选地为5.0×10-4Pa;Ga2O3靶材的溅射功率为60W;溅射靶材基距为5cm;溅射时长为1小时。因为在其他实验条件下生长出来的Ga2O3材料层不致密、分布不均匀,后续退火后不利于形成Ga2O3缓冲层。本实施例先制备一层质量较好的非晶态Ga2O3材料层,而Ga2O3材料层起不到缓冲层的作用,所以不能减少位错的,而经过后续退火处理后,形成具有较好结晶质量的Ga2O3缓冲层时,才能起到缓冲的作用。
S22、利用退火工艺对Ga2O3材料层进行退火处理形成Ga2O3缓冲层。
具体地,请参见图4,在氧气、真空和氮气环境中依次对Ga2O3材料层进行退火处理以使Ga2O3材料层变为Ga2O3缓冲层,所制备的Ga2O3缓冲层具有无定型和纳米晶的结构特点。首先在氧气下退火主要是为了减少Ga2O3缓冲层中的氧空位浓度,然后在真空中退火主要是为了提高Ga2O3缓冲层的结晶质量,最后在氮气中退火主要是为了提高Ga2O3缓冲层的导电性能。
进一步地,本实施例的退火处理的温度为600±5℃,优选地为600℃,氧气中退火时间为2h,真空中退火时间为1h,氮气中退火时间为2h,退火时间较短时,薄膜不能够充分反应,不利于再次结晶;时间较长时薄膜内部会产生较大的应力,致使薄膜断裂,所以需要合适的退火时间。本实施例又在600±5℃进行退火处理,使得在SiC衬底与Ga2O3缓冲层接触的地方的原子发生扩散,致使SiC衬底与Ga2O3缓冲层之间的晶格常数减少,从而减少了位错引起的缺陷密度。
优选地,Ga2O3缓冲层的厚度为100±5nm。Ga2O3缓冲层的厚度如果太小,则会由于结晶晶粒较大不利于Ga2O3薄膜层的生长,而如果太厚就会影响SiC/Ga2O3异质结器件的性能。
S3、请参见3c,在Ga2O3缓冲层2表面上制备Ga2O3薄膜层3;
具体地,在氩气环境下,利用磁控溅射工艺在Ga2O3缓冲层表面上溅射Ga2O3靶材生成Ga2O3薄膜层。
进一步,首先将氩气作为溅射气体通入溅射腔,其中,氩气质量百分比纯度为99.999%,氩气流量例如可以为20cm3/秒;之后利用磁控溅射工艺在Ga2O3缓冲层表面上溅射Ga2O3靶材生成Ga2O3薄膜层。
优选地,Ga2O3靶材的质量比纯度大于99.99%。
另外,本实施例在制备Ga2O3薄膜层时所提供的磁控溅射工艺的条件包括:真空度、溅射靶材基距、工作电流。本实施例在制备Ga2O3薄膜层时的磁控溅射工艺条件优选地为:真空度为5×10-4~7×10-4Pa,优选地为5.0×10-4Pa,溅射靶材基距为5cm,工作电流为2A。如果真空度较低时,腔室内部杂质气体较多,会污染所制备的Ga2O3薄膜层,而真空度较高时,所需要的时间就会增加,不利于实验的进行。
优选地,Ga2O3薄膜层的厚度为220±5nm。Ga2O3薄膜层厚度过厚会对SiC/Ga2O3异质结器件的性能产生影响。
本发明实施例提供的碳化硅外延氧化镓薄膜的方法是通过在SiC衬底层上制备材料为Ga2O3的缓冲层,且该缓冲层依次经过氧气、真空和氮气环境下进行退火处理后,可以降低Ga2O3缓冲层与SiC衬底层之间由于晶格失配而引起的缺陷,由此更有利于后续在适当温度下,制备高结晶质量Ga2O3薄膜层。
实施例二
请参见图5,图5是本发明实施例提供的一种半导体结构的示意图。本发明实施例提供了一种半导体结构,该半导体结构包括:SiC衬底层1、Ga2O3缓冲层2和Ga2O3薄膜层3,其中,Ga2O3缓冲层2位于SiC衬底层1表面之上,Ga2O3薄膜层3位于Ga2O3缓冲层2表面之上。
本实施例的半导体结构是利用上述实施例所提供的基于SiC和Ga2O3的半导体结构的制备方法制备而成,其实现原理和技术效果类似,在此不再赘述
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外,本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于SiC和Ga2O3的半导体结构的制备方法,其特征在于,包括:
选取SiC衬底层;
在所述SiC衬底层表面上溅射Ga2O3靶材制备Ga2O3缓冲层;
在所述Ga2O3缓冲层表面上溅射Ga2O3靶材制备Ga2O3薄膜层。
2.根据权利要求1所述的基于SiC和Ga2O3的半导体结构的制备方法,其特征在于,在所述SiC衬底层表面上溅射Ga2O3靶材制备Ga2O3缓冲层,包括:
在氧气和氩气环境下,利用磁控溅射工艺在所述SiC衬底层表面上溅射Ga2O3靶材生成Ga2O3材料层;
利用退火工艺对所述Ga2O3材料层进行退火处理形成所述Ga2O3缓冲层。
3.根据权利要求2所述的基于SiC和Ga2O3的半导体结构的制备方法,其特征在于,利用磁控溅射工艺在所述SiC衬底层表面上溅射Ga2O3靶材生成Ga2O3材料层,包括:
在真空度为5×10-4~7×10-4Pa的条件下,利用磁控溅射工艺在所述SiC衬底层表面上溅射Ga2O3靶材生成Ga2O3材料层。
4.根据权利要求3所述的基于SiC和Ga2O3的半导体结构的制备方法,其特征在于,所述磁控溅射工艺的工艺条件包括:所述Ga2O3靶材的溅射功率为60W,溅射靶材基距为5cm,溅射时长为1小时。
5.根据权利要求2所述的基于SiC和Ga2O3的半导体结构的制备方法,其特征在于,利用退火工艺对所述Ga2O3材料层进行退火处理形成所述Ga2O3缓冲层,包括:
在氧气、真空和氮气环境中依次对所述Ga2O3材料层进行退火处理形成所述Ga2O3缓冲层。
6.根据权利要求5所述的基于SiC和Ga2O3的半导体结构的制备方法,其特征在于,所述退火处理的工艺条件包括:退火温度为600±5℃,氧气中退火时间为2h,真空中退火时间为1h,氮气中退火时间为2h。
7.根据权利要求1所述的基于SiC和Ga2O3的半导体结构的制备方法,其特征在于,在所述Ga2O3缓冲层表面上溅射Ga2O3靶材制备Ga2O3薄膜层,包括:
在氩气环境下,利用磁控溅射工艺在所述Ga2O3缓冲层表面上溅射Ga2O3靶材生成Ga2O3薄膜层。
8.根据权利要求7所述的基于SiC和Ga2O3的半导体结构的制备方法,其特征在于,所述磁控溅射工艺的工艺条件包括:真空度为5×10-4~7×10-4Pa,溅射靶材基距为5cm,工作电流为2A。
9.根据权利要求7所述的基于SiC和Ga2O3的半导体结构的制备方法,其特征在于,所述SiC衬底层的厚度为300~700μm,所述Ga2O3缓冲层的厚度为100±5nm,所述Ga2O3薄膜层的厚度为220±5nm。
10.一种半导体结构,其特征在于,所述半导体结构利用权利要求1至9任一项所述的基于SiC和Ga2O3的半导体结构的制备方法制备而成,其中,所述半导体结构包括:
SiC衬底层;
Ga2O3缓冲层,位于所述SiC衬底层表面之上;
Ga2O3薄膜层,位于所述Ga2O3缓冲层表面之上。
CN201910974286.6A 2019-10-14 2019-10-14 基于SiC和Ga2O3的半导体结构的制备方法及半导体结构 Pending CN111048402A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910974286.6A CN111048402A (zh) 2019-10-14 2019-10-14 基于SiC和Ga2O3的半导体结构的制备方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910974286.6A CN111048402A (zh) 2019-10-14 2019-10-14 基于SiC和Ga2O3的半导体结构的制备方法及半导体结构

Publications (1)

Publication Number Publication Date
CN111048402A true CN111048402A (zh) 2020-04-21

Family

ID=70232288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910974286.6A Pending CN111048402A (zh) 2019-10-14 2019-10-14 基于SiC和Ga2O3的半导体结构的制备方法及半导体结构

Country Status (1)

Country Link
CN (1) CN111048402A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661810A (zh) * 2009-09-24 2010-03-03 鲁东大学 深紫外非晶透明导电膜及其制备方法
CN101746961A (zh) * 2009-10-19 2010-06-23 鲁东大学 在平板玻璃上沉积多晶β-Ga2O3薄膜的方法
CN105474397A (zh) * 2013-08-19 2016-04-06 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管
CN105679874A (zh) * 2016-03-18 2016-06-15 张香丽 一种高光谱选择性和高灵敏度紫外探测器及其制备方法
CN105870225A (zh) * 2016-03-31 2016-08-17 张权岳 一种单片集成的多功能紫外/日盲紫外双色探测器及其制备方法
CN107078031A (zh) * 2014-07-28 2017-08-18 佳能安内华股份有限公司 成膜方法、真空处理装置、半导体发光元件的制造方法、半导体发光元件、半导体电子元件的制造方法、半导体电子元件、照明装置
US20180374980A1 (en) * 2016-12-08 2018-12-27 Xidian University METHOD FOR MANUFACTURING ULTRAVIOLET PHOTODETECTOR BASED ON Ga2O3 MATERIAL
CN109136859A (zh) * 2018-10-22 2019-01-04 哈尔滨工业大学 一种制备高透光率氧化镓薄膜的方法
CN109256438A (zh) * 2018-09-26 2019-01-22 北京镓族科技有限公司 一种硅基非晶氧化镓薄膜日盲光电晶体管及其制造方法
CN109461790A (zh) * 2018-09-26 2019-03-12 北京镓族科技有限公司 氧化镓/石墨烯异质结零功耗光电探测器及其制造方法
CN109545657A (zh) * 2018-10-25 2019-03-29 北京镓族科技有限公司 一种改善碳化硅衬底上生长的氧化镓薄膜的方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661810A (zh) * 2009-09-24 2010-03-03 鲁东大学 深紫外非晶透明导电膜及其制备方法
CN101746961A (zh) * 2009-10-19 2010-06-23 鲁东大学 在平板玻璃上沉积多晶β-Ga2O3薄膜的方法
CN105474397A (zh) * 2013-08-19 2016-04-06 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管
CN107078031A (zh) * 2014-07-28 2017-08-18 佳能安内华股份有限公司 成膜方法、真空处理装置、半导体发光元件的制造方法、半导体发光元件、半导体电子元件的制造方法、半导体电子元件、照明装置
CN105679874A (zh) * 2016-03-18 2016-06-15 张香丽 一种高光谱选择性和高灵敏度紫外探测器及其制备方法
CN105870225A (zh) * 2016-03-31 2016-08-17 张权岳 一种单片集成的多功能紫外/日盲紫外双色探测器及其制备方法
US20180374980A1 (en) * 2016-12-08 2018-12-27 Xidian University METHOD FOR MANUFACTURING ULTRAVIOLET PHOTODETECTOR BASED ON Ga2O3 MATERIAL
CN109256438A (zh) * 2018-09-26 2019-01-22 北京镓族科技有限公司 一种硅基非晶氧化镓薄膜日盲光电晶体管及其制造方法
CN109461790A (zh) * 2018-09-26 2019-03-12 北京镓族科技有限公司 氧化镓/石墨烯异质结零功耗光电探测器及其制造方法
CN109136859A (zh) * 2018-10-22 2019-01-04 哈尔滨工业大学 一种制备高透光率氧化镓薄膜的方法
CN109545657A (zh) * 2018-10-25 2019-03-29 北京镓族科技有限公司 一种改善碳化硅衬底上生长的氧化镓薄膜的方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JIAN HUANG等: "《Effect of Homo-buffer Layers on the Properties of Sputtering Deposited Ga2O3 Films》" *
KANIKA ARORA等: "《Ultrahigh Performance of Self-Powered β‑Ga2O3 Thin Film Solar-Blind Photodetector Grown on Cost-Effective Si Substrate Using High-Temperature Seed Layer》" *
KANIKA ARORA等: "Ultrahigh Performance of Self-Powered β‑Ga2O3 Thin Film Solar-Blind Photodetector Grown on Cost-Effective Si Substrate Using High-Temperature Seed Layer" *

Similar Documents

Publication Publication Date Title
CN109545657B (zh) 一种改善碳化硅衬底上生长的氧化镓薄膜的方法
JP3659101B2 (ja) 窒化物半導体素子及びその製造方法
CN113235047B (zh) 一种AlN薄膜的制备方法
US20130220214A1 (en) Base material for growing single crystal diamond and method for producing single crystal diamond substrate
CN111916341B (zh) 氧化镓薄膜晶体生长方法
CN112831768B (zh) 一种高结晶质量的氮化铪薄膜制备方法及应用
CN112647130B (zh) 一种低压化学气相沉积生长氧化镓薄膜的方法
CN108428618B (zh) 基于石墨烯插入层结构的氮化镓生长方法
CN110896024B (zh) 碳化硅外延氧化镓薄膜方法及碳化硅外延氧化镓薄膜结构
JP2000031059A (ja) 低抵抗n型および低抵抗p型単結晶AlN薄膜の合成法
CN111883651A (zh) 一种制备高质量氮化铝模板的方法
CN110993505B (zh) 基于碳化硅衬底的半导体结构制备方法及半导体结构
CN111048402A (zh) 基于SiC和Ga2O3的半导体结构的制备方法及半导体结构
CN110993504A (zh) 基于SiC衬底的Ga2O3薄膜的制备方法及基于SiC衬底的Ga2O3薄膜
JP4910124B2 (ja) 半導体薄膜製造装置および方法
JP2010226136A (ja) 半導体薄膜製造方法
CN114717657A (zh) 基于等离子体辅助激光分子束外延生长氧化镍单晶薄膜的方法
CN111733456B (zh) 用于AlN单晶生长的复合籽晶及其制备方法
CN112695380A (zh) 一种新型透明导电氧化物薄膜的制备方法及其应用
CN111048404B (zh) 一种缓冲层结构及其制备方法
CN113832541B (zh) 用于外延生长大尺寸单晶金刚石的复合衬底的制备方法
CN116575000A (zh) 一种紫外发光增强的氮氧化镓薄膜及其制备方法
CN115036361A (zh) 在单晶金刚石衬底上进行成核层优化的AlN/GaN异质结制备方法
CN117286461A (zh) 一种基于镓缓冲层的氧化镓薄膜及其制备方法与应用
CN115832133A (zh) 尺寸可控的磷掺杂纳米硅量子点led器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200421

RJ01 Rejection of invention patent application after publication