JP2006100834A - 半導体薄膜製造装置および方法 - Google Patents
半導体薄膜製造装置および方法 Download PDFInfo
- Publication number
- JP2006100834A JP2006100834A JP2005282958A JP2005282958A JP2006100834A JP 2006100834 A JP2006100834 A JP 2006100834A JP 2005282958 A JP2005282958 A JP 2005282958A JP 2005282958 A JP2005282958 A JP 2005282958A JP 2006100834 A JP2006100834 A JP 2006100834A
- Authority
- JP
- Japan
- Prior art keywords
- sputtering
- thin film
- reaction vessel
- gas
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
【解決手段】 希ガスと水素の混合スパッタガスを用いること、真空容器の到達最低圧力を1×10−7Torr未満の超高真空領域に下げること、マグネトロン方式でスパッタすること、スパッタ成膜とスパッタ成膜の間のスパッタガスを流していないときに、スパッタターゲットを含むスパッタガンの圧力を1×10−7Torr未満に維持し、スパッタターゲットの純度を常に高純度に保つことが重要で、これらの組み合わせによって初めて、これらが相補的に機能し、スパッタターゲットの純度を常に高純度に維持され、また、堆積薄膜への酸素の混入量が検出限界以下となり、また、堆積薄膜に対する損傷やエッチング効果が抑制され、実用レベルの高品質、高純度の4族系半導体結晶が形成できる。
Description
上記第3の方法であるスパッタ法は、スパッタターゲットを大きくできるため、大面積成膜が可能である。また、スパッタされた原子を対向する基板に付着させるため、原料原子をスパッタターゲットから基板に転写した状況に近く、原料の利用効率が大変高い。また、原料ガスは毒性があるが、スパッタ法は安全性が高く、毒性ガスの処理装置や安全装置が不要で取り扱いが容易であるなどの大きな利点がある。
スパッタ法は主に絶縁体や金属などの多結晶薄膜や非晶質薄膜の作成に用いられている。
到達最低圧力が1x10−7Torrの真空容器を用いて、スパッタガスとしてArに水素を53%加えたところ、非晶質になることが報告された(非特許文献2参照)。
よって、スパッタガスとして混入される水素は、水素化非晶質Siの成膜に用いられる。被堆積基板温度を400℃以下に下げて、水素を混入したスパッタガスを用いてスパッタすることで、水素が堆積膜中に混入している水素化非晶質Siが得られる技術もある(特許文献3参照)。
しかしこれは、熱アニールする容器内で、残留酸素および残留H2Oを的確に除去する必要がある。残留ガスがあれば基板表面と反応してしまい、表面の清浄化ができなくなってしまう。
そのため、これまでのスパッタ装置には、900℃以上のアニール機構を具備していないことが一般的であった。
しかし、スパッタガスを排気し続けると、回転機構を用いた排気装置内にガスが付着し、スパッタガスを流していないときの到達最小圧力が上昇するという問題が生じる。特に、スパッタターゲットの表面の物質が被堆積基板に転写されるので、スパッタターゲットの表面の清浄度が維持できなくなると、堆積される結晶品質に直接大きな影響を与えることになる。
特に、Si1−xGex混晶半導体薄膜のように複数の元素からなる混晶においては、一方の元素が例えばこの場合Geが凝集するという性質が強いが、このような現象を抑制して、原子的にフラットで均質な混晶薄膜の形成が可能となる。
または、水素を含むガス雰囲気中の前記反応容器内において750〜1100℃の間の温度で熱アニールするので、水素により残留酸素および残留H2Oが効果的に除去され、5×10−9Torr以下の圧力の達成が可能となる。また、水素の導入により、750℃からの低い温度でSi単結晶基板をアニールしても、表面汚染がなく、清浄化が進行し、結晶成長に最適な原子的にフラットなSi表面が得られる。
また、反応容器には、真空遮閉器を介して、排気原理に回転機構を用いず、1×10−8Torr未満の高い真空度を容易に得られるスパッタイオンポンプを装着する。ターボ分子ポンプは、スパッタガスを排気することで、得られる到達最小圧力が上昇するが、スパッタイオンポンプは、スパッタガスを流していないときに反応容器から排気することができるので、高い真空度を容易に得ることが出来、反応容器内を常に1×10−8Torr未満に維持することができる。
スパッタ法による成膜を続けると、被堆積基板の以外の反応容器内にスパッタ膜が堆積されるため、反応容器は適時大気に暴露して清掃する。しかし、反応容器と接続している真空遮閉器を閉めれば、スパッタガンの載置された容器は常に専用スパッタイオンポンプで排気されるため、常に1×10−8Torr未満に維持することができる。
反応容器をベーキングしながらターボ分子ポンプで排気し、1×10−7Torr未満の最小圧力が得られた後に、スパッタガンの真空遮閉器を開き、さらに反応容器を反応容器専用のスパッタイオンポンプで排気すれば、反応容器内とスパッタガンが共に1×10−8Torr未満の高い真空度に維持され、スパッタターゲットが高純度に保たれ、高品質、高純度の4族系半導体結晶が形成できる。
半導体薄膜をドーピングするためには、半導体のドーピング元素として、B、Al、Ga、In、N、P、Sbなどがこれらのターゲットに含有していれば良い。B、Alの単体ターゲットを用いても良い。例えば、Si薄膜を形成するとき、ドーピング量を調整するために、純枠のSiターゲットとドーピング元素を含むSiターゲットの2つのターゲットを同時スパッタしても良い。
真空反応容器1は、スパッタガスが導入されている場合、回転機構を用いたターボ分子ポンプ5およびロータリーポンプ6によって排気し、スパッタガスが導入されていない場合は、回転機構を用いていないスパッタイオンポンプ8で排気する。
この真空反応容器1および別容器2は、ターボ分子ポンプ5またはスパッタイオンポンプ8で、圧力を1×10−9Torr以下まで排気される。
マグネトロン方式の2台のスパッタガン100、101(スパッタ手段)は、スパッタガン用容器102、103にそれぞれ入っており、真空遮閉器11を介して真空反応容器1に接続されている。真空反応容器1との接続部分にはシャッタ180、181を有し、スパッタターゲット13、14を覆うようになっている。スパッタガン100、101の内部には磁石(図示しない)があり、スパッタターゲット13、14に平行になるように磁場を印加する。印加した磁場を15に示す。
あるいは、スパッタターゲットの材質に応じ、マッチングボックス16を外して、直流(DC)電源をスパッタガン100、または101に接続し、基板とスパッタターゲットに直流電圧を印加してスパッタするDCマグネトロン方式を行うことができる。
スパッタガン100、101の入っているスパッタ用容器102,103は、真空遮閉器11を閉じ、スパッタイオンポンプ12を用いて1×10−9Torr以下までそれぞれ個別に排気できる。
真空遮閉器3を閉じて別容器2に被堆積基板19を載置する。次に、別容器2をターボ分子ポンプ5およびロータリーポンプ6で排気して、1×10−7Torr以下の真空にする。
次に、真空遮閉器3を閉じ、真空遮閉器7を開いて、真空反応容器1を1×10−9Torr以下の超高真空領域の圧力になるようスパッタイオンポンプ8で排気する。
次に、Arと5%水素との混合ガスをガス導入管9から導入する。次に、真空遮閉器7を閉じ、真空遮閉器3、4を開いて、ターボ分子ポンプ5で排気する。さらに、ガス導入管9は、スパッタガスの流量を調整するために、真空反応容器1内のスパッタガス圧力を0.5〜10mTorr間の所望の値に設定する。本実施例はスパッタガス圧力を2mTorrに設定する。
Ge単結晶のスパッタターゲット14側のシャッタ181は、断続的に閉め、被堆積基盤19の表面にSi1−xGexとSiを交互に積層した超格子膜を成膜する。
成膜が終了した被堆積基板19は、真空反応容器1への導入のときの逆手順で、別容器2側に取り出す。つまり、スパッタガン用容器102、103の圧力を1×10−9Torr以下に、また真空反応容器1の圧力を1×10−7Torr以下に保持し、被堆積基板19を別容器2へ移送し、真空遮閉器3を閉じる。
被堆積基板19を取り出して真空遮閉器3を閉じた後、スパッタイオンポンプ8を用いて真空容器およびスパッタガンを1×10−9Torr以下まで排気する。
1 反応容器
2 別容器
3 真空遮閉器
4 真空遮閉器
5 ターボ分子ポンプ
6 ロータリーポンプ
7 真空遮閉器
8 スパッタイオンポンプ
9 ガス導入管
100、101 スパッタガン
102、103 スパッタガン用容器
11 真空遮閉器
12 スパッタイオンポンプ
13 Si単結晶のスパッタターゲット
14 Ge単結晶のスパッタターゲット
15 印加した磁場
16 マッチングボックス
17 高周波電源
180、181 シャッタ
19 被堆積基板
20 被堆積基板の載置位置
21 ヒーター
Claims (7)
- 単結晶又は多結晶薄膜を形成する半導体薄膜製造装置において、
反応容器と、
前記反応容器内の圧力を常に1×10−7Torr未満に設定する第1の圧力設定手段と、
前記圧力設定手段で設定された反応容器内の圧力を保ったまま、前記反応容器内に載置された基板を400度より大きく680度までの間の温度に加熱する加熱手段と、
希ガスと水素ガスを含む混合気体を前記反応容器内に導入する導入手段と、
前記導入手段により導入された混合気体をスパッタガスとして、前記加熱手段で加熱された基板に、4属元素を含むスパッタターゲットをマグネトロン方式によりスパッタするスパッタ手段と
を有することを特徴とする半導体薄膜製造装置。 - 前記導入手段により導入する混合気体の水素ガスの含有量は30%以下である
ことを特徴とする請求項1記載の半導体薄膜製造装置。 - 前記反応容器と連通を遮閉できる遮閉器を介して接続された、少なくとも1つの別容器を有し、
前記基板を、前記別容器から前記反応容器へ移送し、または前記基板を前記反応容器から前記別容器へ移送する移送手段
を有することを特徴とする請求項1記載の半導体薄膜製造装置。 - 前記第1の圧力設定手段は、回転機構を用いて排気する第1の排気手段と、回転機構を有せずに排気する第2の排気手段を有し、
前記反応容器内にスパッタガスが導入されている場合は、第1の排気手段によりスパッタガスを排気して圧力を設定し、
スパッタガスが導入されていない場合は、第2の排気手段により排気して圧力を設定することを特徴とする請求項1〜3記載の半導体薄膜製造装置。 - 前記スパッタ手段は、前記スパッタターゲットが載置される容器と、
該容器の圧力を設定する第2の圧力設定手段とを有する
ことを特徴とする請求項1〜4記載の半導体薄膜製造装置。 - スパッタ法により単結晶又は多結晶薄膜を形成する半導体薄膜製造方法において、
反応容器内の圧力を常に1×10−7Torr未満に設定するステップと、
設定された反応容器内の圧力を保ったまま、前記反応容器内に基板を載置し、該基板を400度より大きく680度までの間の温度に加熱するステップと、
希ガスと水素ガスを含む混合気体を前記反応容器内に導入するステップと、
導入された混合気体をスパッタガスとして、加熱された基板に、4属元素を含むスパッタターゲットをマグネトロン方式によりスパッタするステップと
を有することを特徴とする半導体薄膜製造方法。 - Si単結晶基板を反応容器内に載置するステップと、
前記反応容器内の圧力を5×10−9Torr以下の真空状態にするとともに、900〜1100度の間の温度で熱アニールするステップ、または前記反応容器内に水素を含むガスを導入し、750〜1100度の間の温度で熱アニールするステップと、
前記反応容器内の圧力を常に1×10−7Torr未満に設定するステップと、
設定された反応容器内の圧力を保ったまま、前記反応容器内に基板を載置し、該基板を400度より大きく680度までの間の温度に加熱するステップと、
希ガスと水素ガスを含む混合気体を前記反応容器内に導入するステップと、
導入された混合気体をスパッタガスとして、加熱された基板に、4属元素を含むスパッタターゲットをマグネトロン方式によりスパッタするステップと
を有することを特徴とする半導体薄膜製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005282958A JP4910124B2 (ja) | 2004-08-31 | 2005-08-30 | 半導体薄膜製造装置および方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004253128 | 2004-08-31 | ||
JP2004253128 | 2004-08-31 | ||
JP2005282958A JP4910124B2 (ja) | 2004-08-31 | 2005-08-30 | 半導体薄膜製造装置および方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010130627A Division JP2010226136A (ja) | 2004-08-31 | 2010-06-08 | 半導体薄膜製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006100834A true JP2006100834A (ja) | 2006-04-13 |
JP4910124B2 JP4910124B2 (ja) | 2012-04-04 |
Family
ID=36240284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005282958A Active JP4910124B2 (ja) | 2004-08-31 | 2005-08-30 | 半導体薄膜製造装置および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4910124B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008021674A (ja) * | 2006-07-10 | 2008-01-31 | Tokyo Univ Of Agriculture & Technology | 半導体積層膜、及び半導体積層膜作製用装置 |
CN107924802A (zh) * | 2015-08-24 | 2018-04-17 | 应用材料公司 | 用于真空溅射沉积的设备及其方法 |
US11492696B2 (en) | 2016-07-15 | 2022-11-08 | National University Corporation Tokyo University Of Agriculutre And Technology | Manufacturing method for semiconductor laminated film, and semiconductor laminated film |
WO2023163078A1 (ja) * | 2022-02-24 | 2023-08-31 | マッハコーポレーション株式会社 | 単結晶半導体膜の製造方法、単結晶半導体膜の積層膜の製造方法及び半導体素子 |
-
2005
- 2005-08-30 JP JP2005282958A patent/JP4910124B2/ja active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008021674A (ja) * | 2006-07-10 | 2008-01-31 | Tokyo Univ Of Agriculture & Technology | 半導体積層膜、及び半導体積層膜作製用装置 |
CN107924802A (zh) * | 2015-08-24 | 2018-04-17 | 应用材料公司 | 用于真空溅射沉积的设备及其方法 |
JP2018525531A (ja) * | 2015-08-24 | 2018-09-06 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 真空スパッタ堆積のための装置及びその方法 |
US11492696B2 (en) | 2016-07-15 | 2022-11-08 | National University Corporation Tokyo University Of Agriculutre And Technology | Manufacturing method for semiconductor laminated film, and semiconductor laminated film |
US11972947B2 (en) | 2016-07-15 | 2024-04-30 | National University Corporation Tokyo University Of Agriculture And Technology | Manufacturing method for semiconductor laminated film, and semiconductor laminated film |
WO2023163078A1 (ja) * | 2022-02-24 | 2023-08-31 | マッハコーポレーション株式会社 | 単結晶半導体膜の製造方法、単結晶半導体膜の積層膜の製造方法及び半導体素子 |
Also Published As
Publication number | Publication date |
---|---|
JP4910124B2 (ja) | 2012-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103469173B (zh) | 空穴导电特性氧化镓膜的制备方法及空穴导电特性氧化镓膜 | |
Vashaei et al. | Influence of sputtering parameters on the crystallinity and crystal orientation of AlN layers deposited by RF sputtering using the AlN target | |
US8772160B2 (en) | Method for manufacturing semiconductor element and deposition apparatus | |
JP2011091388A (ja) | 酸化物半導体膜及び半導体装置の作製方法 | |
JP3027968B2 (ja) | 成膜装置 | |
JP4910124B2 (ja) | 半導体薄膜製造装置および方法 | |
JP2010226136A (ja) | 半導体薄膜製造方法 | |
EP0582228B1 (en) | Process of forming hydrogenated amorphous silicon film | |
CN110896024B (zh) | 碳化硅外延氧化镓薄膜方法及碳化硅外延氧化镓薄膜结构 | |
CN111139526A (zh) | 一种利用离子束溅射沉积获得单晶氮化硼薄膜的方法 | |
CN110993505B (zh) | 基于碳化硅衬底的半导体结构制备方法及半导体结构 | |
JPH1171200A (ja) | SiCエピタキシャル成長装置およびSiCエピタキシャル薄膜作成方法 | |
JP2008021674A (ja) | 半導体積層膜、及び半導体積層膜作製用装置 | |
CN110699661B (zh) | 一种在SiC衬底上制备易剥离碳膜的方法 | |
JP3123657B2 (ja) | 半導体膜作製方法 | |
JP2945948B2 (ja) | 半導体膜作製方法 | |
JP3123656B2 (ja) | 半導体膜作製方法 | |
JP3076382B2 (ja) | 半導体膜作製方法 | |
JP6188217B2 (ja) | 半導体素子の製造方法。 | |
JP2923696B2 (ja) | 半導体膜作製方法 | |
JP2010103376A (ja) | 薄膜形成装置および薄膜形成方法 | |
JPH1064824A (ja) | スパッタ装置 | |
JP3495035B2 (ja) | シリコン膜の作製方法 | |
JP2010262947A (ja) | 選択的膜製造方法 | |
CN118461125A (zh) | 一种石墨烯单晶晶圆的层数控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070921 |
|
A977 | Report on retrieval |
Effective date: 20091120 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Written amendment |
Effective date: 20100212 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20100308 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
A521 | Written amendment |
Effective date: 20100217 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100608 |
|
A521 | Written amendment |
Effective date: 20100915 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |