JP2005109521A - 表面処理方法およびシリコンウェーハ - Google Patents

表面処理方法およびシリコンウェーハ Download PDF

Info

Publication number
JP2005109521A
JP2005109521A JP2004368553A JP2004368553A JP2005109521A JP 2005109521 A JP2005109521 A JP 2005109521A JP 2004368553 A JP2004368553 A JP 2004368553A JP 2004368553 A JP2004368553 A JP 2004368553A JP 2005109521 A JP2005109521 A JP 2005109521A
Authority
JP
Japan
Prior art keywords
silicon wafer
hydrogen
surface treatment
baking
treatment method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004368553A
Other languages
English (en)
Inventor
Shoji Nogami
彰二 野上
Tomonori Yamaoka
智則 山岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2004368553A priority Critical patent/JP2005109521A/ja
Publication of JP2005109521A publication Critical patent/JP2005109521A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】シリコンウェーハの表面処理方法及び半導体ウェーハにおいて、水素ベークの低温化を行っても十分に自然酸化膜や有機物を除去すること。
【解決手段】シリコンウェーハ表面に半導体薄膜をエピタキシャル成長する前に行うシリコンウェーハの表面処理方法であって、水素を雰囲気ガスとしてシリコンウェーハ表面に熱処理を行う水素ベーク工程を有し、該水素ベーク工程は、圧力をP(Pa)とし、熱処理時間をt(min)とし、熱処理温度をT(K)としたとき、以下の関係式;
P<3×10170.5943−36.549(1000/T)
を満たす条件で行われる。
【選択図】 図2

Description

本発明は、シリコン(Si)ウェーハ表面にシリコン等の半導体薄膜をエピタキシャル成長する前に行うシリコンウェーハの表面処理方法及び半導体ウェーハに関する。
半導体デバイスの製造プロセスでは、シリコンウェーハ上にシリコン等の半導体薄膜をエピタキシャル成長する場合があるが、通常、シリコンウェーハ表面には、自然酸化膜が形成されていると共に有機物等が付着しているため、成長前にこの膜や有機物等を除去する必要がある。例えば、エピタキシャル成長する前に、エピタキシャル炉において1100℃〜1150℃の温度範囲内で水素ベークを行うことにより、自然酸化膜や有機物を除去している。
しかしながら、上記従来のエピタキシャル成長技術では、以下のような課題が残されている。すなわち、近年、高温プロセスの際に生じるドーパントのプロファイル変化、金属汚染及びスリップ等を防ぐために、1050℃以下で全てのプロセスを行う低温プロセスが要望されている。このため、低温プロセスにおいて自然酸化膜を除去するには、上述した水素ベークの熱処理温度を下げることが必要になるが、1100℃より低温にすると、水素雰囲気中では自然酸化膜や有機物の除去が困難になるため、良好なエピタキシャル成長を行うことが難しいという不都合があった。
本発明は、前述の課題に鑑みてなされたもので、水素ベークの低温化を行っても十分に自然酸化膜や有機物を除去することができるシリコンウェーハの表面処理方法及び半導体ウェーハを提供することを目的とする。
本発明者らは、水素ベーク処理技術について研究を行った結果、水素ベークの効果が圧力により変化し、ベーク温度及びベーク時間との間に一定の関係があることを見出すことができた。
したがって、本発明は、この知見に基づいた技術であり、前記課題を解決するために以下の構成を採用した。
本発明のシリコンウェーハの表面処理方法は、シリコンウェーハ表面に半導体薄膜をエピタキシャル成長する前に行うシリコンウェーハの表面処理方法であって、
水素を雰囲気ガスとしてシリコンウェーハ表面に熱処理を行う水素ベーク工程を有し、
該水素ベーク工程は、
圧力をP(Pa)とし、
熱処理時間をt(min)とし、
熱処理温度をT(K)としたとき、以下の関係式;
P<3×10170.5943−36.549(1000/T)
を満たす条件で行われ、
前記圧力、前記熱処理時間、前記熱処理温度をそれぞれ、
2.1×10Pa、30分、900℃に設定するか、または、
2.1×10Pa、30分、950℃に設定するか、または、
2.1×10Pa、30分、1000℃に設定するか、または、
2.1×10Pa、30分、1050℃に設定し、ドーパントのプロファイル変化や金属汚染を十分に抑制しながら完全にシリコンウェーハ表面の自然酸化膜等を除去することを特徴とする。
このシリコンウェーハの表面処理方法では、水素ベーク工程において、熱処理温度が1100℃未満で上記関係式を満たす条件で行われるので、後述するように、熱処理温度が低くてもシリコンウェーハ表面の自然酸化膜等を十分に除去することができる。
また、本発明のシリコンウェーハの表面処理方法は、前記圧力を、5.3×10Paから5.3×10Paまでの範囲内に設定し、前記熱処理時間を、30分以内に設定し、前記熱処理温度を、850℃以上に設定することが好ましい。すなわち、このシリコンウェーハの表面処理方法では、圧力、熱処理時間及び熱処理温度が上記範囲内に設定されるので、ドーパントのプロファイル変化や金属汚染を十分に抑制しながら完全にシリコンウェーハ表面の自然酸化膜等を除去することができる。
本発明のシリコンウェーハは、シリコンウェーハ表面に半導体薄膜がエピタキシャル成長されたシリコンウェーハであって、上記本発明のシリコンウェーハの表面処理方法により前記シリコンウェーハの表面処理を行った後に前記エピタキシャル成長が行われたことを特徴とする。この半導体ウェーハでは、上記本発明のシリコンウェーハの表面処理方法により表面処理を行った後にエピタキシャル成長が行われたので、表面の自然酸化膜等が低温の水素ベークでも十分に除去された状態でエピタキシャル成長されており、ドーパントのプロファイル変化、金属汚染及びスリップ等が少ないと共に良質なエピタキシャル層を有することができる。
本発明によれば、以下の効果を奏する。
本発明のシリコンウェーハの表面処理方法及び半導体ウェーハによれば、水素ベーク工程において、熱処理温度が1100℃未満で上記関係式を満たす条件で行われるので、ベーク温度が低くてもシリコンウェーハ表面の自然酸化膜等を十分に除去することができ、表面の自然酸化膜等が十分に除去された状態でエピタキシャル成長されることにより、ドーパントのプロファイル変化、金属汚染及びスリップ等が少ないと共に良質なエピタキシャル層を有するウェーハが得られる。
以下、本発明に係るシリコンウェーハの表面処理方法及びシリコンウェーハの一実施形態を、図1から図4を参照しながら説明する。
本実施形態は、図1に示すように、シリコンウェーハW上にシリコンのエピタキシャル膜(半導体薄膜)EPをエピタキシャル成長してエピタキシャルウェーハW1を得るための表面処理方法であって、いわゆる水素ベークにより表面の自然酸化膜NO及び有機物等を除去する方法である。エピタキシャル成長を行うシリコンウェーハは、洗浄等を行った状態で、図1の(a)に示すように、シリコンウェーハWの表面上に自然酸化膜NOが形成されている状態となっている。
上記シリコンウェーハWに本実施形態の表面処理を行うには、LP−CVD(減圧CVD)炉内において、図1の(b)に示すように、いわゆる水素ベーク、すなわち水素(H2 )雰囲気中でベークして表面の自然酸化膜NOを除去する工程を行う。この際、水素ベーク条件は、炉内の圧力をP(Pa)とし、ベーク時間(熱処理時間)をt(min)とし、ベーク温度(熱処理温度)をT(K)としたとき、ベーク温度が1100℃未満で、以下の関係式;
P<3×10170.5943−36.549(1000/T)
を満たす条件で行われる。なお、圧力は、5.3×10Paから5.3×10Paまでの範囲内に設定し、ベーク時間は、30分以内に設定し、ベーク温度は、850℃以上に設定することが好ましい。
上記関係式に基づいて、ベーク時間tを1(線A)、2(線B)、5(線C)、10(線D)、20(線E)、50(線F)及び100min(線G)とした場合のベーク時間、ベーク温度及び圧力の関係を、図2のグラフに示す。図2中の線A〜Gは、それぞれ上記ベーク時間における上記関係式による境界線であり、これらの境界線より図中の左側の条件によって自然酸化膜を除去することができる。
すなわち上記関係式に基づいた水素ベーク条件による表面処理を行うことにより、従来のベーク温度1150℃よりも低い温度で、有機物等と共に自然酸化膜NOを容易に除去することができる。このように表面処理されて自然酸化膜NOが完全に除去されたシリコンウェーハW上に、図1の(c)に示すように、引き続いて上記LP−CVD炉を用いて、例えばSiH4 を原料ガスとしてシリコンのエピタキシャル膜EPを成膜する。本実施形態では、表面の自然酸化膜NO等が低温の水素ベークでも十分に除去された状態でエピタキシャル成長することができ、このように作製されたエピタキシャルウェーハW1は、ドーパントのプロファイル変化、金属汚染及びスリップ等が少ないと共に良質なエピタキシャル層EPを有することができる。
ベーク温度と圧力とをそれぞれ変えて水素ベーク処理を行った実験結果を、図3に示す。この図において、白丸○は、自然酸化膜NOが除去できたものを示し、黒丸●は、自然酸化膜NOが除去できなかったものを示している。なお、ベーク時間は、それぞれ30分に設定している。この図からわかるように、図中の点線、すなわち上記関係式による境界線の図中左側の条件で、自然酸化膜NOが除去されている。なお、この実施例では、ベーク時間を30分に設定したが、他のベーク時間に設定しても上記関係式を満たす水素ベーク条件では、自然酸化膜NOが除去される。
また、種々の水素ベーク条件で表面処理を行った実験結果として、処理後の自然酸化膜NOの厚さTOX(nm)を、図4に示す。水素ベーク条件としては、圧力を5.3×10Paから5.3×10Paまでの6種類のそれぞれに設定し、またベーク温度を800℃から1050℃までの6種類(50℃おき)のそれぞれに設定して行った。また、ベーク温度は、いずれも30分に設定した。なお、比較のため、全く水素ベークを行わない場合を合わせて図に示した。
この図からわかるように、800℃の場合、5.3×10Paから5.3×10Paまでの各圧力下では、ほとんど水素ベークを行っていない場合と自然酸化膜NOの厚さがあまり変わらず、除去できていないが、850℃の場合では、圧力が低くなるに従い、自然酸化膜NOの厚さが薄くなり、1.1×10Paでは、完全に除去されていることがわかる。さらに、900℃以上の場合は、上記圧力範囲内では、完全に除去されていることがわかる。なお、処理後の自然酸化膜が0.3nm程度であれば、水素ベーク時にベーク前の自然酸化膜は完全に除去されたものと考えられる。すなわち、水素ベークにより完全に自然酸化膜が除去されても、水素ベーク処理後の膜厚測定時に0.3nm程度の自然酸化膜がわずかに形成されるためである。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、上記実施形態では、SiHを原料ガスとしたシリコンのエピタキシャル成長を行う場合の表面処理に適用したが、Si又はDCSを原料ガスとしたシリコンのエピタキシャル成長を行う場合の表面処理に採用しても構わない。また、シリコン以外の他の半導体薄膜のエピタキシャル成長を行う場合の水素ベーク処理に適用しても構わない。さらに、エピタキシャル成長されるシリコンウェーハは、表面にB(ボロン)等が選択的にドーピングされたものでも構わず、半導体デバイスの他の製造プロセスにおける途中段階でのウェーハでも構わない。
本発明に係るシリコンウェーハの表面処理方法及び半導体ウェーハの一実施形態において、工程順にウェーハの要部を示す拡大断面図である。 本発明に係るシリコンウェーハの表面処理方法及び半導体ウェーハの一実施形態において、上記関係式により複数のベーク時間におけるベーク時間と圧力との境界条件を示すグラフである。 本発明に係るシリコンウェーハの表面処理方法及び半導体ウェーハの一実施形態において、30分のベーク時間で実際にベーク時間と圧力とを変えて実施した水素ベーク処理の自然酸化膜除去の結果を示すグラフである。 本発明に係るシリコンウェーハの表面処理方法及び半導体ウェーハの一実施形態において、30分のベーク時間で実際にベーク時間と圧力とを変えて実施した水素ベーク処理後の自然酸化膜厚さを示すグラフである。
符号の説明
EP エピタキシャル層
NO 自然酸化膜
W シリコンウェーハ
W1 エピタキシャル成長したウェーハ(半導体ウェーハ)

Claims (2)

  1. シリコンウェーハ表面に半導体薄膜をエピタキシャル成長する前に行うシリコンウェーハの表面処理方法であって、
    水素を雰囲気ガスとしてシリコンウェーハ表面に熱処理を行う水素ベーク工程を有し、
    該水素ベーク工程は、
    圧力をP(Pa)とし、
    熱処理時間をt(min)とし、
    熱処理温度をT(K)としたとき、以下の関係式;
    P<3×10170.5943−36.549(1000/T)
    を満たす条件で行われ、
    前記圧力、前記熱処理時間、前記熱処理温度をそれぞれ、
    2.1×10Pa、30分、900℃に設定するか、または、
    2.1×10Pa、30分、950℃に設定するか、または、
    2.1×10Pa、30分、1000℃に設定するか、または、
    2.1×10Pa、30分、1050℃に設定し、ドーパントのプロファイル変化や金属汚染を十分に抑制しながら完全にシリコンウェーハ表面の自然酸化膜等を除去することを特徴とするシリコンウェーハの表面処理方法。
  2. シリコンウェーハ表面に半導体薄膜がエピタキシャル成長されたシリコンウェーハであって、請求項1に記載のシリコンウェーハの表面処理方法により前記シリコンウェーハの表面処理を行った後に前記エピタキシャル成長が行われたことを特徴とするシリコンウェーハ。
JP2004368553A 2004-12-20 2004-12-20 表面処理方法およびシリコンウェーハ Pending JP2005109521A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004368553A JP2005109521A (ja) 2004-12-20 2004-12-20 表面処理方法およびシリコンウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004368553A JP2005109521A (ja) 2004-12-20 2004-12-20 表面処理方法およびシリコンウェーハ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000380743A Division JP2002184699A (ja) 2000-12-14 2000-12-14 シリコンウェーハの表面処理方法及び半導体ウェーハ

Publications (1)

Publication Number Publication Date
JP2005109521A true JP2005109521A (ja) 2005-04-21

Family

ID=34545371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004368553A Pending JP2005109521A (ja) 2004-12-20 2004-12-20 表面処理方法およびシリコンウェーハ

Country Status (1)

Country Link
JP (1) JP2005109521A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021140763A1 (ja) * 2020-01-10 2021-07-15 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021140763A1 (ja) * 2020-01-10 2021-07-15 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2021111696A (ja) * 2020-01-10 2021-08-02 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP7247902B2 (ja) 2020-01-10 2023-03-29 信越半導体株式会社 エピタキシャルウェーハの製造方法
EP4089720A4 (en) * 2020-01-10 2024-01-17 Shinetsu Handotai Kk METHOD FOR PRODUCING AN EPITACTIC WAFER AND EPITACTIC WAFER

Similar Documents

Publication Publication Date Title
JP5018066B2 (ja) 歪Si基板の製造方法
JP5090451B2 (ja) 炭素含有シリコンエピタキシャル層の形成方法
CN100541759C (zh) 复合材料晶片的制造方法和旧施体基材的再循环方法
JP5661083B2 (ja) エピタキシャル膜を形成する方法、及び、エピタキシャル膜の形成に使用するためのクラスターツール
US20070148919A1 (en) Multi-step epitaxial process for depositing Si/SiGe
JP6381229B2 (ja) 炭化珪素エピタキシャルウエハの製造方法
JP4894390B2 (ja) 半導体基板の製造方法
KR100889583B1 (ko) 표면 개선방법
JP2010103142A (ja) 半導体装置の製造方法
JP2007142291A (ja) 半導体構造およびその成長方法
JP2008135720A6 (ja) 表面を改善する方法
JP6834709B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
JP6885288B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
JP2005109521A (ja) 表面処理方法およびシリコンウェーハ
JP7099047B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体デバイスの製造方法
US7344951B2 (en) Surface preparation method for selective and non-selective epitaxial growth
JP6696247B2 (ja) 半導体装置の製造方法
JP2002025916A (ja) ヘテロ構造基板およびその製造方法
JP3899810B2 (ja) シリコン酸化膜の形成方法及びmosデバイス用ウェーハの製造方法
JP2002184699A (ja) シリコンウェーハの表面処理方法及び半導体ウェーハ
JPH0472718A (ja) エピタキシャル成長方法
JP2006059858A (ja) 半導体装置の製造方法
JP3578063B2 (ja) Siウェーハの前処理方法及び半導体ウェーハ
JP2007036134A (ja) 半導体ウェーハ及び半導体装置の製造方法
JP2006080486A (ja) エピタキシャル膜の形成方法と、これを用いた薄膜形成方法、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050113

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20070502

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Written amendment

Effective date: 20071228

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20080205

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080527

A521 Written amendment

Effective date: 20080724

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080804

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080926