JPH09278597A - 混晶半導体 - Google Patents

混晶半導体

Info

Publication number
JPH09278597A
JPH09278597A JP9234796A JP9234796A JPH09278597A JP H09278597 A JPH09278597 A JP H09278597A JP 9234796 A JP9234796 A JP 9234796A JP 9234796 A JP9234796 A JP 9234796A JP H09278597 A JPH09278597 A JP H09278597A
Authority
JP
Japan
Prior art keywords
layer
crystal
sic
composition ratio
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9234796A
Other languages
English (en)
Inventor
Katsuya Nozawa
克弥 能澤
Minoru Kubo
実 久保
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd, 松下電器産業株式会社 filed Critical Matsushita Electric Ind Co Ltd
Priority to JP9234796A priority Critical patent/JPH09278597A/ja
Publication of JPH09278597A publication Critical patent/JPH09278597A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 良好な結晶性を保ったままCの組成比を高く
し、熱的にも安定なSiGeC半導体を提供する。 【解決手段】 第一の単結晶Si層2と単結晶Ge層3と第二
の単結晶Si層4と単結晶3C-SiC層5が積層され一つの周
期をつくり、これが50周期にわたりSi基板1上に積層さ
れる超格子構造をとる。これにより、良好な結晶性を保
ったままCの組成比を高くすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、トランジスタや光
素子などに用いられる半導体に関するものである。
【0002】
【従来の技術】現在主流となっているシリコン半導体を
越える性能を有する半導体素材の研究開発は以前から盛
んに行われている。III−V族であるGaAs半導体はその
性能から、移動体通信分野などで使用されるようになっ
たが、良好な結晶を得ることが困難などの理由による生
産性の低さや高集積度化の困難から、シリコン系半導体
と完全に置き変わるまでには至っていない。
【0003】その一方で、IV族どうしの混晶系の半導
体がシリコンプロセスとの整合性などの観点から近年注
目を集めている。IV族元素である炭素(C)、シリコ
ン(Si)、ゲルマニウム(Ge)はそれぞれ異なる物性値
を有する。CはSiに比べバンドギャップが大きく、Geは
Siに比べバンドギャップが小さく移動度が大きいという
性質を有するため、これらを組み合わせて混晶を作成す
ればその組成比を制御することにより、バンドギャップ
や移動度の値を制御することが可能になり、Si単体では
実現困難な高速度トランジスタや光素子を作成すること
が可能となる。
【0004】それらの中で、近年SiとGeとCの三種類の
元素を用いたSiGeC半導体の成長法の研究が行われてい
る。例えば、MBE法を用いたものではH.J.Ostenらによる
論文(Applied Physics Letters 64(25) 1994年3440頁)
にあるようにSi基板上に60nm厚のSi層と 50nm厚のSiGe
層と、50nm 厚のSiGeCを積層した成長例があげられる。
この例の構造を図3に示す。この例ではSiGeおよびSiGe
C層の成長温度は500℃である。この場合、炭素の組成比
は1〜2%に制限されている。
【0005】また、CVD法を用いた例では、Z.Atzmonら
による論文(Applied Phy3C-SiCs Letters 65(20) 1994
年 2559頁)に記載されているように、ジクロロシランと
ゲルマンとエチレンを原料として基板温度625℃で成長
させた例があげられる。この成長例の場合、図5に示す
ように、Cの組成比を4%以上にすると結晶欠陥が発生し
はじめ、10%以上になると完全にアモルファス化が行わ
れてしまうことが記載されている。また、M.Toddらが行
った特殊な有機材料(テトラシリルメタン)を用いたUH
V-CVD法の場合においても、論文(Applied Phy3C-SiCs L
etters 67(9) 1995年1247頁)にあるようにCの組成比は4
〜6%に制限されることが知られている。
【0006】これらのCの組成比の制限は、CがSi(5.
4Å)やGe(5.7Å)に比べ小さな格子定数(ダイアモン
ド構造の場合3.6Å)を持つためそれらの元素に対する
固溶度が低いことと、高温で安定な3C-SiCの析出傾向に
起因する。
【0007】またこれらの例のように三元混晶によりSi
GeC半導体を作成する方法の他に、K.EberlらがMBE法を
用いて行い、論文(Applied Physics Letters 67(9) 199
5年1247頁)で報告しているようにダイアモンド構造のSi
1-yCy (y=0.01)結晶薄膜とSi1 -xGexの結晶薄膜を相互に
積層した超格子構造をとることにより超格子構造を形成
し、SiGeC半導体を作成してもよい。この構造図を図4
に示す。この超格子構造は、その後の熱処理(800度以
上)により高温で安定な3C-SiCが析出し、超格子構造が
破壊されることが報告されている。
【0008】
【発明が解決しようとする課題】IV族混晶系で、バン
ドギャップをSiよりも大きくするためには、Cの組成比
をあげることが不可欠である。しかし、 従来の方法で
は良好な結晶性を持ち、熱的に安定でかつCの組成比が
高い(6%以上)SiGeC半導体を得ることは困難であった。
Cの組成比の制限はバンドギャップ等の物性制御の制限
を意味するため、半導体デバイスの性能特性制御の観点
から良好な結晶性を保ったままCの組成比をあげた半導
体の提供が求められている。
【0009】本発明は、良好な結晶性を保ったままCの
組成比を高くし、熱的にも安定なSiGeC半導体を提供す
ることを目的とする。
【0010】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の混晶半導体では基板上に、臨界膜厚以下
の厚みの3C-SiC単結晶薄膜層が、それぞれ臨界膜厚以下
のSiもしくはGeを含む単結晶薄膜層と積層されており、
それらが 数十層にわたり繰り返し積層されている構造
をとる。なお、Siを含む単結晶薄膜層とGeを含む単結晶
薄膜層がそれぞれ最低一層は存在する構造をとる。
【0011】
【発明の実施の形態】図1に本発明の一実施例の断面図
を示す。
【0012】この実施例の場合、第一の単結晶Si層2と
単結晶Ge層3と第二の単結晶Si層4と単結晶3C-SiC層5
が積層され一つの周期をつくり、これが50周期にわたり
Si基板1上に積層される超格子構造をとる。
【0013】SiCは3C-SiCやダイアモンド構造といった
さまざまな結晶構造をとり得るが、本発明の場合高温で
安定な3C-SiC単結晶を使用することを特徴とする。異種
の結晶をヘテロエピタキシャル成長させる場合、その格
子不整合に起因する転位等の結晶欠陥を防ぐためには各
単結晶層の厚みは転位が発生しない臨界膜厚以下に抑え
られている必要がある。Si上にGeを成長させる場合、4%
程度の格子不整合により単結晶Ge層の厚みは約5原子層
以下に設定されねばならないため、この実施例ではGeは
2原子層としている。
【0014】また、立方晶構造をとるSiCである3C-SiC
とSiとの格子不整合は19%にものぼるため3C-SiC層は単
原子層に厚みを抑えている。第一および第二のSi層のSi
層の厚みを1原子層に設定した場合、十分積層構造が繰
り返された場合全体の組成比はSi 50%,Ge 40%,C 10%
となる。臨界膜厚以内の膜厚ならば各層の厚みは変更し
てよく,たとえば,第一のSi層を1原子層、Ge層を1原子
層、第二のSi層を2原子層、3C-SiC層を1原子層という周
期の積層構造を繰り返した場合、組成比はSi 70%、Ge20
%、C 10%となり、組成比を制御することが可能となる。
【0015】図1の実施例ではSiを2層、Geを1層、3C-Si
Cを1層の4層を一周期として積層を繰り返し、超格子構
造を繰り返したが,臨界膜厚の制限内の積層構造であれ
ばこれらSi層Ge層3C-SiC層の積層順序および厚さの組み
合わせは自由に選択可能である。この場合、一周期中に
Si層がa原子層、Ge層がb原子層、3C-SiC層がc原子層存
在した場合、組成比はSiが(2a+c)/2(a+b+c)%、Geが b/
(a+b+c)%、Cがc/(a+b+c)%の組成比となり、組成比を制
御可能となる。なお、バンドギャップに関しては図6に
示すように、3C-SiCを使用するためダイヤモンド構造の
SiCの場合とは異なり、単純に組成比に比例して変化す
るのではないため、バンドギャップ制御の場合には曲線
をもとに補正を行う必要がある。
【0016】図2に請求項2に記載の発明の一実施例の
断面図を示す。この場合、1原子層の3C-SiC単結晶薄膜
2と2原子層のSi0.9Ge0.1の混晶単結晶薄膜3が交互に
積層されている。この場合の超格子の組成比はSi 79%、
Ge 6% 、C 15%となる。図1の実施例の場合と同様、膜厚
は臨界膜厚以下ならば自由に選択可能である。また、Si
Geの混晶比も選択可能である。SiGeの混晶比、各膜厚、
一周期あたりの積層数を変えることにより全体の組成比
を変えることができる。
【0017】上記の場合、周期数50の例をあげたが、こ
れは50に限定するものではなく、必要な周期数をとる
ことができる。
【0018】また、上記の場合、3C-SiCとSiとGeの組み
合わせと3C-SiCとSiGeの組み合わせの2種類の例を示し
たが,これらの他に3C-SiCとSiとGeとSiGeの組み合わせ
や、それらにSiGeC層が組み合わされた構造でもよい。
また、積層の仕方は完全な周期性を持たなくてもよい。
【0019】以上で述べた例では、すべてあらかじめ熱
的に安定な3C-SiCが形成されているために熱処理により
超格子形成後に3C-SiCが析出することによる結晶破壊を
防ぐことができ、高温でも安定した超格子構造を供給す
ることができる。
【0020】これらの超格子構造は高真空のMBE装置やU
HV-CVD装置などにより形成が可能であるが、ここでは量
産性に優れており、水素によるサーファクタント効果を
利用できるUHV-CVD法による成長を例にとる。
【0021】Si層の原料としてはシラン,ジシラン、Si
を含む有機材料(メチルシラン、エチルシラン等の有機
シランなど)等を使用することが可能である。Ge層の原
料としてはゲルマン、Geを含む有機材料(メチルゲルマ
ン等の有機ゲルマンなど)等が用いられる。SiGe層の形
成はSi層原料とGe層原料の双方を用いて行うことができ
る。3C-SiC層の形成はプロパンやメチルトリクロロシラ
ンとメチルトリブロモシラン等の原料を用いて行うこと
ができる。それぞれの成長温度はSi層で 500-600℃、Ge
層で 500-600℃、SiGe層で500-700℃、3C-SiC層で1150-
1200℃で結晶成長を行うことができる。
【0022】
【発明の効果】以上のように、この発明のSiGeC半導体
においては良好な結晶性を維持しながら、従来の製法の
限界である4〜6%というCの組成比を越えた例えば10%以
上のCの組成比を持つことができ、加熱処理による3C-S
iCが析出し結晶が破壊されることを防ぐことができる。
【図面の簡単な説明】
【図1】この発明の一実施例の構成断面図
【図2】この発明の一実施例の構成断面図である
【図3】従来の作成法(MBE法)による構造例を示す
断面図
【図4】従来の作成法(超格子構造)による構造例を示
す断面図
【図5】従来の作成法によるCの組成比をあげることに
よる問題の発生を示す図
【図6】バンドギャップのSiとCの組成比依存性を示す
【符号の説明】
11 Si基板 12 Si 13 Ge 14 Si 15 3C−SiC 23 Si0.1Ge0.9 34 SiGeC

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】基板上に、それぞれ臨界膜厚以下の厚みの
    3C-SiC単結晶薄膜層と、シリコンもしくはゲルマニウム
    を含む単結晶薄膜層とが積層されており、前記シリコン
    を含む単結晶薄膜層と前記ゲルマニウムを含む単結晶層
    は、それぞれ少なくとも一層は存在する混晶半導体。
  2. 【請求項2】SiGe混晶単結晶薄膜層により構成され
    ている層が含まれていることを特徴とする請求項1記載
    の混晶半導体。
JP9234796A 1996-04-15 1996-04-15 混晶半導体 Pending JPH09278597A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9234796A JPH09278597A (ja) 1996-04-15 1996-04-15 混晶半導体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9234796A JPH09278597A (ja) 1996-04-15 1996-04-15 混晶半導体

Publications (1)

Publication Number Publication Date
JPH09278597A true JPH09278597A (ja) 1997-10-28

Family

ID=14051879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9234796A Pending JPH09278597A (ja) 1996-04-15 1996-04-15 混晶半導体

Country Status (1)

Country Link
JP (1) JPH09278597A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186587A (ja) * 1997-12-18 1999-07-09 Sanyo Electric Co Ltd 光検出素子
JP2001313415A (ja) * 2000-04-28 2001-11-09 Fujitsu Ltd 受光装置
JP2003068663A (ja) * 2001-06-14 2003-03-07 Matsushita Electric Ind Co Ltd 半導体結晶膜の製造方法
WO2018230301A1 (ja) * 2017-06-15 2018-12-20 信越半導体株式会社 エピタキシャルウェーハの製造方法
US10304984B2 (en) * 2011-07-29 2019-05-28 International Business Machines Corporation Heterojunction photovoltaic device and fabrication method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186587A (ja) * 1997-12-18 1999-07-09 Sanyo Electric Co Ltd 光検出素子
JP2001313415A (ja) * 2000-04-28 2001-11-09 Fujitsu Ltd 受光装置
JP4702977B2 (ja) * 2000-04-28 2011-06-15 富士通株式会社 受光装置
JP2003068663A (ja) * 2001-06-14 2003-03-07 Matsushita Electric Ind Co Ltd 半導体結晶膜の製造方法
US10304984B2 (en) * 2011-07-29 2019-05-28 International Business Machines Corporation Heterojunction photovoltaic device and fabrication method
US10304985B2 (en) * 2011-07-29 2019-05-28 International Business Machines Corporation Heterojunction photovoltaic device and fabrication method
WO2018230301A1 (ja) * 2017-06-15 2018-12-20 信越半導体株式会社 エピタキシャルウェーハの製造方法

Similar Documents

Publication Publication Date Title
CN1723545B (zh) 半导体器件与生长薄应变弛豫缓冲层的方法
TWI280662B (en) Heterojunction field effect transistors using silicon-germanium and silicon-carbon alloys
KR20090018808A (ko) 반도체 버퍼 구조들
JP6737983B2 (ja) 応力を緩和するアモルファスSiO2中間層
US20030127646A1 (en) Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
TW200415707A (en) Semiconductor substrate, field-effect transistor, and their production methods
US20150206743A1 (en) Silicon carbide epitaxy
JPH0766922B2 (ja) 半導体装置の製造方法
WO2003036698A2 (en) Method of depositing high-quality sige on sige substrates
JP2005537672A5 (ja)
JP2007294898A (ja) 高配向性シリコン薄膜の形成方法、3次元半導体素子の製造方法及び3次元半導体素子
US7935617B2 (en) Method to stabilize carbon in Si1-x-yGexCy layers
JPH09278597A (ja) 混晶半導体
JP2778954B2 (ja) 立体的に周期的な半導体層構造の製造方法
JP2011166129A (ja) 半導体基板、電子デバイス及び半導体基板の製造方法
KR100288473B1 (ko) 단결정탄화규소 및 그 제조방법
WO2001071785A1 (fr) Fabrication de cristal semi-conducteur
JP2003243426A (ja) 鉄シリサイド層の製造方法並びに半導体基板及び光半導体装置
Levchenko et al. Heteroepitaxy of PbS on porous silicon
US8048220B2 (en) Method for producing a strained layer on a substrate and layered structure
JP2003142686A (ja) 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
JP2005012196A (ja) 歪みシリコン基板ウエハの製造方法
JP2756320B2 (ja) 結晶の形成方法
JP2004349374A (ja) 歪みシリコン基板ウエハの製造方法
JP2003282464A (ja) 半導体基板およびその製造方法