JP2874262B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2874262B2 JP2874262B2 JP7234890A JP7234890A JP2874262B2 JP 2874262 B2 JP2874262 B2 JP 2874262B2 JP 7234890 A JP7234890 A JP 7234890A JP 7234890 A JP7234890 A JP 7234890A JP 2874262 B2 JP2874262 B2 JP 2874262B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- oxide film
- natural oxide
- silicon substrate
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置の製造方法、特にシリコンの表面に存在す
る自然酸化膜を除去する方法に関し、 他に悪影響を与えず、前記自然酸化膜を除去すること
を目的とし、 シリコンをGeH4または、NF3を含む雰囲気中でアニー
ルし、前記シリコン表面の自然酸化膜を除去することを
特徴とする半導体装置の製造方法を提供するものであ
る。
る自然酸化膜を除去する方法に関し、 他に悪影響を与えず、前記自然酸化膜を除去すること
を目的とし、 シリコンをGeH4または、NF3を含む雰囲気中でアニー
ルし、前記シリコン表面の自然酸化膜を除去することを
特徴とする半導体装置の製造方法を提供するものであ
る。
本発明は、半導体装置の製造方法、特に、シリコン基
板あるいはシリコン層の表面に各種半導体層を成長する
に際して、シリコン表面に存在する自然酸化膜を除去す
る方法に関する。
板あるいはシリコン層の表面に各種半導体層を成長する
に際して、シリコン表面に存在する自然酸化膜を除去す
る方法に関する。
シリコンは、大口径の基板が得られるとともに安価で
あるため、一般に用いられるシリコン結晶を使用したデ
バイス（シリコンデバイス）以外にも、シリコン基板上
にGaAsをヘテロエピタキシャル成長させて、小口径の基
板しか得られないGaAs基板の代わりとして使用すること
も検討されている。
あるため、一般に用いられるシリコン結晶を使用したデ
バイス（シリコンデバイス）以外にも、シリコン基板上
にGaAsをヘテロエピタキシャル成長させて、小口径の基
板しか得られないGaAs基板の代わりとして使用すること
も検討されている。
ところで、シリコン基板あるいはシリコン層の表面は
搬送時や保管時においては大気中で保持される場合が多
い。
搬送時や保管時においては大気中で保持される場合が多
い。
従って、シリコンの表面には自然酸化膜（酸化珪素）
が形成されており、特に、成長界面の清浄度が要求され
る半導体層の成長を行う場合には、これを除去する必要
がある。
が形成されており、特に、成長界面の清浄度が要求され
る半導体層の成長を行う場合には、これを除去する必要
がある。
特に、シリコン基板上に良好なGaAsをヘテロエピタキ
シャル成長する場合には、上記自然酸化膜の除去工程は
必須の事項である。
シャル成長する場合には、上記自然酸化膜の除去工程は
必須の事項である。
シリコン基板上にGaAsをヘテロエピタキシャル成長す
る場合を例に、従来のシリコン表面の自然酸化膜を除去
する方法を説明する。
る場合を例に、従来のシリコン表面の自然酸化膜を除去
する方法を説明する。
シリコン基板上にGaAsをヘテロエピタキシャル成長す
るには、前述した様に高い表面清浄度が要求されるが、
その方法としては、H2＋AsH3雰囲気中で1000℃程度の高
温アニールを30分程度施すことが考えられる。
るには、前述した様に高い表面清浄度が要求されるが、
その方法としては、H2＋AsH3雰囲気中で1000℃程度の高
温アニールを30分程度施すことが考えられる。
前記アニールを施すと、前記AsH3の還元作用により、
シリコン基板表面の自然酸化膜が除去されて清浄なシリ
コン表面を得ることができる。
シリコン基板表面の自然酸化膜が除去されて清浄なシリ
コン表面を得ることができる。
前記清浄化されたシリコン基板の表面にGaAsを成長す
れば、結晶性の良好なGaAs層を得ることができる。
れば、結晶性の良好なGaAs層を得ることができる。
しかしながら、シリコン基板表面の自然酸化膜に対し
て還元作用を有するAsH3は、その構成元素としてAsを含
有しており、高温のアニールによって、シリコン層の表
面にはAsが高濃度に拡散されることになる。
て還元作用を有するAsH3は、その構成元素としてAsを含
有しており、高温のアニールによって、シリコン層の表
面にはAsが高濃度に拡散されることになる。
第３図は、SIMS（secondary ion mass spectroscop
y）によって解析されたGaAs−シリコン界面におけるAs
の分布状態を示している。
y）によって解析されたGaAs−シリコン界面におけるAs
の分布状態を示している。
第３図からも明らかなとおり、シリコン基板の表面近
傍では、Asが１×1023個/cm-3の高濃度で拡散している
ことがわかる。
傍では、Asが１×1023個/cm-3の高濃度で拡散している
ことがわかる。
そして、Asの拡散によって低抵抗化したシリコン表面
は、その上部に形成されたGaAs層との間に容量を形成す
ることになり、GaAs層に形成されたデバイスの動作速度
を劣化させる原因になる。
は、その上部に形成されたGaAs層との間に容量を形成す
ることになり、GaAs層に形成されたデバイスの動作速度
を劣化させる原因になる。
また、既にデバイスが形成されたシリコン基板上に前
記自然酸化膜を除去する処理を行う場合は、前記Asの拡
散により、予め形成されたデバイスの拡散領域の拡散プ
ロファイルを変化することになる。
記自然酸化膜を除去する処理を行う場合は、前記Asの拡
散により、予め形成されたデバイスの拡散領域の拡散プ
ロファイルを変化することになる。
本発明は、上記問題に鑑みて、シリコン層に悪影響を
及ぼさない自然酸化膜の除去が可能な方法を有する半導
体層の成長方法を提供することを目的とする。
及ぼさない自然酸化膜の除去が可能な方法を有する半導
体層の成長方法を提供することを目的とする。
本発明は、シリコンをGeH4または、NF3を含む雰囲気
中でアニールし、前記シリコン表面の自然酸化膜を除去
することにより、上記目的を達成するものである。
中でアニールし、前記シリコン表面の自然酸化膜を除去
することにより、上記目的を達成するものである。
〔作用〕 GeH4または、NF3は、前記AsH3に比べて活性であり、
前記自然酸化膜に対して還元作用が強い。
前記自然酸化膜に対して還元作用が強い。
第１図は、GeH4,NF3およびAsH3をそれぞれ使用した場
合のシリコン上の自然酸化膜のエッチングレートを示し
ている。
合のシリコン上の自然酸化膜のエッチングレートを示し
ている。
第１図から明らかなとおり、GeH4においては、200℃
以上、NF3においては、400℃以上で前記自然酸化膜のエ
ッチングが行えるのに対し、AsH3を使用した場合は、10
00℃以上の温度が必要であることがわかる。
以上、NF3においては、400℃以上で前記自然酸化膜のエ
ッチングが行えるのに対し、AsH3を使用した場合は、10
00℃以上の温度が必要であることがわかる。
つまり、本発明のように、GeH4あるいはNF3を使用す
れば、AsH3の様に高温での処理が必要で無く、シリコン
内に不純物が拡散することも防止されるのである。
れば、AsH3の様に高温での処理が必要で無く、シリコン
内に不純物が拡散することも防止されるのである。
以下、本発明の一実施例を説明する。
本実施例は、シリコンを基板とし、その表面にGaAsを
ヘテロエピタキシャル成長する場合に本発明を適用した
ものである。
ヘテロエピタキシャル成長する場合に本発明を適用した
ものである。
第２図は本実施例を工程順に説明する断面図である。
図において、１はシリコン基板、２は自然酸化膜、３
はGaAs層である。
はGaAs層である。
第２図（Ａ），（Ｂ）参照 シリコン基板１を有機金属気相成長装置（MOCVD装
置）に入れる。
置）に入れる。
シリコン基板１は、Ｂ（硼素）を１×1015cm-3ドープ
した（100）面のものを使用している。
した（100）面のものを使用している。
成長装置内を76TorrとしてGeH4を導入し、200℃〜400
℃に加熱してアニールをおこなう。
℃に加熱してアニールをおこなう。
加熱温度が200℃以下であると、第１図からも明らか
なとおり、自然酸化膜を還元することが出来ず、また、
400℃以上とすると、Geの成長がおきやすくなるため、
加熱温度としては、200℃〜400℃の範囲で選択されるこ
とが望ましい。
なとおり、自然酸化膜を還元することが出来ず、また、
400℃以上とすると、Geの成長がおきやすくなるため、
加熱温度としては、200℃〜400℃の範囲で選択されるこ
とが望ましい。
また、GeH4ガス中にアンモニアガスを導入すれば、上
記Geの成長を抑制することも可能である。
記Geの成長を抑制することも可能である。
以上の処理によって、シリコン基板１上の酸化珪素よ
りなる自然酸化膜が除去されて清浄なシリコン表面が出
現する。
りなる自然酸化膜が除去されて清浄なシリコン表面が出
現する。
第２図（Ｃ）参照 次いで、MOCVD装置内にトリメチルガリウム（TMG）お
よびAsH3ガスを導入し、成長温度700℃、圧力76Torrの
条件で、前記シリコン基板１上にGaAs層３を成長する。
よびAsH3ガスを導入し、成長温度700℃、圧力76Torrの
条件で、前記シリコン基板１上にGaAs層３を成長する。
上記方法によって形成されたシリコン基板１とGaAs層
３との界面には、アニール時に拡散される不純物は認め
られず、シリコン基板１に元々含有されているＢの濃度
が観測されるだけである。
３との界面には、アニール時に拡散される不純物は認め
られず、シリコン基板１に元々含有されているＢの濃度
が観測されるだけである。
従って、本実施例によれば、シリコン基板１の表面が
低抵抗化することも無く、従来技術のように、容量が増
大してデバイスの動作速度を劣化させることも無い。
低抵抗化することも無く、従来技術のように、容量が増
大してデバイスの動作速度を劣化させることも無い。
また、自然酸化膜の除去とGaAs層の成長を同一の装置
内で行うため、自然酸化膜が除去されて清浄化されたシ
リコンを大気中に晒すことによる自然酸化膜の再発生を
生じることなく連続的にGaAsを成長することができる。
内で行うため、自然酸化膜が除去されて清浄化されたシ
リコンを大気中に晒すことによる自然酸化膜の再発生を
生じることなく連続的にGaAsを成長することができる。
上記実施例では、自然酸化膜を還元するガスとしてGe
H4を使用したが、これに代えてNF3を使用しても良い。
H4を使用したが、これに代えてNF3を使用しても良い。
NF3の場合は、第１図からも明らかなとおり、400℃以
上の温度によって自然酸化膜を還元する作用があり、Ge
H4を使用する場合に比べて高いアニール温度が必要であ
るが、それでも、AsH3を使用した場合に比べると、はる
かに低温である。
上の温度によって自然酸化膜を還元する作用があり、Ge
H4を使用する場合に比べて高いアニール温度が必要であ
るが、それでも、AsH3を使用した場合に比べると、はる
かに低温である。
また、本発明でGeH4または、NF3を使用するにおいて
は、その雰囲気中に水素ガス（H2）を導入してもよい。
特にGaH4使用時にはGeの成長を抑制する作用がある。
は、その雰囲気中に水素ガス（H2）を導入してもよい。
特にGaH4使用時にはGeの成長を抑制する作用がある。
また、上記実施例はシリコ基板上にGaAs層を成長する
において、本発明を適用した例であるが、本発明はこれ
に限定されるものではない。
において、本発明を適用した例であるが、本発明はこれ
に限定されるものではない。
他の例としては、 シリコン層上に更にシリコン層をエピタキシャル成長
する場合の前処理。
する場合の前処理。
一部シリコン結晶が露出する絶縁膜を有するシリコン
基板上にシリコン層を成長し、前記露出したシリコンを
シードとして絶縁膜上のシリコンを単結晶化する場合の
前記シリコン層成長の前処理。
基板上にシリコン層を成長し、前記露出したシリコンを
シードとして絶縁膜上のシリコンを単結晶化する場合の
前記シリコン層成長の前処理。
シリコン基板上にGeあるいはSiGeを成長する場合の前
処理。
処理。
シリコン上にコンタクト電極を形成する場合の前処
理。
理。
などがあげられる。
以上詳細に説明した様に、本発明によればシリコン表
面に存在する自然酸化膜を、他に悪影響を与えることな
く除去することが可能となり、シリコン上に形成される
半導体層等との界面特性の向上および、それによる半導
体デバイスの品質，信頼性の向上を図ることが出来る。
面に存在する自然酸化膜を、他に悪影響を与えることな
く除去することが可能となり、シリコン上に形成される
半導体層等との界面特性の向上および、それによる半導
体デバイスの品質，信頼性の向上を図ることが出来る。
第１図は本発明の本発明による自然酸化膜のエッチング
レートを説明する図、第２図は本発明の実施例を説明す
る図、第３図は従来の技術の問題を説明する図である。 図において、 １はシリコン基板、２は自然酸化膜、３はGaAs層であ
る。
レートを説明する図、第２図は本発明の実施例を説明す
る図、第３図は従来の技術の問題を説明する図である。 図において、 １はシリコン基板、２は自然酸化膜、３はGaAs層であ
る。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/304 H01L 21/324 H01L 21/302 H01L 21/205
Claims (2)
- 【請求項１】GeH4とアンモニアガスとを含む雰囲気中
で、温度を200℃〜400℃の範囲としてシリコンをアニー
ルし、前記シリコン表面の自然酸化膜を除去することを
特徴とする半導体装置の製造方法。 - 【請求項２】NF3と水素ガスとを含む雰囲気中で、温度
を400℃以上としてシリコンをアニールし、前記シリコ
ン表面の自然酸化膜を除去することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7234890A JP2874262B2 (ja) | 1990-03-20 | 1990-03-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7234890A JP2874262B2 (ja) | 1990-03-20 | 1990-03-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03270236A JPH03270236A (ja) | 1991-12-02 |
| JP2874262B2 true JP2874262B2 (ja) | 1999-03-24 |
Family
ID=13486715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7234890A Expired - Fee Related JP2874262B2 (ja) | 1990-03-20 | 1990-03-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874262B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176627A (ja) * | 1993-12-17 | 1995-07-14 | Nec Corp | 半導体装置の製造方法 |
| SG173462A1 (en) * | 2009-03-05 | 2011-09-29 | Applied Materials Inc | Methods for depositing layers having reduced interfacial contamination |
-
1990
- 1990-03-20 JP JP7234890A patent/JP2874262B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03270236A (ja) | 1991-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5413679A (en) | Method of producing a silicon membrane using a silicon alloy etch stop layer | |
| US5308788A (en) | Temperature controlled process for the epitaxial growth of a film of material | |
| US4622082A (en) | Conditioned semiconductor substrates | |
| US6580104B1 (en) | Elimination of contaminants prior to epitaxy and related structure | |
| JPS62502438A (ja) | エピタキシヤル層のオ−トド−ピング防止方法 | |
| JP2007511892A (ja) | 緩和シリコンゲルマニウム層のエピタキシャル成長 | |
| JP2874262B2 (ja) | 半導体装置の製造方法 | |
| US20060138540A1 (en) | Semiconductor wafer having a semiconductor layer and an electrically insulating layer beneath it, and process for producing it | |
| JP4120163B2 (ja) | Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ | |
| US8152918B2 (en) | Methods for epitaxial silicon growth | |
| JPS6170715A (ja) | 化合物半導体の成長方法 | |
| EP0496382A2 (en) | Intrinsic gettering for a semiconducteur epitaxial wafer | |
| JP3173106B2 (ja) | エピタキシャルウエハの形成方法 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JP2987926B2 (ja) | 気相成長方法 | |
| JP3153270B2 (ja) | 結晶成長法における表面コートの処理方法 | |
| JP2001044206A (ja) | シリコンウェーハの熱処理方法 | |
| JP2853226B2 (ja) | 半導体装置およびその製造方法 | |
| JP2581281B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH06188164A (ja) | エピタキシャル成長用基板及びエピタキシャル成長方法 | |
| KR950002178B1 (ko) | 실리콘기판상에 성장된 GaAs에피택셜층의 유기금속화학증착법에 의한 델타-도핑형성방법 | |
| JP3166743B2 (ja) | 半導体装置の製造方法 | |
| KR0185985B1 (ko) | 실리콘 웨이퍼의 에피택셜층 형성방법 | |
| JPH0613390A (ja) | 半導体装置の製造方法 | |
| JPH04280898A (ja) | Ｓｉ基板上への化合物半導体の結晶成長法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080114 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |