JPH0652711B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0652711B2
JPH0652711B2 JP61048469A JP4846986A JPH0652711B2 JP H0652711 B2 JPH0652711 B2 JP H0652711B2 JP 61048469 A JP61048469 A JP 61048469A JP 4846986 A JP4846986 A JP 4846986A JP H0652711 B2 JPH0652711 B2 JP H0652711B2
Authority
JP
Japan
Prior art keywords
single crystal
film
semiconductor
semiconductor device
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61048469A
Other languages
English (en)
Other versions
JPS62206817A (ja
Inventor
和之 須賀原
正 西村
茂 楠
靖朗 井上
Original Assignee
工業技術院長
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 工業技術院長 filed Critical 工業技術院長
Priority to JP61048469A priority Critical patent/JPH0652711B2/ja
Publication of JPS62206817A publication Critical patent/JPS62206817A/ja
Publication of JPH0652711B2 publication Critical patent/JPH0652711B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は半導体装置、特にシリコン・オン・インシュ
レータ構造を実現する際の基体として用いられる半導体
装置に関する。
[従来の技術] 半導体装置の高速化,高密度化を実現するために、回路
素子を誘電体で電気的に分離して浮遊容量の少ない半導
体集積回路を製造する試み、また回路素子を立体的に積
層するいわゆる3次元回路素子を製造する試みがなされ
ており、その一方法として絶縁体上に半導体単結晶層を
形成し、この半導体単結晶層中に回路素子を構成する方
法がある。この半導体単結晶層を形成する方法として、
絶縁体上に多結晶または非晶質の半導体層を堆積し、そ
の表面にレーザ光,電子線などのエネルギー線を照射す
ることによって表面層の半導体層のみを加熱し溶融,再
結晶化させることにより単結晶の半導体結晶層を形成す
る方法がある。
第4A図ないし第4C図は従来の、絶縁体上へ単結晶半
導体膜を形成するための基体となる半導体装置の構成お
よび単結晶半導体膜の製造方法を示す図であり、第4A
図は従来の半導体装置の平面配置を示し、第4B図は第
4A図の線I−I′線に沿った断面構造を示し、第4C
図は第4A図のII−II′線に沿った断面構造を示す図で
ある。第4A図ないし第4C図において、基体となる半
導体装置は、(001)面を主面とする単結晶シリコン
基板11と、基体11主面上に形成される二酸化シリコ
ン膜からなる絶縁膜12と、絶縁膜12上に形成され
て、エネルギー線の照射により溶融,再結晶化する多結
晶または非晶質のシリコン膜13とから構成される。酸
化膜12はその一部に長手状開口部14を有し、この開
口部14において単結晶シリコン基板11は比較的厚い
酸化膜12表面まで露出する。この長手状開口部14は
単結晶シリコン基板11の主面(001)面上の<11
0>方向に設けられる。さらに、酸化膜12には幅6μ
m、間隔10μmで周期的に段差が写真製版技術および
ドライエッチング法を用いて形成される。段差の幅の部
分の酸化膜12の膜厚は1.3μm、間隔の部分の膜厚
は1.0μmである。さらに、この段差は単結晶シリコ
ン基板11の<110>方向(正確には<10>方
向)にストライプ状に延び開口部14上に達する。この
周期的な段差はレーザ光照射時に多結晶シリコン膜内に
周期的な横方向(レーザ走査方向に対し)の温度分布を
形成する。これにより、再結晶化時の結晶成長方向が制
御される。酸化膜12上と長手状開口部14上に形成さ
れる多結晶シリコン膜13は、化学的気相成長法(以
下、CVD法と称する)を用いて膜厚0.5μmに形成
される。多結晶シリコン膜13にはアルゴンレーザから
のレーザ光15が照射され、それによりこの多結晶シリ
コン膜が溶融,再結晶化する。レーザ光15のビーム径
は100μmであり、単結晶シリコン基板11の<11
0>方向(図中の矢印方向A)に走査速度25cm/秒で
走査される。次に第3A図ないし第3C図を参照して絶
縁体膜(酸化膜)12上へ半導体単結晶膜を製造する方
法について説明する。
長手状開口部14上の多結晶シリコン膜13をレーザ光
15による照射によって溶融させ、その溶融を長手状開
口部14の単結晶シリコン基板11の表面まで及ばせる
ことにより、固化(再結晶化)の際に長手状開口部14
の下地単結晶シリコン基板11を種とするエピタキシャ
ル成長が生じて、多結晶シリコン13が単結晶化する。
レーザ光15を多結晶シリコン13を照射しながら矢印
A方向に走査するとレーザ光15が照射された多結晶シ
リコン膜13が溶融されて溶融部16が形成される。こ
の溶融部16からレーザ光15の走査方向に沿って下地
単結晶基板11を種結晶とするエピタキシャル成長が連
続して生じ、絶縁膜としての酸化膜12上にまで単結晶
シリコン膜を成長させることができる。ここで、酸化膜
12上に周期的に設けられた段差は、レーザ光15照射
時に多結晶シリコンにおける温度分布を制御し、一方方
向の結晶成長のみが起こるように作用する。すなわち、
酸化膜12は、シリコン単結晶11に比べて熱伝導率が
小さいため、レーザ光15照射時において酸化膜12の
膜厚の厚い部分(幅部分)上の多結晶シリコン膜13の
温度は酸化膜12の薄い部分(間隔部分)上の多結晶シ
リコン13よりも高く保たれる。したがって、多結晶シ
リコン膜13の固化,再結晶化は温度の低い酸化膜12
の薄い部分上の多結晶シリコン13から温度の高い酸化
膜12の厚い部分上の多結晶シリコン13に向かって生
じる。酸化膜12の段差は長手状開口部14に接続され
ているため、固化,再結晶化は長手状開口部14から酸
化膜12の膜厚の薄い部分上へ連続的に生じる。このよ
うなストライプ状の酸化膜12の段差によって、多結晶
シリコン膜13のレーザ走査方向Aに対して横方向から
の雑多な結晶核を種とする結晶化を抑制することができ
るため、長手状開口部14下の単結晶シリコン基板11
を種としたエピタキシャル成長のみが酸化膜12上の多
結晶シリコン膜13まで及び、酸化膜12上の多結晶シ
リコン膜13は単結晶シリコン基板11主面と同じ(0
01)結晶面を持つ単結晶に成長する。1回の走査が終
了すると、レーザ光15は走査方向に対して直角の方向
に50μm移動され、再び図中矢印Aの方向に走査され
る。このレーザ光の走査が終了すると基板11上のすべ
ての領域の多結晶シリコン膜13が単結晶化する。レー
ザ光照射後、酸化膜12上の単結晶化したシリコン膜上
にトランジスタなどの回路素子が作成される。
[発明が解決しようとする問題点] しかし、上述のような従来の構造では、単結晶シリコン
基板11上で、長手状開口部14から酸化膜12のスト
ライプ状の段差の長さ方向、すなわち、<110>方向
にレーザ光を走査しているので、多結晶シリコン膜13
がエピタキシャル成長する方向は<110>方向とな
る。しかし、<110>方向へのこの結晶固有の結晶成
長速度が小さいため、レーザ光の走査速度が速いと単結
晶エピタキシャル成長速度がレーザ光の走査に追随する
ことができず、開口部14端部から100〜200μm
程度の距離でエピタキシャル成長が止まってしまい、以
後は積層欠陥などの結晶欠陥が発生し、最後は他の結晶
軸を有する結晶が成長して、大面積の単結晶半導体層が
得られないという問題点があった。
それゆえ、この発明は上述のような問題点を除去し、速
いエネルギー線走査速度に対しても絶縁体上に下地単結
晶シリコン基板と同一の結晶軸配向を有する大面積の単
結晶半導体層を形成することができる半導体装置を提供
することである。
[問題点を解決するための手段] この発明にかかる半導体装置は、(001)面を主面と
する半導体単結晶基板上に、少なくともその一部分に下
地単結晶に達する開口部を有しかつストライプ状の膜厚
分布を有する比較的厚い絶縁膜を形成し、この絶縁膜上
にエネルギー線照射により溶融,再結晶化されるべき多
結晶または非晶質半導体層を形成した構造において、ス
トライプ状の膜厚分布を有する絶縁膜のストライプの長
さ方向を単結晶基板主面上の[110]方向、[1
0]方向、[10]方向、および[0]方向のう
ちの一方向から反時計方向に20度以上60度未満の範
囲内の角度をなす方向にしたものである。
[作用] 多結晶または非晶質の半導体層は、溶融,再結晶化する
際、絶縁膜に形成されたストライプの長さ方向に沿って
結晶成長する。ダイヤモンド構造の半導体層において
[110]方向、[10]方向、[10]方向、お
よび[0]方向のうちの一方向から反時計方向に2
0度以上60度以下の範囲内の角度をなす方向では結晶
成長速度が大きいので、速いエネルギー線走査速度にお
いても単結晶成長距離を長くすることができ、大面積の
単結晶領域を得ることができる。
[発明の実施例] 以下、この発明の一実施例について図面を参照して説明
する。なお以下の説明において従来の技術の説明と重複
する部分については適宜その説明を省略する。
第1A図ないし第1C図はこの発明の一実施例である半
導体装置の構成および再結晶化工程を示す図であり、第
1A図はこの発明の実施例である半導体装置の平面図を
示し、第1B図は第1A図における線I−I′線に沿っ
た断面構造およびレーザ光の走査方向を示し、第1C図
は第1A図に示されるII−II′線に沿った断面構造を示
す図である。この発明の特徴として、周期的に段差が繰
返されるストライプ状の膜厚分布を有する絶縁膜である
酸化シリコン膜22のストライプの長さ方向が<510
>方向、すなわち単結晶シリコン基板11の主面上の<
110>方向に対し33゜の角度をなすように設けられ
る。レーザ光15は第1B図における矢印Bの方向、す
なわち<510>方向に走査される。それ以外の構成は
第3A図ないし第3C図に示される従来の半導体装置の
構成と同一である。次に第1A図ないし第1C図を参照
して多結晶(または非晶質)シリコン層の再結晶化工程
について説明する。
予め定められたパワーを有するたとえばアルゴンレーザ
からのレーザ光15のビーム径を100μmに調節し
て、第1B図に示される矢印B、すなわち<510>方
向へ走査速度約25cm/秒で走査しながら照射する。1
回の走査が終了するとレーザ光15を走査方向に垂直に
50μm移動させ、再び<510>方向へ走査する。次
に単結晶化の機構について説明する。
レーザ光15のパワー、走査速度等の条件、絶縁膜であ
る酸化シリコン膜22に形成されたストライプ状の段差
が多結晶シリコン層13へ与える温度分布、固化,再結
晶化の機構等は従来の場合と同様である。しかし、レー
ザ光15の走査方向および絶縁膜である酸化シリコン膜
22のストライプ状の段差の長さが、結晶成長速度の大
きい<510>方向にパターニングされているため、単
結晶エピタキシャル成長(下地の単結晶シリコン基板1
1を種結晶とした多結晶シリコン膜13の単結晶成長)
がレーザ光15の速い走査に追随することができ、この
ため積層欠陥などの結晶欠陥がほとんどなく、かつその
結晶面方位が下地単結晶シリコン基板と同一の(00
1)面である良質かつ大面積の単結晶層を得ることがで
きる。
ここで、従来の半導体装置の構成において<110>方
向に走査した場合単結晶成長距離は約100〜200μ
m程度であるのに対し、この発明の一実施例である半導
体装置の構成においては少なくとも800μm〜1mmの
単結晶成長層を得ることができる。
第2A図ないし第2C図はこの発明の他の実施例である
半導体装置の概略構成を示す図であり、第2A図はこの
発明の他の実施例である半導体装置の平面配置を示す図
であり、第2B図は第2A図に示される線I−I′線に
沿った断面構造を示し、第2C図は第2A図に示される
II−II′線に沿った断面構造を示す図である。第1A図
ないし第1C図に示される実施例においては、絶縁膜で
ある酸化シリコン膜22の主面上にストライプ状の段差
を形成することにより所望の膜厚分布を形成するように
している。しかし、第2C図に最もよく示されるよう
に、単結晶シリコン基板11主面上にその長さ方向が<
510>方向に延びるストライプ状の段差を形成した
後、たとえば熱酸化法を用いて酸化シリコン膜22′を
形成し、その後エッチバック法などを用いて絶縁膜であ
る酸化シリコン膜22′の表面を平坦化することにより
ストライプ状の膜厚分布を酸化シリコン膜22′に与え
るようにしても同様の効果が得られる。
さらに、3次元回路素子のように多結晶シリコン素子1
3に所望の温度分布を与えるための絶縁膜である酸化膜
の下に予め回路構造が形成されていてもよく、たとえば
第3図に示されるように、単結晶シリコン基板((00
1)面を主面とする)上にトランジスタなどの回路素子
を形成した後、厚い絶縁物層23をCVD法等を用いて
形成し、この絶縁膜23主面上にストライプ状の段差を
形成し、かつその長さ方向を<510>方向とし、この
絶縁層23上に溶融,再結晶化されるべき多結晶シリコ
ン層を形成するようにしてもよい。ここで第3図におい
て、単結晶シリコン基板11主面上には、ゲート電極3
1と、回路素子を相互接続するためのたとえば高融点金
属配線32と、各回路素子を電気的に分離するための絶
縁膜33,34から構成される回路素子30が形成され
る。回路素子30上には、単結晶シリコン基板11表面
に達する開口部14を有し、かつその長さ方向が<51
0>方向に設定されたストライプ状の段差を有する絶縁
物層23が形成される。この絶縁物層23上に溶融,再
結晶化されるべき多結晶シリコン層13がたとえばCV
D法等により形成される。
なお、上記実施例においては、ストライプ状の膜厚分布
のストライプの長さ方向を<510>方向として説明し
ているが、たとえば<410>方向や<100>方向な
どでもよく、すなわち基板単結晶の(001)面の主面
上の[110]方向、[10]方向、[10]方
向、および[0]方向に対し20度以上60度以下
の範囲内の角度をなす方向にストライプの長さ方向が設
けられるような構造であれば同様の効果を得ることがで
きる。ここで、ストライプの長さ方向がなす角度は反時
計方向に測定される。
[発明の効果] 以上のようにこの発明によれば(001)面またはその
等価な結晶面を主面とする単結晶半導体基板と、この単
結晶半導体基板上に形成され、少なくともその一部分に
基板表面が露出する長手状開口部を有し、かつストライ
プ状の膜厚分布を有する絶縁膜と、この絶縁膜上および
長手状開口部上に形成される多結晶または非晶質半導体
層とから構成される半導体装置において、前記絶縁膜の
ストライプ状の膜厚分布のストライプの長さ方向を<1
10>方向またはその等価な方向に対し一定の角度、す
なわち20゜ないし60゜の範囲の角度を有するように
パターニングしたので、速いエネルギー線走査速度に対
しても下地単結晶を種とするエピタキシャル結晶成長距
離を大幅に増大することができ、結晶欠陥のない高品質
かつ大面積の単結晶半導体層を得ることができる。
【図面の簡単な説明】
第1A図ないし第1C図はこの発明の一実施例である半
導体装置の構成を示す図であり、第1A図はその平面
図、第1B図は第1A図の線I−I′線に沿った断面構
造およびエネルギー線走査方向を示す図であり、第1C
図は第1A図のII−II′線に沿った断面構造を示す図で
ある。 第2A図ないし第2C図はこの発明の他の実施例である
半導体装置の構成を示す図であり、第2A図はその平面
配置を示す図であり、第2B図は第2A図のI−I′線
に沿った断面構造およびエネルギー線走査方向を示す図
であり、第2C図は第2A図のII−II′線に沿った断面
構造を示す図である。 第3図はこの発明のさらに他の実施例である半導体装置
の概略構成を示す断面図である。 第4A図ないし第4C図は従来の半導体装置の構成およ
び単結晶シリコン層を形成するための工程を説明するた
めの図であり、第4A図は従来の半導体装置の平面配置
を示す図であり、第4B図は第4A図のI−I′線に沿
った断面構造およびレーザ光走査方向を示す図であり、
第4C図は第4A図のII−II′線に沿った断面構造を示
す図である。 図において、11は(001)面またはその等価な結晶
面を主面とする単結晶シリコン半導体基板、12は<1
10>方向にストライプ状の膜厚分布を有する絶縁膜、
13は多結晶または非晶質半導体層、14はシリコン基
板11に達する開口部、15はレーザ光、22,2
2′,23は<110>方向に対し一定の角度をなすス
トライプ状の膜厚分布を有する絶縁膜である。 なお、図中、同一符号は同一または相当部分を示す。
フロントページの続き (56)参考文献 特開 昭59−121826(JP,A) 特開 昭58−93221(JP,A)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】実質的に(001)面からなる結晶面を主
    面とする半導体単結晶基板と、 前記半導体単結晶基板の前記主面上に形成され、少なく
    ともその一部分に前記半導体単結晶基板の前記主面に達
    する開口部を有し、かつ予め定められた幅および間隔を
    有して周期的にその膜厚が変化するストライプ形状の膜
    厚分布を有する絶縁層と、前記絶縁層および前記開口部
    上に形成され、エネルギ線の照射を受けて溶融し、単結
    晶化された半導体層とを備え、 前記絶縁層のストライプ形状は、その長さ方向が前記主
    面における[110]方向、[10]方向、[1
    0]方向および[0]方向のうちのいずれか一方向
    から反時計方向に20度以上60度以下の範囲内の角度
    θをなすように形成されたことを特徴とする半導体装
    置。
  2. 【請求項2】前記半導体単結晶基板はシリコン単結晶基
    板で構成され、かつ前記絶縁層は二酸化シリコン膜を備
    える特許請求の範囲第1項に記載の半導体装置。
JP61048469A 1986-03-07 1986-03-07 半導体装置 Expired - Lifetime JPH0652711B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61048469A JPH0652711B2 (ja) 1986-03-07 1986-03-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61048469A JPH0652711B2 (ja) 1986-03-07 1986-03-07 半導体装置

Publications (2)

Publication Number Publication Date
JPS62206817A JPS62206817A (ja) 1987-09-11
JPH0652711B2 true JPH0652711B2 (ja) 1994-07-06

Family

ID=12804231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61048469A Expired - Lifetime JPH0652711B2 (ja) 1986-03-07 1986-03-07 半導体装置

Country Status (1)

Country Link
JP (1) JPH0652711B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893221A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体薄膜構造とその製造方法
JPS59121826A (ja) * 1982-12-28 1984-07-14 Agency Of Ind Science & Technol 半導体単結晶膜の製造方法

Also Published As

Publication number Publication date
JPS62206817A (ja) 1987-09-11

Similar Documents

Publication Publication Date Title
KR100296109B1 (ko) 박막트랜지스터제조방법
US5371381A (en) Process for producing single crystal semiconductor layer and semiconductor device produced by said process
JPS6281709A (ja) 半導体装置の製造方法
KR100317623B1 (ko) 실리콘 박막을 결정화하는 방법과 이를 이용하여 제조되는 박막트랜지스터 및 그 제조방법
JP4237278B2 (ja) 核生成サイトを用いたシリコン単結晶の形成方法
US4678538A (en) Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects
EP0575965B1 (en) Method of forming semiconductor crystal and semiconductor device
JP2709591B2 (ja) 再結晶半導体薄膜の製造方法
KR100296111B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
JPH0652711B2 (ja) 半導体装置
JPH0652712B2 (ja) 半導体装置
JPS6147627A (ja) 半導体装置の製造方法
JPH0442358B2 (ja)
JPS5958821A (ja) 半導体単結晶膜の製造方法
JPH06140324A (ja) 半導体薄膜の結晶化方法
JPS627116A (ja) Soi単結晶作製法
JPS58180019A (ja) 半導体基体およびその製造方法
JPH0799734B2 (ja) 単結晶成長方法
JPS62206812A (ja) 半導体装置の製造方法
JPS62208620A (ja) 半導体装置の製造方法
JPH0693428B2 (ja) 多層半導体基板の製造方法
JPS6074507A (ja) 半導体装置の製造方法
JPS5978999A (ja) 半導体単結晶膜の製造方法
JPH0775223B2 (ja) 半導体単結晶層の製造方法
JPS61125169A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term