JPS60164318A - ビ−ムアニ−ル方法 - Google Patents
ビ−ムアニ−ル方法Info
- Publication number
- JPS60164318A JPS60164318A JP59020326A JP2032684A JPS60164318A JP S60164318 A JPS60164318 A JP S60164318A JP 59020326 A JP59020326 A JP 59020326A JP 2032684 A JP2032684 A JP 2032684A JP S60164318 A JPS60164318 A JP S60164318A
- Authority
- JP
- Japan
- Prior art keywords
- zigzag
- irradiation
- region
- silicon layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋ａ） 発明の技術分野
本発明は、Ｓ ＯＩ” （Ｓｆｌｆｃｏｎ Ｏｎ １ｎ
ｓｕｌａｔｏｒ）技術における非結晶シリコン層の単結
晶化に係り、□特に、エネルギー線の帯状ビームを掃引
照射して単結晶化するビームアニールの方法に関す。
ｓｕｌａｔｏｒ）技術における非結晶シリコン層の単結
晶化に係り、□特に、エネルギー線の帯状ビームを掃引
照射して単結晶化するビームアニールの方法に関す。
（ｂ） 技術の背景
ＳＯＩ技術は、基体表面の絶縁物上にシリコン単結晶を
形成し、該単結晶に素子を形成する技術で、半導体装置
において例えば三次元回路の形成による高度の集積化な
どを可能にするものとして期待されている。本発明に係
る単結晶化技術は、上記ＳＯＩ技術において最も重要な
ものであり、この単結晶形成の成否が半導体装置の特性
に大きく影響する。
形成し、該単結晶に素子を形成する技術で、半導体装置
において例えば三次元回路の形成による高度の集積化な
どを可能にするものとして期待されている。本発明に係
る単結晶化技術は、上記ＳＯＩ技術において最も重要な
ものであり、この単結晶形成の成否が半導体装置の特性
に大きく影響する。
前記単結晶形成には、一般に加熱方法が用いられ、例え
ば、化学気相成長法（ＣＶＤ法）により前記絶縁物上に
形成された多結晶シリコンもしくはアモルファスシリコ
ンを、例えばランプ光やレーザービームなどのエネルギ
ー線ビームにより照射加熱（アニール）し単結晶化する
方法によって行われているが、現在の単結晶化技術は未
だ未熟な状態にある。
ば、化学気相成長法（ＣＶＤ法）により前記絶縁物上に
形成された多結晶シリコンもしくはアモルファスシリコ
ンを、例えばランプ光やレーザービームなどのエネルギ
ー線ビームにより照射加熱（アニール）し単結晶化する
方法によって行われているが、現在の単結晶化技術は未
だ未熟な状態にある。
本発明に係るビームアニールは、前記エネルギー線ビー
ムの線源にランプやストリップヒータを使用し該ビーム
の形状を帯状にすることによって、前記照射加熱を一回
の掃引照射で済まずことが可能であるｉめて能率的なア
ニール方法である。
ムの線源にランプやストリップヒータを使用し該ビーム
の形状を帯状にすることによって、前記照射加熱を一回
の掃引照射で済まずことが可能であるｉめて能率的なア
ニール方法である。
（Ｃ１従来技術と問題点
第１図は従来のビームアニール方法の一実施例を示した
正面図（ａ）と側面図（ｂｌ、第２図はその多結晶シリ
コン層の単結晶化の状況を示した部分平面図で、１は赤
外線ランプ、２は光学系、３はビーム、３ａは照射領域
、４は基体、５は多結晶シリコン層、６はキャップ層、
７は溶融領域、８は単結晶化シリコン層、９はサブグレ
イン、Ａは方向をそれぞれ示す。
正面図（ａ）と側面図（ｂｌ、第２図はその多結晶シリ
コン層の単結晶化の状況を示した部分平面図で、１は赤
外線ランプ、２は光学系、３はビーム、３ａは照射領域
、４は基体、５は多結晶シリコン層、６はキャップ層、
７は溶融領域、８は単結晶化シリコン層、９はサブグレ
イン、Ａは方向をそれぞれ示す。
第１図図示のビームアニールは、直線状の赤外線ランプ
１をエネルギー線ビームの線源にし、光学系２を通して
真直ぐな帯状のビーム３を形成し、ビーム３を少なくと
も表面が絶縁物である基体４上の多結晶シリコンＮ５に
掃引照射して、多結晶シリコンＮ５を溶融、再結晶させ
単結晶化している。この際、ビーム３の長さを基体１の
大きさより長くし、基体４を矢印で示すへ方向即ちビー
ム３の長手方向に略直角な方向に移動して前記掃引をな
させ、−回の掃引でアニールを終了させている。
１をエネルギー線ビームの線源にし、光学系２を通して
真直ぐな帯状のビーム３を形成し、ビーム３を少なくと
も表面が絶縁物である基体４上の多結晶シリコンＮ５に
掃引照射して、多結晶シリコンＮ５を溶融、再結晶させ
単結晶化している。この際、ビーム３の長さを基体１の
大きさより長くし、基体４を矢印で示すへ方向即ちビー
ム３の長手方向に略直角な方向に移動して前記掃引をな
させ、−回の掃引でアニールを終了させている。
ここで、多結晶シリコン層５の上にある６は、前記溶融
、再結晶の際に多結晶シリコン層５表面の荒れを防ぐた
めに設けた例えば二酸化シリコンからなるキャップ層で
あり、７は再結晶前の溶融領域、８は再結晶により形成
された単結晶化シリコン層である。
、再結晶の際に多結晶シリコン層５表面の荒れを防ぐた
めに設けた例えば二酸化シリコンからなるキャップ層で
あり、７は再結晶前の溶融領域、８は再結晶により形成
された単結晶化シリコン層である。
この構成からなる従来のビームアニール方法でアニール
を行った場合の多結晶シリコン層５の単結晶化の平面視
状況は第２図図示の如くである。
を行った場合の多結晶シリコン層５の単結晶化の平面視
状況は第２図図示の如くである。
多結晶シリコン層５上をビーム３の照射領＠３ａがＡ方
向に掃引すると、多結晶シリコン層５が溶融して照射領
域３ａの掃引跡に溶融領域７が形成され、これが時間の
経過と共に固化して再結晶し単結晶シリコンＮ８になる
。
向に掃引すると、多結晶シリコン層５が溶融して照射領
域３ａの掃引跡に溶融領域７が形成され、これが時間の
経過と共に固化して再結晶し単結晶シリコンＮ８になる
。
この際、溶融領域７と単結晶シリコン層８との境界がジ
グザグになり、該ジグザグの照射領域３ａに近い山の頂
点位置が溶融領域７の中で温度が、低く再結晶はこの位
置から始まり、該ジグザグの線に沿って結晶が成長して
ゆく。前記頂点は複数個あるため、一つの頂点から成長
した結晶は前記山の谷で隣の頂点から成長した結晶と結
合するが、両結晶の間には通常若干の軸のずれがあり、
該結合個所にサブグレイン９が形成される。そして、前
記山の頂点位置は極めて流動的なため谷の位置も流動的
になり、サブグレイン９の形成位置は、照射領＠３ａの
長手方向に対して一定でない。
グザグになり、該ジグザグの照射領域３ａに近い山の頂
点位置が溶融領域７の中で温度が、低く再結晶はこの位
置から始まり、該ジグザグの線に沿って結晶が成長して
ゆく。前記頂点は複数個あるため、一つの頂点から成長
した結晶は前記山の谷で隣の頂点から成長した結晶と結
合するが、両結晶の間には通常若干の軸のずれがあり、
該結合個所にサブグレイン９が形成される。そして、前
記山の頂点位置は極めて流動的なため谷の位置も流動的
になり、サブグレイン９の形成位置は、照射領＠３ａの
長手方向に対して一定でない。
上述の事情は、エネルギー線ビームの照射領域が真直ぐ
である限りその線源が赤外線ランプに、また、非単結晶
の半導体層が多結晶シリコン層に限定されないことば容
易に類推出来る。
である限りその線源が赤外線ランプに、また、非単結晶
の半導体層が多結晶シリコン層に限定されないことば容
易に類推出来る。
一方、サブグレイン（Ｓｕｂ Ｇｒａｉｎ ） ９は、
上記のように通常の結晶粒界と異なり小傾角粒界とも称
せられるが、半導体素子の領域に存在すれば、該半導体
素子の特性を劣化させるものである。
上記のように通常の結晶粒界と異なり小傾角粒界とも称
せられるが、半導体素子の領域に存在すれば、該半導体
素子の特性を劣化させるものである。
従って、従来のビームアニール方法は、それで形成した
単結晶化半導体層が、半導体チップの任意の位置に半導
体素子を形成することを望む設計製造に適合しないもの
となる欠点を有する。
単結晶化半導体層が、半導体チップの任意の位置に半導
体素子を形成することを望む設計製造に適合しないもの
となる欠点を有する。
１（ｄ）発明の目的
本発明の目的は上記従来の欠点に鑑み、絶縁物上にある
非単結晶半導体層にエネルギー線の帯状ビームを該ビー
ムの長手方向に略直角に掃引照射して該半導体層を単結
晶化するビームアニールを行うに際して、サブグレイン
の発生を所望の一定した位置にすることが可能なビーム
アニールの方法を提供するにある。
非単結晶半導体層にエネルギー線の帯状ビームを該ビー
ムの長手方向に略直角に掃引照射して該半導体層を単結
晶化するビームアニールを行うに際して、サブグレイン
の発生を所望の一定した位置にすることが可能なビーム
アニールの方法を提供するにある。
ｔｅ＋ 発明の構成
上記目的は、絶縁物上にある非単結晶半導体層にエネル
ギー線の帯状ビームを該ビームの長手方向に略直角に掃
引照射して該半導体層を単結晶化するビームアニールを
行うに際して、前記ビームの前記半導体層上における帯
状の照射形状の一辺をジグザグにすることを特徴とする
ビームアニー歩方法によって達成される。
ギー線の帯状ビームを該ビームの長手方向に略直角に掃
引照射して該半導体層を単結晶化するビームアニールを
行うに際して、前記ビームの前記半導体層上における帯
状の照射形状の一辺をジグザグにすることを特徴とする
ビームアニー歩方法によって達成される。
本発明によれば、前記ジグザグは、前記照射形状におけ
る前記掃引照射の掃引方向と反対側の辺に設けることを
特徴とし、前記ジグザグ形状の先端位置の間隔を、半導
体チップを製造するウェハのスクライブラインの間隔に
合わせることが望ましい。
る前記掃引照射の掃引方向と反対側の辺に設けることを
特徴とし、前記ジグザグ形状の先端位置の間隔を、半導
体チップを製造するウェハのスクライブラインの間隔に
合わせることが望ましい。
前記照射形状に前記ジグザグを設けることによって、照
射幅の最も小さい該ジグザグの第一の先端位置が溶融領
域のなかで最も温度が低くなって、富にこの位置に前述
した溶融領域と単結晶化半導体層との境界のジグザグの
山の頂点が形成され、照射幅の最も大きい前記ジグザグ
の第二の先端位置に前記境界のジグザグの谷が形成され
るので、サブグレインの発生を所望の一定した位置にす
ることが可能になる。
射幅の最も小さい該ジグザグの第一の先端位置が溶融領
域のなかで最も温度が低くなって、富にこの位置に前述
した溶融領域と単結晶化半導体層との境界のジグザグの
山の頂点が形成され、照射幅の最も大きい前記ジグザグ
の第二の先端位置に前記境界のジグザグの谷が形成され
るので、サブグレインの発生を所望の一定した位置にす
ることが可能になる。
そして、該ザブグレイン発生位置の間隔を前記スクライ
ブラインの間隔に合わせることにより、半導体チップの
任意の位置に半導体素子を形成することが可能になる。
ブラインの間隔に合わせることにより、半導体チップの
任意の位置に半導体素子を形成することが可能になる。
（ｆ） 発明の実施例
以下本発明の実施例を図により説明する。全図を通じ同
一符号は同一対象物を示す。
一符号は同一対象物を示す。
第３図は本発明によるビームアニール方法の一実施例を
示した正面図、第４図はその多結晶シリコン層の単結晶
化の状況を示した部分平面図で、３ｂは照射領域、１１
はマスク、１２ばジグザグをそれぞれ示す。
示した正面図、第４図はその多結晶シリコン層の単結晶
化の状況を示した部分平面図で、３ｂは照射領域、１１
はマスク、１２ばジグザグをそれぞれ示す。
第３図図示のビームアニール方法におい°ζは、第１図
図示のアニール方法の光学系２とキャンプ層６との間に
、帯状でその図示左辺がジグザグになっている透孔を有
し例えばステンレス板からなるマスク１１を介在させて
、多結晶シリコン層５平面視第４図図示の３ｂのように
、ビーム３の照射形状の左辺をジグザグ１２にしである
。
図示のアニール方法の光学系２とキャンプ層６との間に
、帯状でその図示左辺がジグザグになっている透孔を有
し例えばステンレス板からなるマスク１１を介在させて
、多結晶シリコン層５平面視第４図図示の３ｂのように
、ビーム３の照射形状の左辺をジグザグ１２にしである
。
第４図は、このようにした場合の多結晶シリ：１ン層５
の単結晶化状況を、従来の方法におりる第２図と同様に
して示している。ビーム３による照射領域３ｂがＡ方向
に掃引すると、多結晶シリコン層５が溶融して照射領域
３ａの掃引跡に溶融領域７が形成され、これが時間の経
過と共に固化して再結晶し単結晶シリコン屓８になる。
の単結晶化状況を、従来の方法におりる第２図と同様に
して示している。ビーム３による照射領域３ｂがＡ方向
に掃引すると、多結晶シリコン層５が溶融して照射領域
３ａの掃引跡に溶融領域７が形成され、これが時間の経
過と共に固化して再結晶し単結晶シリコン屓８になる。
この際、溶融領域７と単結晶シリコン層８との境界がジ
グザグになり、該ジグザグの前述した谷の位置にサブグ
レイン９が発生ずるのは、第２図図示の場合と同様であ
るが、照射領域３ｂの一辺がジグザグ１２になっている
ため、照射領域３ｂの照射幅の最も小さいジグザグ１２
の第一の先端位置が溶融領域７のなかで最も温度が低く
なって、常にこの位置に前述した溶融領域７と単結晶化
シリコン屓８との境界のジグザグの山の頂点が形成され
、照射幅の最も大きいジグザグ１２の第二の先端位置が
最も温度が高くなって、當にこの位置に前記境界のジグ
ザグの谷が形成されるので、力・ブグレイン９の発生を
所望の一定した位置にすることが可能になる。
グザグになり、該ジグザグの前述した谷の位置にサブグ
レイン９が発生ずるのは、第２図図示の場合と同様であ
るが、照射領域３ｂの一辺がジグザグ１２になっている
ため、照射領域３ｂの照射幅の最も小さいジグザグ１２
の第一の先端位置が溶融領域７のなかで最も温度が低く
なって、常にこの位置に前述した溶融領域７と単結晶化
シリコン屓８との境界のジグザグの山の頂点が形成され
、照射幅の最も大きいジグザグ１２の第二の先端位置が
最も温度が高くなって、當にこの位置に前記境界のジグ
ザグの谷が形成されるので、力・ブグレイン９の発生を
所望の一定した位置にすることが可能になる。
そして、前記第二の先端位置の間隔を、半導体チップを
製造するウェハのスクライブラインの間隔に合わせるこ
とにより、サブブレ４フ９発生位置の間隔を該スクライ
ブラインの間隔に合わせることが出来て、半導体チップ
の任意の位置に半導体素子を形成することが可能になる
。
製造するウェハのスクライブラインの間隔に合わせるこ
とにより、サブブレ４フ９発生位置の間隔を該スクライ
ブラインの間隔に合わせることが出来て、半導体チップ
の任意の位置に半導体素子を形成することが可能になる
。
この事情は、エネルギー線ビームの線源が赤外線ランプ
に、また、非単結晶の半導体層が多結晶シリコン層に限
定されないことは容易に類推出来る。
に、また、非単結晶の半導体層が多結晶シリコン層に限
定されないことは容易に類推出来る。
！ｇｌ 発明の効果
以上に説明したように、本発明による構成によれば、絶
縁物上にある非単結晶半導体層にエネルギー線の帯状ビ
ームを該ビームの長手方向に略直角に掃引照射して該半
導体層を単結晶化するビーム゛に−ルを行うに際して、
ザブグレインの発生を所望の一定した位置にすることが
可能なビームアニールの方法を提供することが出来て、
例えば、ザブグレイン発生位置の間隔を、半導体チップ
を製造するウェハのスクライブラインの間隔に合わせる
ことにより、半導体チップの任意の位置に半導体素子を
形成することを可能にさせる効果がある。
縁物上にある非単結晶半導体層にエネルギー線の帯状ビ
ームを該ビームの長手方向に略直角に掃引照射して該半
導体層を単結晶化するビーム゛に−ルを行うに際して、
ザブグレインの発生を所望の一定した位置にすることが
可能なビームアニールの方法を提供することが出来て、
例えば、ザブグレイン発生位置の間隔を、半導体チップ
を製造するウェハのスクライブラインの間隔に合わせる
ことにより、半導体チップの任意の位置に半導体素子を
形成することを可能にさせる効果がある。
第１図は従来のビームアニール方法の一実施例を示した
正面図＋ａｌと側面図（ｂｌ、第２図はその多結晶シリ
コン層の単結晶化の状況を示した部分平面図、第３図は
本発明によるビームアニール方法の一実施例を示した正
面図、第４図はその多結晶シリコン層の単結晶化の状況
を示した部分平面図である。 図面において、１は赤外線ランプ、２は光学系、３はビ
ーム、３ａ、３ｂは照射領域、４は基体、５は多結晶シ
リコン層、６はキャンプ層、７は溶融領域、８は単結晶
化シリコン層、９はサブグレイン、１１はマスク、１２
はジグザグ、Ａは方向をそれぞれ示す。 峯Ｉ閉
正面図＋ａｌと側面図（ｂｌ、第２図はその多結晶シリ
コン層の単結晶化の状況を示した部分平面図、第３図は
本発明によるビームアニール方法の一実施例を示した正
面図、第４図はその多結晶シリコン層の単結晶化の状況
を示した部分平面図である。 図面において、１は赤外線ランプ、２は光学系、３はビ
ーム、３ａ、３ｂは照射領域、４は基体、５は多結晶シ
リコン層、６はキャンプ層、７は溶融領域、８は単結晶
化シリコン層、９はサブグレイン、１１はマスク、１２
はジグザグ、Ａは方向をそれぞれ示す。 峯Ｉ閉
Claims (1)
- 【特許請求の範囲】 （１１絶縁物上にある非単結晶半導体層にエネルギー線
の帯状ビームを該ビームの長手方向に略直角に掃引照射
して該半導体層を単結晶化するビームアニールを行うに
際して、前記ビームの前記半導体層上における帯状の照
射形状の一辺をジグザグにすることを特徴とするビーム
アニール方法。 （２） 前記ジグザグは、前記照射形状における前記掃
引照射の掃引方向と反対側の辺に設けることを特徴とす
る特許請求の範囲第口）項記載のビームアニール方法。 ゛ （３） 前記ジグザグ形状の先端位置の間隔を、半導体
チップを製造するウェハのスクライブラインの間隔に合
わせることを特徴とする特許請求の範囲第（１１項また
は第（２）項記載のビームアニール方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59020326A JPH0722119B2 (ja) | 1984-02-06 | 1984-02-06 | ビ−ムアニ−ル方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59020326A JPH0722119B2 (ja) | 1984-02-06 | 1984-02-06 | ビ−ムアニ−ル方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60164318A true JPS60164318A (ja) | 1985-08-27 |
| JPH0722119B2 JPH0722119B2 (ja) | 1995-03-08 |
Family
ID=12024005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59020326A Expired - Lifetime JPH0722119B2 (ja) | 1984-02-06 | 1984-02-06 | ビ−ムアニ−ル方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722119B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0432221A (ja) * | 1990-05-28 | 1992-02-04 | Mitsubishi Electric Corp | 半導体単結晶膜の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5839012A (ja) * | 1981-08-31 | 1983-03-07 | Fujitsu Ltd | 非単結晶半導体層の単結晶化方法 |
| JPS59151421A (ja) * | 1983-02-17 | 1984-08-29 | Agency Of Ind Science & Technol | レ−ザアニ−ル装置 |
-
1984
- 1984-02-06 JP JP59020326A patent/JPH0722119B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5839012A (ja) * | 1981-08-31 | 1983-03-07 | Fujitsu Ltd | 非単結晶半導体層の単結晶化方法 |
| JPS59151421A (ja) * | 1983-02-17 | 1984-08-29 | Agency Of Ind Science & Technol | レ−ザアニ−ル装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0432221A (ja) * | 1990-05-28 | 1992-02-04 | Mitsubishi Electric Corp | 半導体単結晶膜の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0722119B2 (ja) | 1995-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4330363A (en) | Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas | |
| US5371381A (en) | Process for producing single crystal semiconductor layer and semiconductor device produced by said process | |
| EP0078681B1 (en) | Method for producing single crystal semiconductor areas | |
| JPH0419698B2 (ja) | ||
| JPS6115319A (ja) | 半導体装置の製造方法 | |
| EP0575965B1 (en) | Method of forming semiconductor crystal and semiconductor device | |
| JPH027415A (ja) | Ｓｏｉ薄膜形成方法 | |
| JPS60164318A (ja) | ビ−ムアニ−ル方法 | |
| JPS6356912A (ja) | 再結晶半導体薄膜の製造方法 | |
| JPS621220A (ja) | 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法 | |
| JPS5892213A (ja) | 半導体単結晶膜の製造方法 | |
| JPS6347256B2 (ja) | ||
| JPS6147627A (ja) | 半導体装置の製造方法 | |
| JPS5958821A (ja) | 半導体単結晶膜の製造方法 | |
| JPH0652712B2 (ja) | 半導体装置 | |
| JPS60236212A (ja) | 単結晶化方法 | |
| JPS60191090A (ja) | 半導体装置の製造方法 | |
| JPH0461491B2 (ja) | ||
| JPH0449250B2 (ja) | ||
| JPS5978999A (ja) | 半導体単結晶膜の製造方法 | |
| JPS60182720A (ja) | 半導体装置の製造方法 | |
| JPH0652711B2 (ja) | 半導体装置 | |
| JPH0523492B2 (ja) | ||
| JPH04246819A (ja) | 半導体薄膜の製造方法 | |
| JPH0775223B2 (ja) | 半導体単結晶層の製造方法 |