JPH0722119B2 - ビ−ムアニ−ル方法 - Google Patents
ビ−ムアニ−ル方法Info
- Publication number
- JPH0722119B2 JPH0722119B2 JP59020326A JP2032684A JPH0722119B2 JP H0722119 B2 JPH0722119 B2 JP H0722119B2 JP 59020326 A JP59020326 A JP 59020326A JP 2032684 A JP2032684 A JP 2032684A JP H0722119 B2 JPH0722119 B2 JP H0722119B2
- Authority
- JP
- Japan
- Prior art keywords
- zigzag
- silicon layer
- irradiation
- polycrystalline silicon
- annealing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 （ａ） 発明の技術分野 本発明は、SOI（Silicon On Insulator）技術における
非結晶シリコン層の単結晶化に係り、特に、エネルギー
線の帯状ビームを掃引照射して単結晶化するビームアニ
ールの方法に関す。
非結晶シリコン層の単結晶化に係り、特に、エネルギー
線の帯状ビームを掃引照射して単結晶化するビームアニ
ールの方法に関す。
（ｂ） 技術の背景 SOI技術は、基体表面の絶縁物上にシリコン単結晶を形
成し、該単結晶に素子を形成する技術で、半導体装置に
おいて例えば三次元回路の形成による高度の集積化など
を可能にするものとして期待されている。本発明に係る
単結晶化技術は、上記SOI技術において最も重要なもの
であり、この単結晶形成の成否が半導体装置の特性に大
きく影響する。
成し、該単結晶に素子を形成する技術で、半導体装置に
おいて例えば三次元回路の形成による高度の集積化など
を可能にするものとして期待されている。本発明に係る
単結晶化技術は、上記SOI技術において最も重要なもの
であり、この単結晶形成の成否が半導体装置の特性に大
きく影響する。
前記単結晶形成には、一般に加熱方法が用いられ、例え
ば、化学気相成長法（CVD法）により前記絶縁物上に形
成された多結晶シリコンもしくはアモルファスシリコン
を、例えばランプ光やレーザービームなどのエネルギー
線ビームにより照射加熱（アニール）し単結晶化する方
法によって行われているが、現在の単結晶化技術は未だ
未熟な状態にある。
ば、化学気相成長法（CVD法）により前記絶縁物上に形
成された多結晶シリコンもしくはアモルファスシリコン
を、例えばランプ光やレーザービームなどのエネルギー
線ビームにより照射加熱（アニール）し単結晶化する方
法によって行われているが、現在の単結晶化技術は未だ
未熟な状態にある。
本発明に係るビームアニールは、前記エネルギー線ビー
ムの線源にランプやストリップヒータを使用し該ビーム
の形状を帯状にすることによって、前記照射加熱を一回
の掃引照射で済ますことが可能である極めて能率的なア
ニール方法である。
ムの線源にランプやストリップヒータを使用し該ビーム
の形状を帯状にすることによって、前記照射加熱を一回
の掃引照射で済ますことが可能である極めて能率的なア
ニール方法である。
（ｃ） 従来技術と問題点 第１図は従来のビームアニール方法の一実施例を示した
正面図（ａ）と側面図（ｂ）、第２図はその多結晶シリ
コン層の単結晶化の状況を示した部分平面図で、１は赤
外線ランプ、２は光学系、３はビーム、3aは照射領域、
４は基体、５は多結晶シリコン層、６はキャップ層、７
は溶融領域、８は単結晶化シリコン層、９はサブグレイ
ン、Ａは方向をそれぞれ示す。
正面図（ａ）と側面図（ｂ）、第２図はその多結晶シリ
コン層の単結晶化の状況を示した部分平面図で、１は赤
外線ランプ、２は光学系、３はビーム、3aは照射領域、
４は基体、５は多結晶シリコン層、６はキャップ層、７
は溶融領域、８は単結晶化シリコン層、９はサブグレイ
ン、Ａは方向をそれぞれ示す。
第１図図示のビームアニールは、直線状の赤外線ランプ
１をエネルギー線ビームの線源にし、光学系２を通して
真直ぐな帯状のビーム３を形成し、ビーム３を少なくと
も表面が絶縁物である基体４上の多結晶シリコン層５に
掃引照射して、多結晶シリコン層５を溶融、再結晶させ
単結晶化している。この際、ビーム３の長さを基体１の
大きさより長くし、基体４を矢印で示すＡ方向即ちビー
ム３の長手方向に略直角な方向に移動して前記掃引をな
させ、一回の掃引でアニールを終了させている。
１をエネルギー線ビームの線源にし、光学系２を通して
真直ぐな帯状のビーム３を形成し、ビーム３を少なくと
も表面が絶縁物である基体４上の多結晶シリコン層５に
掃引照射して、多結晶シリコン層５を溶融、再結晶させ
単結晶化している。この際、ビーム３の長さを基体１の
大きさより長くし、基体４を矢印で示すＡ方向即ちビー
ム３の長手方向に略直角な方向に移動して前記掃引をな
させ、一回の掃引でアニールを終了させている。
ここで、多結晶シリコン層５の上にある６は、前記溶
融、再結晶の際に多結晶シリコン層５表面の荒れを防ぐ
ために設けた例えば二酸化シリコンからなるキャップ層
であり、７は再結晶前の溶融領域、８は再結晶により形
成された単結晶化シリコン層である。
融、再結晶の際に多結晶シリコン層５表面の荒れを防ぐ
ために設けた例えば二酸化シリコンからなるキャップ層
であり、７は再結晶前の溶融領域、８は再結晶により形
成された単結晶化シリコン層である。
この構成からなる従来のビームアニール方法でアニール
を行った場合の多結晶シリコン層５の単結晶化の平面視
状況は第２図図示の如くである。多結晶シリコン層５上
をビーム３の照射領域3aがＡ方向に掃引すると、多結晶
シリコン層５が溶融して照射領域3aの掃引跡に溶融領域
７が形成され、これが時間の経過と共に固化して再結晶
し単結晶シリコン層８になる。
を行った場合の多結晶シリコン層５の単結晶化の平面視
状況は第２図図示の如くである。多結晶シリコン層５上
をビーム３の照射領域3aがＡ方向に掃引すると、多結晶
シリコン層５が溶融して照射領域3aの掃引跡に溶融領域
７が形成され、これが時間の経過と共に固化して再結晶
し単結晶シリコン層８になる。
この際、溶融領域７と単結晶シリコン層８との境界がジ
グザグになり、該ジグザグの照射領域3aに近い山の頂点
位置が溶融領域７の中で温度が低く再結晶はこの位置か
ら始まり、該ジグザグの線に沿って結晶が成長してゆ
く。前記頂点は複数個あるため、一つの頂点から成長し
た結晶は前記山の谷で隣の頂点から成長した結晶と結合
するが、両結晶の間には通常若干の軸のずれがあり、該
結合個所にサブグレイン９が形成される。そして、前記
山の頂点位置は極めて流動的なため谷の位置も流動的に
なり、サブグレイン９の形成位置は、照射領域3aの長手
方向に対して一定でない。
グザグになり、該ジグザグの照射領域3aに近い山の頂点
位置が溶融領域７の中で温度が低く再結晶はこの位置か
ら始まり、該ジグザグの線に沿って結晶が成長してゆ
く。前記頂点は複数個あるため、一つの頂点から成長し
た結晶は前記山の谷で隣の頂点から成長した結晶と結合
するが、両結晶の間には通常若干の軸のずれがあり、該
結合個所にサブグレイン９が形成される。そして、前記
山の頂点位置は極めて流動的なため谷の位置も流動的に
なり、サブグレイン９の形成位置は、照射領域3aの長手
方向に対して一定でない。
上述の事情は、エネルギー線ビームの照射領域が真直ぐ
である限りその線源が赤外線ランプに、また、非単結晶
の半導体層が多結晶シリコン層に限定されないことは容
易に類推出来る。
である限りその線源が赤外線ランプに、また、非単結晶
の半導体層が多結晶シリコン層に限定されないことは容
易に類推出来る。
一方、サブグレイン（Sub Grain）９は、上記のように
通常の結晶粒界と異なり小傾角粒界とも称せられるが、
半導体素子の領域に存在すれば、該半導体素子の特性を
劣化させるものである。
通常の結晶粒界と異なり小傾角粒界とも称せられるが、
半導体素子の領域に存在すれば、該半導体素子の特性を
劣化させるものである。
従って、従来のビームアニール方法は、それで形成した
単結晶化半導体層が、半導体チップの任意の位置に半導
体素子を形成することを望む設計製造に適合しないもの
となる欠点を有する。
単結晶化半導体層が、半導体チップの任意の位置に半導
体素子を形成することを望む設計製造に適合しないもの
となる欠点を有する。
（ｄ） 発明の目的 本発明の目的は上記従来の欠点に鑑み、絶縁物上にある
非単結晶半導体層にエネルギー線の帯状ビームを該ビー
ムの長手方向に略直角に掃引照射して該半導体層を単結
晶化するビームアニールを行うに際して、サブグレイン
の発生を所望の一定した位置にすることが可能なビーム
アニールの方法を提供するにある。
非単結晶半導体層にエネルギー線の帯状ビームを該ビー
ムの長手方向に略直角に掃引照射して該半導体層を単結
晶化するビームアニールを行うに際して、サブグレイン
の発生を所望の一定した位置にすることが可能なビーム
アニールの方法を提供するにある。
（ｅ） 発明の構成 上記目的は、絶縁物上にある非単結晶半導体層にエネル
ギー線の帯状ビームを該ビームの長手方向に略直角に掃
引照射して該半導体装置を単結晶化するビームアニール
を行うに際して、前記ビームの前記半導体層上における
帯状の照射形状の前記掃引方向と反対側の一辺をジグザ
グにし、掃引方向と反対方向の該ジグザグ形状の先端位
置の間隔をスクライブラインの間隔に合わせることを特
徴とするビームアニール方法によって達成される。
ギー線の帯状ビームを該ビームの長手方向に略直角に掃
引照射して該半導体装置を単結晶化するビームアニール
を行うに際して、前記ビームの前記半導体層上における
帯状の照射形状の前記掃引方向と反対側の一辺をジグザ
グにし、掃引方向と反対方向の該ジグザグ形状の先端位
置の間隔をスクライブラインの間隔に合わせることを特
徴とするビームアニール方法によって達成される。
本発明によれば、前記ジグザグは、前記照射形状におけ
る前記掃引照射の掃引方向と反対側の辺に設けることを
特徴とし、前記ジグザグ形状の先端位置の間隔を、半導
体チップを製造するウエハのスクライブラインの間隔に
合わせることが望ましい。
る前記掃引照射の掃引方向と反対側の辺に設けることを
特徴とし、前記ジグザグ形状の先端位置の間隔を、半導
体チップを製造するウエハのスクライブラインの間隔に
合わせることが望ましい。
前記照射形状に前記ジグザグを設けることによって、照
射幅の最も小さい該ジグザグの第一の先端位置が溶融領
域のなかで最も温度が低くなって、常にこの位置に前述
した溶融領域と単結晶化半導体層との境界のジグザグの
山の頂点が形成され、照射幅の最も大きい前記ジグザグ
の第二の先端位置に前記境界のジグザグの谷が形成され
るので、サブグレインの発生を所望の一定した位置にす
ることが可能になる。
射幅の最も小さい該ジグザグの第一の先端位置が溶融領
域のなかで最も温度が低くなって、常にこの位置に前述
した溶融領域と単結晶化半導体層との境界のジグザグの
山の頂点が形成され、照射幅の最も大きい前記ジグザグ
の第二の先端位置に前記境界のジグザグの谷が形成され
るので、サブグレインの発生を所望の一定した位置にす
ることが可能になる。
そして、該サブグレイン発生位置の間隔を前記スクライ
ブラインの間隔に合わせることにより、半導体チップの
任意の位置に半導体素子を形成することが可能になる。
ブラインの間隔に合わせることにより、半導体チップの
任意の位置に半導体素子を形成することが可能になる。
（ｆ） 発明の実施例 以下本発明の実施例を図により説明する。全図を通じ同
一符号は同一対象物を示す。
一符号は同一対象物を示す。
第３図は本発明によるビームアニール方法の一実施例を
示した正面図、第４図はその多結晶シリコン層の単結晶
化の状況を示した部分平面図で、3bは照射領域、11はマ
スク、12はジグザグをそれぞれ示す。
示した正面図、第４図はその多結晶シリコン層の単結晶
化の状況を示した部分平面図で、3bは照射領域、11はマ
スク、12はジグザグをそれぞれ示す。
第３図図示のビームアニール方法においては、第１図図
示のアニール方法の光学系２とキャップ層６との間に、
帯状でその図示左辺がジグザグになっている透孔を有し
例えばステンレス板からなるマスク11を介在させて、多
結晶シリコン層５平面視第４図図示の3bのように、ビー
ム３の照射形状の左辺をジグザグ12にしてある。
示のアニール方法の光学系２とキャップ層６との間に、
帯状でその図示左辺がジグザグになっている透孔を有し
例えばステンレス板からなるマスク11を介在させて、多
結晶シリコン層５平面視第４図図示の3bのように、ビー
ム３の照射形状の左辺をジグザグ12にしてある。
第４図は、このようにした場合の多結晶シリコン層５の
単結晶化状況を、従来の方法における第２図と同様にし
て示している。ビーム３による照射領域3bがＡ方向に掃
引すると、多結晶シリコン層５が溶融して照射領域3aの
掃引跡に溶融領域７が形成され、これが時間の経過と共
に固化して再結晶し単結晶シリコン層８になる。この
際、溶融領域７と単結晶シリコン層８との境界がジグザ
グになり、該ジグザグの前述した谷の位置にサブグレイ
ン９が発生するのは、第２図図示の場合と同様である
が、照射領域3bの一辺がジグザグ12になっているため、
照射領域3bの照射幅の最も小さいジグザグ12の第一の先
端位置が溶融領域７のなかで最も温度が低くなって、常
にこの位置に前述した溶融領域７と単結晶化シリコン層
８との境界のジグザグの山の頂点が形成され、照射幅の
最も大きいジグザグ12の第二の先端位置が最も温度が高
くなって、常にこの位置に前記境界のジグザグの谷が形
成されるので、サブグレイン９の発生を所望の一定した
位置にすることが可能になる。
単結晶化状況を、従来の方法における第２図と同様にし
て示している。ビーム３による照射領域3bがＡ方向に掃
引すると、多結晶シリコン層５が溶融して照射領域3aの
掃引跡に溶融領域７が形成され、これが時間の経過と共
に固化して再結晶し単結晶シリコン層８になる。この
際、溶融領域７と単結晶シリコン層８との境界がジグザ
グになり、該ジグザグの前述した谷の位置にサブグレイ
ン９が発生するのは、第２図図示の場合と同様である
が、照射領域3bの一辺がジグザグ12になっているため、
照射領域3bの照射幅の最も小さいジグザグ12の第一の先
端位置が溶融領域７のなかで最も温度が低くなって、常
にこの位置に前述した溶融領域７と単結晶化シリコン層
８との境界のジグザグの山の頂点が形成され、照射幅の
最も大きいジグザグ12の第二の先端位置が最も温度が高
くなって、常にこの位置に前記境界のジグザグの谷が形
成されるので、サブグレイン９の発生を所望の一定した
位置にすることが可能になる。
そして、前記第二の先端位置の間隔を、半導体チップを
製造するウエハのスクライブラインの間隔に合わせるこ
とにより、サブグレイン９発生位置の間隔を該スクライ
ブラインの間隔に合わせることが出来て、半導体チップ
の任意の位置に半導体素子を形成することが可能にな
る。
製造するウエハのスクライブラインの間隔に合わせるこ
とにより、サブグレイン９発生位置の間隔を該スクライ
ブラインの間隔に合わせることが出来て、半導体チップ
の任意の位置に半導体素子を形成することが可能にな
る。
この事情は、エネルギー線ビームの線源が赤外線ランプ
に、また、非単結晶の半導体層が多結晶シリコン層に限
定されないことは容易に類推出来る。
に、また、非単結晶の半導体層が多結晶シリコン層に限
定されないことは容易に類推出来る。
（ｇ） 発明の効果 以上に説明したように、本発明による構成によれば、絶
縁物上にある非単結晶半導体層にエネルギー線の帯状ビ
ームを該ビームの長手方向に略直角に掃引照射して該半
導体層を単結晶するビームアニールを行うに際して、サ
ブグレインの発生を所望の一定した位置にすることが可
能なビームアニールの方法を提供することが出来て、例
えば、サブグレイン発生位置の間隔を、半導体チップを
製造するウエハのスクライブラインの間隔に合わせるこ
とにより、半導体チップの任意の位置の半導体素子を形
成することを可能にさせる効果がある。
縁物上にある非単結晶半導体層にエネルギー線の帯状ビ
ームを該ビームの長手方向に略直角に掃引照射して該半
導体層を単結晶するビームアニールを行うに際して、サ
ブグレインの発生を所望の一定した位置にすることが可
能なビームアニールの方法を提供することが出来て、例
えば、サブグレイン発生位置の間隔を、半導体チップを
製造するウエハのスクライブラインの間隔に合わせるこ
とにより、半導体チップの任意の位置の半導体素子を形
成することを可能にさせる効果がある。
第１図は従来のビームアニール方法の一実施例を示した
正面図（ａ）と側面図（ｂ）、第２図はその多結晶シリ
コン層の単結晶化の状況を示した部分平面図、第３図は
本発明によるビームアニール方法の一実施例を示した正
面図、第４図はその多結晶シリコン層の単結晶化の状況
を示した部分平面図である。 図面において、１は赤外線ランプ、２は光学系、３はビ
ーム、3a、3bは照射領域、４は基体、５は多結晶シリコ
ン層、６はキャップ層、７は溶融領域、８は単結晶化シ
リコン層、９はサブグレイン、11はマスク、12はジグザ
グ、Ａは方向をそれぞれ示す。
正面図（ａ）と側面図（ｂ）、第２図はその多結晶シリ
コン層の単結晶化の状況を示した部分平面図、第３図は
本発明によるビームアニール方法の一実施例を示した正
面図、第４図はその多結晶シリコン層の単結晶化の状況
を示した部分平面図である。 図面において、１は赤外線ランプ、２は光学系、３はビ
ーム、3a、3bは照射領域、４は基体、５は多結晶シリコ
ン層、６はキャップ層、７は溶融領域、８は単結晶化シ
リコン層、９はサブグレイン、11はマスク、12はジグザ
グ、Ａは方向をそれぞれ示す。
Claims (1)
- 【請求項１】絶縁物上にある非単結晶半導体層にエネル
ギー線の帯状ビームを該ビームの長手方向に略直角に掃
引照射して該半導体装置を単結晶化するビームアニール
を行うに際して、前記ビームの前記半導体層上における
帯状の照射形状の前記掃引方向と反対側の一辺をジグザ
グにし、掃引方向と反対方向の該ジグザグ形状の先端位
置の間隔をスクライブラインの間隔に合わせることを特
徴とするビームアニール方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59020326A JPH0722119B2 (ja) | 1984-02-06 | 1984-02-06 | ビ−ムアニ−ル方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59020326A JPH0722119B2 (ja) | 1984-02-06 | 1984-02-06 | ビ−ムアニ−ル方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60164318A JPS60164318A (ja) | 1985-08-27 |
| JPH0722119B2 true JPH0722119B2 (ja) | 1995-03-08 |
Family
ID=12024005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59020326A Expired - Lifetime JPH0722119B2 (ja) | 1984-02-06 | 1984-02-06 | ビ−ムアニ−ル方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722119B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2566663B2 (ja) * | 1990-05-28 | 1996-12-25 | 三菱電機株式会社 | 半導体単結晶膜の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5839012A (ja) * | 1981-08-31 | 1983-03-07 | Fujitsu Ltd | 非単結晶半導体層の単結晶化方法 |
| JPS59151421A (ja) * | 1983-02-17 | 1984-08-29 | Agency Of Ind Science & Technol | レ−ザアニ−ル装置 |
-
1984
- 1984-02-06 JP JP59020326A patent/JPH0722119B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60164318A (ja) | 1985-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0047140B1 (en) | Method of converting areas of semiconductor material into single crystal areas | |
| US5371381A (en) | Process for producing single crystal semiconductor layer and semiconductor device produced by said process | |
| JPS6115319A (ja) | 半導体装置の製造方法 | |
| JPH0419698B2 (ja) | ||
| EP0575965B1 (en) | Method of forming semiconductor crystal and semiconductor device | |
| JPH0722119B2 (ja) | ビ−ムアニ−ル方法 | |
| JPH06140321A (ja) | 半導体薄膜の結晶化方法 | |
| JPH0232527A (ja) | 単結晶薄膜形成法 | |
| JPS6147627A (ja) | 半導体装置の製造方法 | |
| JPS5958821A (ja) | 半導体単結晶膜の製造方法 | |
| JPS60236212A (ja) | 単結晶化方法 | |
| JPH0652712B2 (ja) | 半導体装置 | |
| JPH0442358B2 (ja) | ||
| JPS60182720A (ja) | 半導体装置の製造方法 | |
| JPH0413848B2 (ja) | ||
| JPS6239009A (ja) | Ｓｏｉ基板形成方法 | |
| JPH0337729B2 (ja) | ||
| JPS60191090A (ja) | 半導体装置の製造方法 | |
| JPS62165908A (ja) | 単結晶薄膜の形成方法 | |
| JPH0652711B2 (ja) | 半導体装置 | |
| JPS62165907A (ja) | 単結晶薄膜の形成方法 | |
| JPH0449250B2 (ja) | ||
| JPS5939023A (ja) | 半導体薄膜の製造方法 | |
| JPH0410212B2 (ja) | ||
| JPS5978999A (ja) | 半導体単結晶膜の製造方法 |