JPS60236212A - 単結晶化方法 - Google Patents

単結晶化方法

Info

Publication number
JPS60236212A
JPS60236212A JP59093315A JP9331584A JPS60236212A JP S60236212 A JPS60236212 A JP S60236212A JP 59093315 A JP59093315 A JP 59093315A JP 9331584 A JP9331584 A JP 9331584A JP S60236212 A JPS60236212 A JP S60236212A
Authority
JP
Japan
Prior art keywords
region
substrate
crystal layer
single crystal
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59093315A
Other languages
English (en)
Inventor
Junji Sakurai
桜井　潤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59093315A priority Critical patent/JPS60236212A/ja
Publication of JPS60236212A publication Critical patent/JPS60236212A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｔｅｌ　発明の技術分野 本発明は、非単結晶層の単結晶化方法に係り、特に、Ｓ
　ＯＩ　（Ｓｉｌｉｃｏｎ　Ｏｎ　１ｒ１ｓｕｌａｔｏ
ｒ）技術における非単結晶シリコン層にエネルギー線の
帯状ビームを掃引照射して該シリコン層を単結晶化する
方法に関す。
（ｂｌ　技術の背景 Ｓ０１技術は、基体表面の絶縁層トにンリニ１ン単結晶
を形成し、該単結晶に素子を形成する技術で、半導体装
置において、例えば三次元回路の形成による高度の集積
化などを可能にするものとして期待されている。
本発明に係る単結晶化技術は、上記Ｓｏｌ技術において
最も重要な単結晶形成技術の一つで、この単結晶化によ
る単結晶形成の成否が半導体装置の特性に大きく影響す
る。
上記単結晶化には、一般に加熱方法、例えば、化学気相
成長方法（ＣＶＤ法）により前記絶縁物上に形成された
多結晶シリコン、若しくはアモルファスシリコンを、例
えばランプ光やレーザービームなどのエネルギー線ビー
ムにより照射加熱（アニール）して単結晶化する方法が
用いられているが、この際、良質の半導体素子が得られ
る単結晶化技術の確立が望まれる。
ｔｅｌ　従来技術と問題点 第１図は従来の一般的な帯状ビーム掃引照射による単結
晶化方法を示し、図ｆａ＋、図ｆｂｌはそれぞれ正面図
と側面図である。
この方法においては、直線状のランプｌをエネルギー線
ビームの線源にし、その光を光学系２を通して被照射体
１０の大きさより長い帯状のビーム３にして、ビーム３
の長手方向と略直角な矢印ａ方向に移動する被照射体１
０に照射（該移動と組み合わされて掃引照射となる）し
、被照射体ｌＯの非単結晶化シリコン層を溶融して単結
晶化している。
被照射体１０の構成は、模式的に表した第２図（図（ａ
ｌは平面図、図（ｂｌは側断面図である）図示の如くで
、シリコン結晶の基体ｌｌ上に例えば二酸化シリコンか
らなる絶縁層１２、その上に単結晶化の対象であるシリ
コンの非単結晶（多結晶またはアモルファス）層１３が
形成されてなっている。
この際、基体１１が単結晶化の際の種結晶となるように
、絶縁層１２はバターニングされて、核種結晶部である
シード領域１４で非単結晶層１３が基体１１に接触して
いる。絶縁層１２が後程半導体チップに形成されるチッ
プ領域１５をカバーしている必要性から、シード領域１
４は、通常、チップに裁断する際のスクライブライン領
域１６上に帯状に配置されている。
本単結晶化方法においては、シード領域１４の長手方向
をビーム３の長手方向に略合わせるように被照射体１０
を配置するが、その際の非単結晶層１３の単結晶化の状
況は模式的に平面図で表した第３図図示の如くである。
非単結晶層１３をビーム３による照射領域４が掃引する
と、非単結晶層１３が溶融して照射領域４の跡に溶融領
域１７が形成され、これが時間の経過と共にシード領域
１４を種結晶にして単結晶化し単結晶層１８になるが、
此の際、溶融領域】７と単結晶層１８との境界がジグザ
グになる。
このジグザグは、溶融領域１７の中で温度の低いところ
く図中線ジグザグの照射領域４に近い第一の折点位置）
から単結晶化が始まり、温度の高いところ（図中線ジグ
ザグの照射領域４から遠い第二の折点位置）の単結晶化
が遅れるため生ずるもので、第二の折点位置にはサブグ
レイン（Ｓｕｂ　Ｇｒａｉｎ）　１９が形成される。
両折点の位置は照射領域４の長手方向に対して極めて流
動的であって、第二の折点の軌跡に形成されるサブグレ
イン１９の配置は乱れた曲線状になる。
一方、サブグレイン１９は、上記のように通常の結晶粒
界と異なり小傾角粒界とも称せられるが、半導体素子の
領域に存在すれば、該半導体素子の特性を劣化させるも
のである。
従って、上記した従来の単結晶化方法は、サブグレイン
１９の位置が定まらないことから、半導体素子領域にサ
ブグレイン１９が形成されて、良質の半導体素子形成を
阻害する欠点を有する。
ｆｄｌ　発明の目的 本発明の目的は上記従来の欠点に鑑み、半導体結晶基体
上にバターニングされた絶縁層を形成し、その上に該半
導体の非単結晶層を形成して、該非単結晶層にエネルギ
ー線の帯状ビームを該ビームの長手方向に略直角な方向
にに掃引照射し、該基体の該非単結晶層に接触している
領域をシードにして該非単結晶層の単結晶化を行うに際
して、サブグレインが半導体素子領域に形成されないよ
うに単結晶化することが可能な単結晶化方法を提供する
にある。
ｔｅｌ　発明の構成 上記目的は、ダイヤモンド結晶構造の半導体結晶基体表
面の面方位を（１００）にし、且つその上にバターニン
グ形成された絶縁層を介して形成された非単結晶層上に
、略平行に並ぶ複数の帯状反射防止膜を、該反射防止膜
の長手方向が該基体の結晶方向＜ｉｏｏ　＞に略合致し
、然も該反射防止膜の間の領域に、該基体と該非単結晶
層とが接触してなるシード領域の少なくとも一部が存在
するように形成し、更にエネルギー線ビームの長手方向
が複数の該反射防止膜と交叉するようにして、該非単結
晶層における該反射防止膜間の領域を単結晶化させてな
る本発明による単結晶化方法によって達成される。
シリコンの結晶構造はダイヤモンド構造であるため、非
単結晶シリコン層の単結晶化の際には、単結晶層の面方
位が（１００）になり易い第一の傾向があり、また、溶
融領域が単結晶化する成長面は（１１１）面になり易い
第二の傾向があることが知られている。
このため、第一の傾向に合わせてシード領域の面方位を
（１００）にすることにより、単結晶形成が素直に行わ
れるようになる。
また、非単結晶層上に、複数の帯状反射防止膜を略平行
に配列して形成し前記ビームを掃引照射すれば、非単結
晶層における反射防止膜領域の温度が反射防止膜間の領
域の温度より高くなる。
従って、前述したジグザグの第二の折点の軌跡が反射防
止膜領域に沿い易くなり、然も、反射防止膜の長手方向
をシード領域の結晶方向＜１００　＞に略合致させるこ
とにより、該ジグザグの斜線部即ち単結晶化の成長面が
第二の傾向に合うので、単結晶化における単結晶成長が
更に素直に行われるようになって、第二の折点の軌跡は
安定して反射防止膜領域に収まるようになる。
このことより、一般に角形をなす半導体チップの側面を
シードになる基体結晶の（１００）面に略合致させ、シ
ード領域を従来例で示したように設け（長手方向が基体
結晶の＜ｉｏｏ　＞方向になる）、反射防止膜の長手方
向をシード領域の長手方向に対して直角な方向（基体結
晶の＜１００　＞方向）にして、スクライブライン領域
に、要すれば半導体素子領域を避けた領域にも設けるよ
うにすれば、サブグレインが該半導体素子領域に形成さ
れないようにすることが可能になり、形成された単結晶
層に良質の半導体素子を形成することが可能になる。
なお、本方法は、その原理からして、結晶構造がダイヤ
モンド構造であればシリコン以外の半導体例えばゲルマ
ニウムなどにも適用可能である。
（ｆ）　発明の実施例 以下本発明の実施例を図により説明する。全図を通じ同
一符号は同一対象物を示す。
第４図は本発明による帯状ビーム掃引照射による単結晶
化方法の一実施例を示した図、第５図はその方法におけ
る被照射体の構成を模式的に示した部分平面図（ａｌと
部分側断面図ｆｂｌ　（Ｃ１、第６図はその単結晶化状
況を模式的に示した部分平面図である。
第４図は第１図ｆａｔに対応し、図示の単結晶化方法は
、第１図図示の方法における被照射体１０が被照射体２
０に変わったのみで、その他は変わらない。
被照射体２０の構成は、第５図（図ｔａ＋は平面図、図
（ｂ）、図（Ｃ１は側断面図である）図示の如くで、面
方位が（１００）面であるシリコン結晶の基体２１上に
例えば二酸化シリコンからなる絶縁層１２、その上に単
結晶化の対象であるシリコンの非単結晶（多結晶または
アモルファス）層１３、その上に例えば二酸化シリコン
からなる複数の帯状反射防止膜２２が形成されてなって
いる。
この際、被照射体１０と同様に、絶縁層１２はパターニ
ングされてシード領域１４が設けられているが、角形を
なす半導体チップの側面が基体２１の（１００）面に略
合致するようにして、シード領域１４は、チップに裁断
する際の図示矢印す方向（基体２１結晶の＜１００　＞
方向）のスクライブライン領域１６Ｊ二に帯状に配置さ
れている。
また、反射防止膜２２は、図示矢印Ｃ方向（基体２１結
晶の＜１００　＞方向）のスクライブライン領域１６、
およびこれと平行で半導体素子を形成する素子領域２３
を避けた領域上に配置されている。
本単結晶化方法においては、従来方法と同様に、シード
領域１４の長手方向をビーム３の長手方向に略合わせる
ように、即ちビーム３が複数の反射防止膜２２と交叉す
るように被照射体２０を配置するが、その際の非単結晶
層１３の単結晶化の平面視状況は第６図図示の如くで、
単結晶化の過程、および溶融領域１７と単結晶層１８と
の境界がジグザグになることは従来方法の場合と同様で
ある。
しかしながら、非単結晶層１３は結晶構造がダイヤモン
ド構造のシリコンであること、シード領域１４の面方位
が（１００）であること、帯状の反射防止膜２２があり
然もその長手方向がシート領域１４の結晶方向＜１００
　＞に略合致していることから、前述したように、単結
晶形成が結晶構造に即し極めて素直に行われ、然も該ジ
グザグの従来例で説明した第二の折点の軌跡は安定して
反射防止膜２２領域に収まるようになって、サブグレイ
ンは素子領域２３領域に形成されない。
本願の発明者は、本発明の方法により、直径約５０１ｍ
φ厚さ約５００μｍのシリコン基体２Ｌ熱酸化で形成し
厚さ約１／ｊｍの二酸化シリコン絶縁層１２、幅約２０
μｍ間隔約５非のシート領域１４、ＣＶＤ法で形成し厚
さ約１μｍの多結晶シリコンからなる非単結晶層１３、
ＣＶＤ法で被着し厚さ約１μｍ幅約２０μ麟間隔約１１
ｍに形成した二酸化シリコンの反射防止膜２２で被照射
体２０を形成し、ＩＫ−のタングステンランプ１を使用
し、幅約］　ｙａｍの照射領域４、約１ｉ＋＋／秒の掃
引速度で照射して所望の単結晶層１８を得ることが出来
た。
Ｉｇｌ　発明の効果 以上に説明したように、本発明による構成によれば、サ
ブグレインが半導体素子領域に形成されないように単結
晶化することが可能な−Ｑ１結晶化力法を提供すること
が出来て、良質の半導体素Ｙを形成することを可能にさ
セる効果がある。
【図面の簡単な説明】
第１図は従来の一般的な帯状ビーム掃引照射による単結
晶化方法を示した正面Ｈ（ａ）と側面図＋ｂｌ、第２図
はその方法における被照射体の代表的構成を模式的に示
した部分平面図ｔａｌと部分側断面図（ｂｌ、 第３図はその単結晶化状況を模式的に小した部分平面図
、 第４図は本発明による帯状ビーム掃引照射による単結晶
化方法の一実施例を示した図、第５図はその方法におけ
る被照射体の構成を模式的に示した部分平面図＋ａ＋と
部分側断面図＋ｂ）　（ＣＩ、第６図はその単結晶化状
況を模式的に示した部分平面図である。 図面において、 １はランプ、　２は光学系、 ３はビーム、　４は照射領域、 １０は被照射体、　１１は基体、 １２は絶縁層、　Ｉ３は非単結晶層、 １４はシード領域、　１５は千ノブ領域、１６はスクラ
イブライン 領域　１７は溶融領域、 １８は単結晶層、　１９はサブグレイン、２０は被照射
体、　２１は基体、 ２２は反射防止膜、　２３は素子領域、をそれぞれ示す
。 〒−２４ ／４１Ｙ）４

Claims (1)

    【特許請求の範囲】
  1. 結晶構造がダイヤモンド構造である半導体結晶基体上に
    絶縁層をパターニング形成し、その上に該半導体の非単
    結晶層を形成して、該非単結晶層にエネルギー線の帯状
    ビームを該ビームの長手方向に略直角な方向に掃引照射
    し、該基体の該非単結晶層に接触している領域をシード
    にして該非単結晶層の単結晶化を行うに際して、該基体
    表面の面方位を（１００）にし、且つ該非単結晶層上に
    、略平行に並ぶ複数の帯状反射防止膜を、該反射防止膜
    の長手方向が該基体の結晶方向＜１００　＞に略合致し
    然も該反射防止膜の間の領域に該シード領域の少なくと
    も一部が存在するように形成し、更に該ビームの長平方
    向が複数の該反射防止膜と交叉するようにして、該非単
    結晶層における該反射防ｒｌ：　ｌ！９間の領域を単結
    晶化させることを特徴とする単結晶化方法。
JP59093315A 1984-05-10 1984-05-10 単結晶化方法 Pending JPS60236212A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59093315A JPS60236212A (ja) 1984-05-10 1984-05-10 単結晶化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59093315A JPS60236212A (ja) 1984-05-10 1984-05-10 単結晶化方法

Publications (1)

Publication Number Publication Date
JPS60236212A true JPS60236212A (ja) 1985-11-25

Family

ID=14078870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59093315A Pending JPS60236212A (ja) 1984-05-10 1984-05-10 単結晶化方法

Country Status (1)

Country Link
JP (1) JPS60236212A (ja)

Similar Documents

Publication Publication Date Title
EP0047140B1 (en) Method of converting areas of semiconductor material into single crystal areas
US5683935A (en) Method of growing semiconductor crystal
JPH084067B2 (ja) 半導体装置の製造方法
JP4237278B2 (ja) 核生成サイトを用いたシリコン単結晶の形成方法
JPS6115319A (ja) 半導体装置の製造方法
JPH027415A (ja) Ｓｏｉ薄膜形成方法
JPH06140321A (ja) 半導体薄膜の結晶化方法
JPS60236212A (ja) 単結晶化方法
JPS6018913A (ja) 半導体装置の製造方法
JP2929660B2 (ja) 半導体装置の製造方法
JPS6147627A (ja) 半導体装置の製造方法
JPS6347256B2 (ja)
JPH0442358B2 (ja)
JP2993107B2 (ja) 半導体薄膜の製造方法
JPS60164318A (ja) ビ−ムアニ−ル方法
JPH0652712B2 (ja) 半導体装置
JPH0793261B2 (ja) 単結晶薄膜形成装置
JPH03250620A (ja) 半導体装置の製造方法
JPS5978999A (ja) 半導体単結晶膜の製造方法
JPS60191090A (ja) 半導体装置の製造方法
JPH0799734B2 (ja) 単結晶成長方法
JPH0795526B2 (ja) 単結晶薄膜の製造方法
JPS62206812A (ja) 半導体装置の製造方法
JPH0691008B2 (ja) Ｓｏｉ基板の製造方法
JPH0611025B2 (ja) 半導体単結晶膜の製造方法