JPS63257213A - 三次元集積回路素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、全面エピタキシャル法により単結晶絶縁膜
および単結晶シリコン膜を上方向に繰り返し積層し、前
記各シリコン膜にデバイスを形成して半導体立体回路素
子を製造する半導体立体口゛、リコン膜を形成する主な
手法として、レーザ光を”扇’いた再結晶化法と、全面
一ピタキシャル法があ酸化ケイ素（ＳｉＯｚｌ膜上に多
結晶シリコン膜を形成し、この多結晶シリコン膜にレー
ザ光を照射して溶融し、再結晶化して単結晶シリコン膜
を得るものである。

ところが、レーサ再結晶化法の場合、ビーム径の小さな
レーザ光を走査して照射するため、シリコン膜を選択的
に溶融し、所望の領域のみを再結晶化するのに適してい
るが、面積の広い領域・と・再結晶化するには、レーザ
光を一部重複して走査しなければならず、レーザ光の走
査制御が非常に煩雑になる。また、成長する単結晶シリ
コン膜の面方位の制御も非常に困難である。

一方、後者の全面エピタキシャル法とは、層間絶縁用の
単結晶スピネルＣＭｇ０−ＡＩ！　２０３　）からなる
単結晶絶縁膜上に、全面にわたって単結晶シリコン膜を
エピタキシャル成長させ、この単結晶シリコ〔発明が解
決しようとする問題点〕 しかし、前記した全面エピタキシャル法の場合、各層を
単結晶状態のまま積層しなければならず、・ンバイスの
電極、配線膜として単結晶シリコンを：゛□′糸い、デ
バイスのゲート絶縁膜として単結晶スピーン　２、 ［′・“−靭ル等の単結晶絶縁膜を用いなければならな
いが、１１．、シ ゲート絶縁膜に単結晶スピネルを用いると、５ｉＯｚを
用いる場合に比べて界面準位が増加し、デバイスのしき
い値電圧が不安定になり、絶縁耐圧も低下し、スピネル
膜直下の能動領域のシリコンのライフタイムが短くなっ
てキャリアの移動度が低下し、素子特性の向上の妨げに
なるという問題点がある。

そこで、この発明では、デバイスのゲート絶縁膜やデバ
イス間のフィールド絶縁膜として二酸化ケイ素などの単
結晶以外の材料を使用できるようにし、素子特性の向上
を図ることを技術的課題とする。

〔問題点を解決するための手段〕

この発明は、前記の点に留意してなされたものであり、
全面エピタキシャル法により単結晶絶縁および単結晶シ
リコン膜を上方向に繰返し積層し、、前記各シリコン膜
にデバイスを形成して半導体立体回路素子を製造する半
導体立体回路素子の製造フィールド絶縁膜を部分的に除
去し下層の前記シリコン膜を露出させる工程と、露出し
た前記シリ１コン膜上および前記フィールド絶縁膜上に
アモルファスシリコン膜を形成する工程と、前記アモル
ファスシリコン膜を上方向および水平方向への固相エピ
タキシャル成長法により単結晶化する工程と、単結晶化
した前記シリコン膜上に層間絶縁用の前記単結晶絶縁膜
を形成する工程とを含むことを特徴とする半導体立体回
路素子の製造方法である。

〔作用〕

したがってこの発明によると、フィールド絶縁膜上およ
び該フィールド絶縁膜が部分的に除去されて露出した下
層の単結晶シリコン膜上にアモルファスシリコン膜が形
成され、このアモルファスシリコン膜が上方向および水
平方向への固相エピタキシャル成長法により単結晶化さ
れ、単結晶化された当該シリコン膜が上層の単結晶絶縁
膜の種となり、層間絶縁用の単結晶縁膜が全面エピタキ
シャル法により形成され、この単結晶絶縁膜を種として
次層の単結晶シリコン膜が全面エピタキシ１ニア冷ル法
（こより形成される。

ｉ　ｌ’！、１　。

を形成するため、デバイスのゲート絶縁膜やフィールド
絶縁膜として、従来のように単結晶材料を使用する必要
がなく、界面特性の良い二酸化ケイ素を用いることが可
能となり、素子特性の向上が図れる。

〔実施例〕

つぎに、この発明を、その１実施例を示した第１図ない
し第３図とともに詳細に説明する。

まず、第１図に示すように、単結晶シリコン基板＋１１
の表面の所定領域に不純物を拡散してソース。

ドレインとなる拡散領域（２）を形成し、両拡散領域（
２）間の基板ｉｌｌ上にアモルファスＳ　ｉＯｚからな
るゲート絶縁膜ｔ３１を形成し、両拡散領域（２）上お
よびゲート絶縁膜（３）上に多結晶シリコンからなる電
極（４ン。

（５）をそれぞれ形成してデバイス（６）を作製すると
同時に、フィールド絶縁膜（７）を形成し、その後エツ
チングにより、デバイス領域以外のフィールド絶縁膜（
７）を部分的に除去して下層のシリコン基板ｉｌ＋を露
出させる。

つぎに、第２図に示すように、露出したシリコ・７ン基
板（１）上およびフィールド絶縁膜（７）上に厚さ約＋
１ 時間アニールし、シリコン膜（８）に接触したシリコ膜
（８）を形成する。

このとき、一般的に上方向への成長に比べて水平方向へ
の成長速度は遅いが、たとえばセカンドイシターナショ
ナル　ワークショップ　オン　ツユ−チャ　エレクトロ
ン　デバイシズーＳＯＩ　　テクノロヅイ　アンド　３
Ｄ　インチグレイジョン−マーチ　１９−２１　、１９
８５　　ｐｐ６３−６８　　Ｃ２ｎｄ　Ｉｎｔｅｒｎａ
ｔｉｏｎａｌ　Ｗｏｒｋｓｈｏｐ　ｏｎ　Ｆｕｔｕｒｅ
　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ　−ＳＯＩ　　Ｔ
ｅｃｈｎｏｌｏｇｙ　ａｎｄ　３Ｄ　　Ｉｎｔｅｇｒａ
ｔｉｏｎ−Ｍａｒｃｈ　１９−２１．１９８５　、　Ｉ
）ｐ６３−６８　（７）＼＼ＩＭＰＵＲＩＴＹＥＦＦＥ
ＣＴＳ　　ＩＮ　ＬＡＴＥＲＡＬ　５ＯＬＩＤ　ＰＨＡ
ＳＥ　ＥＰＩＴＡＸＹ　　〃（Ｈ，ｌ５ＨＩＷＡＲＡ　
ｅｔ　ａｌ、）ニオイて報告されているように、アモル
ファスシリコン膜（８）に、ボロンＣＢ）やリン［Ｐ）
などを高濃度イオン注入することにより、水平方向への
固相成長速度を増加することができ、シリコン膜（８）
に接触したシリコのち、第３図に示すように、シリコン
膜（８）′上にシリコン膜（８）を種として全面エピタ
キシャル法により層間絶縁用の単結晶スピネル膜（９）
を形成し、スゼ、ネル膜（９）上にスピネル膜（９）を
種として全面ヱピ＋、、タ、、キシャル法により単結晶
シリコン膜（１０）を形成し、からなる電極（＋３１　
、　（１４１を形成して上層のデバイス（１５）を作製
し、シリコン膜（ｌＯ）上およびデバイス（１５）上に
Ｓ　ｉＯｚからなるフィールド絶縁膜（１６）を形成し
たのち、下層のデバイス（６）の一方の電極（４）上の
各膜［７１ｐ　（ｓ＋　。

（９）　ｐ　Ｄｏｔ　＊　（１６１を貫通したスルーホ
ールを形成し、前記スルーホールに絶縁材を介して層間
配線材（１７）を埋め込み、配線材（１７）により電極
（４）と（１３）とを接続し、下層と上層のデバイス！
６１　、　（１５１を電気的に接続し、２層構造の半導
体立体回路素子を形成する。

なお、前記した手順を繰り返すことにより、３層以上の
積層構造の半導体立体回路素子を形成できるのは言うま
でもない。

〔発明の効果〕

以上のように、この発明の半導体立体回路素子の製造方
法によると、アモルファスシリコン膜を固相エピタキシ
ャル成長法により単結晶化して得キシャイレ法により形
成できるため、デバイスのゲ１゜−ト絶縁膜やフィール
ド絶縁膜として、従来のよ：：七ｔｓ？に単結晶材料を
使用する必要がなく、界面特性、人命良好な二酸化ケイ
素を用いることが可能となり、デバイスの界面準位の増
加や絶縁耐圧の低下を防ぎ、デバイスのしきい値電圧の
安定化を図ることができ、素子の特性向上を図ることが
可能となり、その効果は極めて大きい。

【図面の簡単な説明】

第１図ないし第３図はこの発明の半導体立体回路素子の
製造方法の１実施例の製造工程を示す断面図である。 ｉｌｌ・・・単結晶シリコン基板、＋ｅ＋　、　＋１５
１・・・デバイス、＋７＋　＊　：ｔ６＋・・・フィー
ルド絶１を膜、ｔｓ＋・・・アモルファスシリコン膜、
（８）・単結晶シリコン膜、（９）・・単結晶スヒネル
ｉ　、！１０１・・・単結晶シリコン膜。 特許出願人　工業技術院長　飯塚幸三 第１図

Claims (1)

1. 【特許請求の範囲】 １　全面エピタキシャル法により単結晶絶縁膜および単
   結晶シリコン膜を上方向に繰り返し積層し前記各シリコ
   ン膜にデバイスを形成して半導体立体回路素子を製造す
   る半導体立体回路素子の製造方法において、 前記シリコン膜上および該シリコン膜に形成されたデバ
   イス上にフィールド絶縁膜を形成する工程と、 前記デバイス領域以外の前記フィールド絶縁膜を部分的
   に除去し下層の前記シリコン膜を露出させる工程と、 露出した前記シリコン膜上および前記フィールド絶縁膜
   上にアモルファスシリコン膜を形成する工程と、 前記アモルファスシリコン膜を上方向および水平方向へ
   の固相エピタキシャル成長法により単結晶化する工程と
   、 単結晶化した前記シリコン膜上に層間絶縁用の前記単結
   晶絶縁膜を形成する工程と を含むことを特徴とする半導体立体回路素子の製造方法
   。