JPH0521343A - 薄膜トランジスタおよびその製法 - Google Patents
薄膜トランジスタおよびその製法Info
- Publication number
- JPH0521343A JPH0521343A JP19995291A JP19995291A JPH0521343A JP H0521343 A JPH0521343 A JP H0521343A JP 19995291 A JP19995291 A JP 19995291A JP 19995291 A JP19995291 A JP 19995291A JP H0521343 A JPH0521343 A JP H0521343A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat sink
- alignment mark
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 本発明は、レーザ光のビーム中心を適切な位
置に照射できるようにし、半導体層の中心部温度を端部
より低くすることにより、大粒径の結晶成長を可能にし
た薄膜トランジスタの半導体層再結晶化法の提供を目的
とする。 【構成】 本発明は、絶縁基板上に設けたヒートシンク
層およびヒートシンク層をパターニングして形成させた
エネルギービーム位置合わせ用のアライメントマークを
利用することよりなる薄膜トランジスタの半導体層の再
結晶化法。
置に照射できるようにし、半導体層の中心部温度を端部
より低くすることにより、大粒径の結晶成長を可能にし
た薄膜トランジスタの半導体層再結晶化法の提供を目的
とする。 【構成】 本発明は、絶縁基板上に設けたヒートシンク
層およびヒートシンク層をパターニングして形成させた
エネルギービーム位置合わせ用のアライメントマークを
利用することよりなる薄膜トランジスタの半導体層の再
結晶化法。
Description
【０００１】
【技術分野】本発明は、薄膜トランジスタを構成するＳ
ＯＩ構造の薄膜（多結晶あるいは無定形の半導体層）を
部分的に再結晶する方法に関する。
ＯＩ構造の薄膜（多結晶あるいは無定形の半導体層）を
部分的に再結晶する方法に関する。
【０００２】
【従来技術】耐熱性の無い基板にも再結晶化半導体層が
形成できるように、図１のような高熱伝導性のヒートシ
ンク層を設ける方法が提案されている。
形成できるように、図１のような高熱伝導性のヒートシ
ンク層を設ける方法が提案されている。
【０００３】またガラス等の絶縁基板上に、多結晶又は
非晶質半導体層を複数の領域に分離せしめて構成した半
導体膜の少なくとも一部を、局所的な加熱手段によって
再結晶温度以上に加熱して、該半導体膜を再結晶せしめ
た後、前記複数の領域の半導体膜のそれぞれに薄膜トラ
ンジスタを形成することを特徴とする半導体装置の製造
方法は知られている（特開昭６４−４５１６２）。そし
て、該方法によると再結晶化する半導体膜と再結晶化し
ない半導体膜とを分離することによって、再結晶化しな
い半導体膜への熱的影響が少ない状態で再結晶化を行う
ことができる。しかしながら、多結晶又は非晶質半導体
層を再結晶するための加熱手段として通常使用されるレ
ーザビームを用いる場合、結晶欠陥の位置を制御するこ
とができる方法として知られている。双峰レーザビーム
を用いても、ガラスのような熱伝導性の悪い基板を使用
する場合、半導体層の温度分布が悪く結晶性の良い膜が
得られないという問題があった。
非晶質半導体層を複数の領域に分離せしめて構成した半
導体膜の少なくとも一部を、局所的な加熱手段によって
再結晶温度以上に加熱して、該半導体膜を再結晶せしめ
た後、前記複数の領域の半導体膜のそれぞれに薄膜トラ
ンジスタを形成することを特徴とする半導体装置の製造
方法は知られている（特開昭６４−４５１６２）。そし
て、該方法によると再結晶化する半導体膜と再結晶化し
ない半導体膜とを分離することによって、再結晶化しな
い半導体膜への熱的影響が少ない状態で再結晶化を行う
ことができる。しかしながら、多結晶又は非晶質半導体
層を再結晶するための加熱手段として通常使用されるレ
ーザビームを用いる場合、結晶欠陥の位置を制御するこ
とができる方法として知られている。双峰レーザビーム
を用いても、ガラスのような熱伝導性の悪い基板を使用
する場合、半導体層の温度分布が悪く結晶性の良い膜が
得られないという問題があった。
【０００４】本発明者は、この問題を解決するために、
絶縁基板上に部分的にヒートシンク層を設け、次にヒー
トシンク層領域に相当する多結晶あるいは無定形の半導
体層のみを部分的に再結晶化し薄膜トランジスタを製造
する方法を提案している。
絶縁基板上に部分的にヒートシンク層を設け、次にヒー
トシンク層領域に相当する多結晶あるいは無定形の半導
体層のみを部分的に再結晶化し薄膜トランジスタを製造
する方法を提案している。
【０００５】
【目的】本発明は半導体層の再結晶化手段としてエネル
ギービームを使用する場合、ヒートシンク層をパターニ
ングして形成させたエネエルギービームの位置合せ用の
アライメントマークを利用することにより、その工程が
簡略化された薄膜トランジスタの製法に関する。
ギービームを使用する場合、ヒートシンク層をパターニ
ングして形成させたエネエルギービームの位置合せ用の
アライメントマークを利用することにより、その工程が
簡略化された薄膜トランジスタの製法に関する。
【０００６】
【構成】本発明は、絶縁基板上に部分的にヒートシンク
層を設け、次に多結晶あるいは無定形の半導体層を形成
した後、半導体層を部分的に再結晶化し薄膜トランジス
タを製造する方法において、ヒートシンク層をパターニ
ングして形成させたアライメントマークをエネルギービ
ームによって認識し、該アライメントマークで位置合わ
せした半導体層を再結晶化させることを特徴とする。
層を設け、次に多結晶あるいは無定形の半導体層を形成
した後、半導体層を部分的に再結晶化し薄膜トランジス
タを製造する方法において、ヒートシンク層をパターニ
ングして形成させたアライメントマークをエネルギービ
ームによって認識し、該アライメントマークで位置合わ
せした半導体層を再結晶化させることを特徴とする。
【０００７】次に、本発明の薄膜トランジスタの構成お
よびその製法について、図面に基づいて具体的に説明す
る。但し、本発明はこれら図面のものに限定されるもの
ではない。
よびその製法について、図面に基づいて具体的に説明す
る。但し、本発明はこれら図面のものに限定されるもの
ではない。
【０００８】先ず絶縁基板１上にＴａ，Ｗ，Ｍｏ，Ｃｒ
等の高融点金属膜を形成する。該金属層はスパッタリン
グ、蒸着等の金属層を形成させるために通常採用されて
いるものでよい。該金属層をパターニングすることによ
って熱伝導性のよいヒートシンク層３及び、レーザ光照
射位置決め用のアライメントマーク８を形成する。トラ
ンジスタを形成する部分の半導体膜下のヒートシンク層
パターンは複雑となるため、ヒートシンク層以外に記載
しやすいアライメントマークを形成するのが好ましい。
パターニング手段としては、例えば写真製版及びエッチ
ングがあげられる。該金属膜を形成する前に、基板上に
あらかじめ熱バリヤ層７を形成してもよい。特に基板が
耐熱性の無いものを使用する場合、このような熱バリヤ
層７を形成するとよい。熱バリヤ層としては、例えばＳ
ｉＯ2層をＣＶＤ法等により２０００〜５０００Åの厚
さに形成したものがあげられる。
等の高融点金属膜を形成する。該金属層はスパッタリン
グ、蒸着等の金属層を形成させるために通常採用されて
いるものでよい。該金属層をパターニングすることによ
って熱伝導性のよいヒートシンク層３及び、レーザ光照
射位置決め用のアライメントマーク８を形成する。トラ
ンジスタを形成する部分の半導体膜下のヒートシンク層
パターンは複雑となるため、ヒートシンク層以外に記載
しやすいアライメントマークを形成するのが好ましい。
パターニング手段としては、例えば写真製版及びエッチ
ングがあげられる。該金属膜を形成する前に、基板上に
あらかじめ熱バリヤ層７を形成してもよい。特に基板が
耐熱性の無いものを使用する場合、このような熱バリヤ
層７を形成するとよい。熱バリヤ層としては、例えばＳ
ｉＯ2層をＣＶＤ法等により２０００〜５０００Åの厚
さに形成したものがあげられる。
【０００９】ヒートシンク層３形成後、順次絶縁層２、
多結晶あるいはアモルファスＳｉ層４、絶縁層５を慣用
の手段で形成する。本実施例では、シリコンについて述
べたが、本発明はシリコンに限らず、周期率IV族、III
−Ｖ族、II−VI族の単体、あるいは化合物半導体であっ
て、その結晶構造がダイヤモンド構造、あるいはジンク
ブレンド構造を持つすべての材料に適用可能であり、具
体的には、Ｓｉの他、Ｇｅ，ＳｉＣ，ＢＮ，ＢＰ，ＢＡ
ｓ，ＡｌＰ，ＡｌＳｂ，ＧａＰ，ＧａＡｓ，ＧａＳｂ，
ＩｎＰ，ＩｎＡｓ，ＩｎＳｂ，ＺｎＳ，ＺｎＳｅ，Ｚｎ
Ｔｅ，ＣｄＳ，ＣｄＳｅ，ＣｄＴｅ，ＣｄＨｇ等であ
る。
多結晶あるいはアモルファスＳｉ層４、絶縁層５を慣用
の手段で形成する。本実施例では、シリコンについて述
べたが、本発明はシリコンに限らず、周期率IV族、III
−Ｖ族、II−VI族の単体、あるいは化合物半導体であっ
て、その結晶構造がダイヤモンド構造、あるいはジンク
ブレンド構造を持つすべての材料に適用可能であり、具
体的には、Ｓｉの他、Ｇｅ，ＳｉＣ，ＢＮ，ＢＰ，ＢＡ
ｓ，ＡｌＰ，ＡｌＳｂ，ＧａＰ，ＧａＡｓ，ＧａＳｂ，
ＩｎＰ，ＩｎＡｓ，ＩｎＳｂ，ＺｎＳ，ＺｎＳｅ，Ｚｎ
Ｔｅ，ＣｄＳ，ＣｄＳｅ，ＣｄＴｅ，ＣｄＨｇ等であ
る。
【００１０】絶縁層としてはＳｉＯ2又はＳｉ3Ｎ4を用
いる。絶縁層５はａ−Ｓｉ層を結晶化させる為に照射す
るレーザ光の反射を抑え、またレーザ光照射時にａ−Ｓ
ｉ層から水素が放出されるのを防ぐ目的で形成する。最
適膜厚は照射するレーザ波長によっても異なるが、数１
００〜１０００Å程度である。
いる。絶縁層５はａ−Ｓｉ層を結晶化させる為に照射す
るレーザ光の反射を抑え、またレーザ光照射時にａ−Ｓ
ｉ層から水素が放出されるのを防ぐ目的で形成する。最
適膜厚は照射するレーザ波長によっても異なるが、数１
００〜１０００Å程度である。
【００１１】絶縁層５を形成後、レーザ光６照射により
再結晶化部の位置決め、及びＳｉの溶融再結晶を行う。
再結晶化部の位置決め、及びＳｉの溶融再結晶を行う。
【００１２】以下、再結晶化部の位置決め方法を図４を
用いて説明する。レーザ光をアライメントマークに照射
して、その反射光をフォトセンサにより検知して位置決
めを行う。アライメントマークの位置決めに使用するレ
ーザ光の照射装置は、Ｓｉ層の再結晶化に用いるレーザ
照射装置とは別個に設けてもよいが、１個のレーザ照射
装置の出力を調節し、前記２つの照射を行う方が、装置
の簡単化、小型化等の観点から好ましい。１個のレーザ
光照射装置を使用する場合、Ｓｉ層の再結晶化に用いる
レーザ光の出力を弱めアライメントマークに照射する。
また、アライメントマークがＳｉ層で覆われているた
め、Ｓｉ層の吸収係数が大きいＸｅＣｌエキシマレーザ
光等を使用しても認識ができないから、図に示すような
光学系を用いて基材裏面より照射する。アライメントマ
ークを認識すると、ミラーを移動し、基板表面より高出
力のレーザ光を照射し、Ｓｉ層の再結晶化を行う。これ
を順次繰り返すことによって任意の場所にある複数の結
晶化領域をレーザアニールすることができる。
用いて説明する。レーザ光をアライメントマークに照射
して、その反射光をフォトセンサにより検知して位置決
めを行う。アライメントマークの位置決めに使用するレ
ーザ光の照射装置は、Ｓｉ層の再結晶化に用いるレーザ
照射装置とは別個に設けてもよいが、１個のレーザ照射
装置の出力を調節し、前記２つの照射を行う方が、装置
の簡単化、小型化等の観点から好ましい。１個のレーザ
光照射装置を使用する場合、Ｓｉ層の再結晶化に用いる
レーザ光の出力を弱めアライメントマークに照射する。
また、アライメントマークがＳｉ層で覆われているた
め、Ｓｉ層の吸収係数が大きいＸｅＣｌエキシマレーザ
光等を使用しても認識ができないから、図に示すような
光学系を用いて基材裏面より照射する。アライメントマ
ークを認識すると、ミラーを移動し、基板表面より高出
力のレーザ光を照射し、Ｓｉ層の再結晶化を行う。これ
を順次繰り返すことによって任意の場所にある複数の結
晶化領域をレーザアニールすることができる。
【００１３】Ｓｉ層の溶融再結晶化において、図１に示
した従来の構成では、Ｓｉ層の温度分布は中心部よりも
端部の方が温度が低くなり、結晶粒径の大きな層は得ら
れなかった。本発明では、ヒートシンク層の短手方向の
寸法よりレーザビーム径を大きくし、ヒートシンク層の
長手方向のレーザビーム径を小さくすることにより図３
（ｂ）のような端部の温度が中心部より高い温度分布と
なり、結晶粒径の大きなＳｉ層が得られた。即ち、ヒー
トシンク層が形成されていない領域では、レーザ光が照
射されると熱が逃げ難く温度が上昇する。それに対し、
ヒートシンク層形成部ではヒートシンク層の長手方向、
即ちレーザ光走査方向と逆方向に熱が拡散しやすいため
温度上昇が抑えられ、従って図３（ｂ）のような温度分
布となりうる。例えば、ヒートシンク層を数１０μｍ幅
程度にパターニングし、１００μｍ以上のビーム径をし
たレーザ光を照射することによって前記のような温度分
布が得られる。
した従来の構成では、Ｓｉ層の温度分布は中心部よりも
端部の方が温度が低くなり、結晶粒径の大きな層は得ら
れなかった。本発明では、ヒートシンク層の短手方向の
寸法よりレーザビーム径を大きくし、ヒートシンク層の
長手方向のレーザビーム径を小さくすることにより図３
（ｂ）のような端部の温度が中心部より高い温度分布と
なり、結晶粒径の大きなＳｉ層が得られた。即ち、ヒー
トシンク層が形成されていない領域では、レーザ光が照
射されると熱が逃げ難く温度が上昇する。それに対し、
ヒートシンク層形成部ではヒートシンク層の長手方向、
即ちレーザ光走査方向と逆方向に熱が拡散しやすいため
温度上昇が抑えられ、従って図３（ｂ）のような温度分
布となりうる。例えば、ヒートシンク層を数１０μｍ幅
程度にパターニングし、１００μｍ以上のビーム径をし
たレーザ光を照射することによって前記のような温度分
布が得られる。
【００１４】本発明が使用するレーザビームも特にその
種類は限定されないが、例えばエキシマレーザ、アルゴ
ンレーザ等があげられる。また、これらのレーザ光に対
して透明な基板としては、コーニング社７０５９等のガ
ラス基板がある。
種類は限定されないが、例えばエキシマレーザ、アルゴ
ンレーザ等があげられる。また、これらのレーザ光に対
して透明な基板としては、コーニング社７０５９等のガ
ラス基板がある。
【００１５】以上のようにしてレーザによる溶融再結晶
後、再結晶化した領域、即ちヒートシンク層上部に周辺
回路を構成し、再結晶化しない領域に画素部のＴＦＴマ
トリックスを形成することにより高性能の周辺回路を内
蔵し、かつ表示特性にバラツキのないＴＦＴアクティブ
マトリックスを得ることができる。
後、再結晶化した領域、即ちヒートシンク層上部に周辺
回路を構成し、再結晶化しない領域に画素部のＴＦＴマ
トリックスを形成することにより高性能の周辺回路を内
蔵し、かつ表示特性にバラツキのないＴＦＴアクティブ
マトリックスを得ることができる。
【００１６】
【効果】（１）ヒートシンク層をパターニングすること
によって局所的加熱を行うエネルギービームの位置合せ
用アライメントマークを形成しているので、基板上の任
意の場所に複数個ある再結晶化領域をレーザ照射する場
合、レーザ照射位置をレーザ照射装置に予め入力する必
要がなく、ヒートシンク層のパターニング時に同時に作
り込める為工程の簡略化が行える。また、レーザ照射位
置を装置に予め入力する必要がない為、種々のパターン
の基板を同時に処理できる。即ち少量多品種の製品を扱
う場合にも有利となる。 （２）再結晶化用のレーザ光をアライメントマーク認識
用の光源として、レーザ光に対して透明な基板の裏面か
ら照射しているので、レーザ光としてＳｉ膜の吸収係数
が大きいＸｅＣｌエキシマレーザ光等を使用しても基板
表面からはアライメントマークがＳｉ膜で覆われている
ため認識できないが、裏面からはアライメントマークが
認識できる。また、再結晶化用のレーザ光源とアライメ
ントマーク認識用の光源を共用している為装置が小さく
なり、又低価格となる。 （３）ヒートシンク層の短手方向の寸法によりエネルギ
ービーム径が長くかつヒートシンク層の長手方向の寸法
よりエネルギービーム径が短いビームを使用することに
より図３（ｂ）で示すような温度分布となる為、Ｓｉ膜
の結晶粒径が大きくなり高移動度のＴＦＴが形成でき
る。
によって局所的加熱を行うエネルギービームの位置合せ
用アライメントマークを形成しているので、基板上の任
意の場所に複数個ある再結晶化領域をレーザ照射する場
合、レーザ照射位置をレーザ照射装置に予め入力する必
要がなく、ヒートシンク層のパターニング時に同時に作
り込める為工程の簡略化が行える。また、レーザ照射位
置を装置に予め入力する必要がない為、種々のパターン
の基板を同時に処理できる。即ち少量多品種の製品を扱
う場合にも有利となる。 （２）再結晶化用のレーザ光をアライメントマーク認識
用の光源として、レーザ光に対して透明な基板の裏面か
ら照射しているので、レーザ光としてＳｉ膜の吸収係数
が大きいＸｅＣｌエキシマレーザ光等を使用しても基板
表面からはアライメントマークがＳｉ膜で覆われている
ため認識できないが、裏面からはアライメントマークが
認識できる。また、再結晶化用のレーザ光源とアライメ
ントマーク認識用の光源を共用している為装置が小さく
なり、又低価格となる。 （３）ヒートシンク層の短手方向の寸法によりエネルギ
ービーム径が長くかつヒートシンク層の長手方向の寸法
よりエネルギービーム径が短いビームを使用することに
より図３（ｂ）で示すような温度分布となる為、Ｓｉ膜
の結晶粒径が大きくなり高移動度のＴＦＴが形成でき
る。
【図１】ヒートシンク層を利用した従来の再結晶化方法
を示す図である。
を示す図である。
【図２】（ａ）はヒートシンク層部分を示す絶縁基板の
図であり、（ｂ）はアライメントマーク部分を示す絶縁
基板の図である。
図であり、（ｂ）はアライメントマーク部分を示す絶縁
基板の図である。
【図３】（ａ）は図２で示す絶縁基板上に絶縁層、アモ
ルファスあるいは多結晶を設けた薄膜トランジスタをレ
ーザ照射することを示す図、（ｂ）は前記レーザ照射に
より基板内の温度分布を示す図、（ｃ）はヒートシンク
層の短手方向の寸法よりビーム径が長く、かつヒートシ
ンク層の長手方向の寸法よりビーム径が長いビームを照
射することを示す図である。
ルファスあるいは多結晶を設けた薄膜トランジスタをレ
ーザ照射することを示す図、（ｂ）は前記レーザ照射に
より基板内の温度分布を示す図、（ｃ）はヒートシンク
層の短手方向の寸法よりビーム径が長く、かつヒートシ
ンク層の長手方向の寸法よりビーム径が長いビームを照
射することを示す図である。
【図４】レーザ光を光学系を用いて、基板裏面よりアラ
イメントマークに照射することを示す図である。
イメントマークに照射することを示す図である。
１ 絶縁基板
２ 絶縁膜
３ ヒートシンク層
４ 多結晶あるいはアモルファス半導体層（例、アモル
ファスシリコン） ５ 絶縁膜 ６ レーザビーム ７ 熱バリヤ層（例、ＳｉＯ2） ８ アライメントマーク ９ レーザ光源 １０ ミラー １１ 半鏡面 １２ フォトセンサ
ファスシリコン） ５ 絶縁膜 ６ レーザビーム ７ 熱バリヤ層（例、ＳｉＯ2） ８ アライメントマーク ９ レーザ光源 １０ ミラー １１ 半鏡面 １２ フォトセンサ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｈ０１Ｌ 21/336
29/784
Claims (4)
- 【請求項１】 ヒートシンク層を有する薄膜トランジス
タにおいて、ヒートシンク層がアライメントマークを兼
用することを特徴とする薄膜トランジスタ。 - 【請求項２】 絶縁基板上に多結晶あるいは無定形の半
導体層を形成した後、該半導体層を部分的に再結晶化さ
せ薄膜トランジスタを製造する方法において、絶縁基板
上にヒートシンク層をパターニングして形成させたアラ
イメントマークをエネルギービームによって認識し、該
アライメントマーク位置の半導体層を再結晶化させるこ
とを特徴とする薄膜トランジスタの製法。 - 【請求項３】 半導体層を形成している方の反対側の基
板裏面よりレーザ光を入射させアライメントマークを認
識した後、アライメントマーク位置の半導体層をレーザ
光によって再結晶化させることを特徴とする請求項１記
載の薄膜トランジスタの製法。 - 【請求項４】 ヒートシンク層の短手方向の寸法よりビ
ーム径が長く、かつヒートシンク層の長手方向の寸法よ
りビーム径が短いビームを使用することを特徴とする請
求項１又は２記載の薄膜トランジスタの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19995291A JPH0521343A (ja) | 1991-07-15 | 1991-07-15 | 薄膜トランジスタおよびその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19995291A JPH0521343A (ja) | 1991-07-15 | 1991-07-15 | 薄膜トランジスタおよびその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521343A true JPH0521343A (ja) | 1993-01-29 |
Family
ID=16416335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19995291A Pending JPH0521343A (ja) | 1991-07-15 | 1991-07-15 | 薄膜トランジスタおよびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521343A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133583A (en) * | 1994-03-11 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for producing the same |
| WO2002009192A1 (en) * | 2000-07-24 | 2002-01-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, liquid crystal display device, el display device, semiconductor film producing method, and semiconductor device producing method |
| JP2002203861A (ja) * | 2000-07-24 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置、液晶表示装置、ｅｌ表示装置、半導体薄膜の製造方法および半導体装置の製造方法 |
| US6700133B1 (en) | 1994-03-11 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| GB2403595A (en) * | 2003-06-25 | 2005-01-05 | Lg Philips Lcd Co Ltd | Polycrystalline thin film transistor for LCD device |
| JP2005311327A (ja) * | 2004-03-25 | 2005-11-04 | Semiconductor Energy Lab Co Ltd | レーザ照射装置および当該レーザ照射装置を用いた半導体装置の作製方法 |
| US6989300B1 (en) * | 1999-07-13 | 2006-01-24 | Nec Corporation | Method for forming semiconductor films at desired positions on a substrate |
-
1991
- 1991-07-15 JP JP19995291A patent/JPH0521343A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133583A (en) * | 1994-03-11 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for producing the same |
| US6700133B1 (en) | 1994-03-11 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US6989300B1 (en) * | 1999-07-13 | 2006-01-24 | Nec Corporation | Method for forming semiconductor films at desired positions on a substrate |
| WO2002009192A1 (en) * | 2000-07-24 | 2002-01-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, liquid crystal display device, el display device, semiconductor film producing method, and semiconductor device producing method |
| JP2002203861A (ja) * | 2000-07-24 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置、液晶表示装置、ｅｌ表示装置、半導体薄膜の製造方法および半導体装置の製造方法 |
| US6906346B2 (en) | 2000-07-24 | 2005-06-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, liquid crystal display device, EL display device, method for fabricating semiconductor thin film, and method for manufacturing the semiconductor device |
| GB2403595A (en) * | 2003-06-25 | 2005-01-05 | Lg Philips Lcd Co Ltd | Polycrystalline thin film transistor for LCD device |
| GB2403595B (en) * | 2003-06-25 | 2005-10-05 | Lg Philips Lcd Co Ltd | Liquid crystal display device having polycrystalline silicon thin film transistor and method of fabricating the same |
| US7443457B2 (en) | 2003-06-25 | 2008-10-28 | Lg Display Co., Ltd. | Liquid crystal display device having polycrystalline silicon thin film transistor and method of fabricating the same |
| JP2005311327A (ja) * | 2004-03-25 | 2005-11-04 | Semiconductor Energy Lab Co Ltd | レーザ照射装置および当該レーザ照射装置を用いた半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0047140B1 (en) | Method of converting areas of semiconductor material into single crystal areas | |
| JP4211967B2 (ja) | マスクを利用したシリコンの結晶化方法 | |
| US4751193A (en) | Method of making SOI recrystallized layers by short spatially uniform light pulses | |
| US6504175B1 (en) | Hybrid polycrystalline and amorphous silicon structures on a shared substrate | |
| US5683935A (en) | Method of growing semiconductor crystal | |
| JP3213338B2 (ja) | 薄膜半導体装置の製法 | |
| JPS6281709A (ja) | 半導体装置の製造方法 | |
| JP2000068520A (ja) | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 | |
| US20040134417A1 (en) | Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same | |
| JP2002261015A (ja) | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 | |
| EP0860022B1 (en) | Electronic device manufacture | |
| JPH0521343A (ja) | 薄膜トランジスタおよびその製法 | |
| JP2003031497A5 (ja) | ||
| JP2603418B2 (ja) | 多結晶半導体薄膜の製造方法 | |
| JPS62132311A (ja) | 導電体膜の再結晶化方法 | |
| JP2009130231A (ja) | 結晶シリコンアレイ、および薄膜トランジスタの製造方法 | |
| EP0575965B1 (en) | Method of forming semiconductor crystal and semiconductor device | |
| JPH06252398A (ja) | 薄膜集積回路およびその製造方法 | |
| JP3221251B2 (ja) | 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法 | |
| JP4501173B2 (ja) | 半導体膜の製造方法および半導体素子の製造方法 | |
| JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
| JP2817613B2 (ja) | 結晶シリコン膜の形成方法 | |
| JPH0521344A (ja) | 薄膜トランジスタおよびその製法 | |
| EP0955674B1 (en) | Fabrication of hybrid polycrystalline and amorphous silicon structures | |
| JPH0282519A (ja) | 固相エピタキシャル成長方法 |