JPS62179112A - Soi構造形成方法 - Google Patents

Soi構造形成方法

Info

Publication number
JPS62179112A
JPS62179112A JP2067486A JP2067486A JPS62179112A JP S62179112 A JPS62179112 A JP S62179112A JP 2067486 A JP2067486 A JP 2067486A JP 2067486 A JP2067486 A JP 2067486A JP S62179112 A JPS62179112 A JP S62179112A
Authority
JP
Japan
Prior art keywords
region
laser beam
film
silicon nitride
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2067486A
Other languages
English (en)
Inventor
Kenichi Koyama
健一 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2067486A priority Critical patent/JPS62179112A/ja
Publication of JPS62179112A publication Critical patent/JPS62179112A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、 SOI (セミコンダクタ・オン・インシ
ュレーターSem1conductor on 1ns
ulator)基板を、レーザビームアニールすること
によって絶縁膜上に単結晶Si#t−形成する方法に関
する。
〔従来の技術〕
従来、SOI構造を形成する際には、下地半導体基板と
してシリコン基板、絶縁膜としてシリコン酸化膜、半導
体膜としてポリシリコン族を用い、ポリシリコン膜をレ
ーザアニールすることにより、溶融、再結晶化させてい
た。しかしながら、レーザ発振管から出射されるレーザ
ビームの空間パワー分布はガウス分布であるので、ポリ
シリコン膜の溶融領域の端部の温度は、その領域内側よ
りも低温となる。このため、再結晶化は前記溶融領域の
端部から始まり、内側へと進む、この時、前記溶融領域
の外側はポリシリコン膜であるため、舟結晶化領域は多
結晶となり、浴融した領域を率釉晶化する事は出来ない
(を子通信学会技術研究報告CPM83−13)。
この問題を解決するために従来より次の方法が用いられ
ている。まず、第2図(α)の様にシリコン基板1上に
シリコン酸化膜2が形成し、さらにその上に形成したポ
リシリコン膜3上にシリコン窒化Jli4’を形成し、
ポリシリコン膜3中で単結晶化したい領域の上に位置す
るシリコン窒化膜4をストライプ状にエツチングにより
除去する。この際、シリコン窒化pA4の膜厚は、レー
ザ光に対する反躬防止族となる膜厚とする。次にシリコ
ン窒化膜4のストライプパターンにそってレーザ走査1
3シ、レーザアニールを行う、この方法によれは、再結
晶化すべきポリシリコン族3に入射されるレーザのパワ
ー分布を、ポリシリコン換3中の単結晶を形成したい領
域6の端部の方が、その内側よりも大きい分布に整形す
る事が出きる。つまり、ポリシリコン膜3中の温度分布
は第2図(b)のように、SOI単結晶を形成したい領
域601点で最も低く、その外側の領域5で高い分布に
なる。この結果、SOI単結晶を形成したい領域6では
、その領域6の内側の1点から外側へと再結晶化が進み
、領域6は単結晶領域となる。
この方法においては、SOI単結晶を形成したい個々の
領域6において、独立して再結晶化が始まり、シリコン
窒化膜4の下に位#L″fるポリシリコン膜の領域5内
には、アニール後に結晶粒界が生じる。このため個々の
領域6は面方位の異なった帯状のSOI単結晶となる(
ジエー・ピー・コ17−ンジ他(J、P、CoCo11
n、 etal、)アプライド・フィジックス・レター
ズ(Appl、 Ph)’s、 Lett)、41 (
1982)、346)−〔発明が解決しようとする問題
点〕 更に、この方法において、帯状の単結晶が形成されるが
、その帯の幅は、十数μmと狭い、帝の幅を広くするた
めには、第3図(−のようにシリコン窒化膜4のストラ
イプパターンのピッチを広げなければならない、この時
にはポリシリコン膜3内の温度分布は!3図(b)のよ
うに、SOI単結晶を形成したい領域6内の温度が最も
低い部分に温度勾配が非常に小さく平坦に近い。このた
め、この領域6内の多数の位置から再結晶化が始″!1
す、領域6には多数の結晶粒界が存在する。
〔問題点を解決するための手段〕
本発明は少なくとも表面に絶縁膜が形成された基板上に
、多結晶または非晶質の半導体膜を形成し、その上に、
絶縁膜からなる第一の帯状バター/の群を形成し、次に
絶縁膜からなり、前記第一の帯状パターンよりも幅が広
い第二の帯状パターンで前記第一の帯状パターン全てを
覆い、かつ各パターンの膜厚は前記第一及び第二の帯状
パターンの両方で覆われた部分のレーザ光反射率R1、
前記第二の帯状パターンのみで覆われた部分のレーザ光
反射率R2、および前記第一、WJ二の帯状パターンど
ちらにも覆われていない部分のレーザ光反射率R1の関
係が、R,<鳥く鳥となるように設定し、次に前記第一
の帯状パターンを2本以上同時に照射できるビーム#j
1をもったレーザビームを照射して、前Δピ2本の第一
の帯状パターンの間に位置する前記半導体膜を単結晶化
することを特徴とするSOI構造形成方法である。
〔実施例〕
以下5本発明について実施例を用いて説明する。
本実施例においては、半導体膜としてポリシリコン膜、
絶縁層を備えた基板としてシリコン基板上にシリコン酸
化at形成した基板、反射防止用の絶縁膜としてシリコ
ン窒化膜、レーザビームとしてアルゴンガスレーザを用
いている。
第1図(α)は、レーザアニールを施す試料の斜視図で
ある。まず第1図(α)に示す様に、シリコン基板1上
にシリコン酸化膜2を厚さ1μm形成した後、この上に
ポリシリコン膜3を厚さ0.5μm形成する。
この上にシリコン窒化膜7を厚さ200人形成する。
つぎに、5μmの幅を持つ帯状の領域を20μmピッチ
で残して、シリコン窒化膜7をパターンニングする。そ
の後、シリコン窒化膜8を厚さ400大形成し、10μ
mの幅を佇つ帯状の領域全20μmピッチで残して、シ
リコン窒化膜8をパターンニングする。この時、シリコ
ン窒化膜8の帯状パターンはシリコン窒化膜7の帯状パ
ターンを覆いかく丁ように配置する。これによりポリシ
リコン膜3は、七の表面に、シリコン窒化膜が600λ
形成された帯状の領域9と、シリコン窒化膜が400A
形成された帯状の領域10と、シリコン窒化膜が形成さ
れていない領域11に区分される。
この時、基板表面において、シリコン窒化膜厚が600
人の時、400にの時、O^の時のにガスレーザビーム
に対する各反射率はそれぞれ0.05.0.19゜0.
40となるので、ポリシリコン膜3内に入射されるレー
ザビームのパワーは、領域9〉領域10〉領域11の関
係になる。
その後50μmのビーム幅f、持つにガスレーザビーム
を用いてレーザビーム走査方向13に沿って領域11を
中心にしてレーザビームを走査し、少なくとも領域9.
10,11.10.9のポリシリコン膜3を溶融、アニ
ールする。ポリシリコンgAa内の温度分布を第1図(
b)に示す。領域9.10.11におけるポリシリコン
膜3内の温度をそれぞれ、T、 、 T、。、T1.と
すると、%領域に入射されるレーザビームのパワーの大
小関係より、ポリシリコン膜3内の温度の関係は、To
 > TI(+ > Tllになる。従来の例では第3
図(b)に示す様にポリシリコン膜3内の領域6におい
て、温度分布が平坦になり、その領域内の多数の位置か
ら結晶成長が始まるのに比べ、本発明においては、ポリ
シリコン膜3内の温度分布は第1図(b)に示す様に、
温度分布が領域11の中央から徐々に高くなり領域9に
おいてピークを持つ分布となる。
このため、結晶成長はまず領域11の内側の1点から外
側へ同かつて進み、ポリシリコン膜3中の領域11は単
結晶化される。この時、ポリシリコン膜3中の領域9,
10は溶融している6次に、ウェハ全体の温度が下がる
と、ポリシリコン膜3中の領域10の再結晶化が始まる
。この時の結晶成長は、領域11側から領域9側へと進
む、この再結晶化において、ポリシリコンpaa中の領
域11は単結晶化されているので、領域10も領域11
と同じ配向性を持った単結晶となる。さらにウェハ全体
の温度が下がると、ポリシリコン腺3中の領域9の再結
晶化が進む、すなわち、ポリシリコア[3中の温度分布
には、平坦な部分がないので、ポリシリコン膜3中では
再結晶化が領域11から領域9へと順々に進む、その結
果、領域11を中心とした領域10、領域11、領域1
0がシリコン単結晶となるので、従来よりモ幅の太いス
トライプ状のシリコン単結晶を絶縁膜上に形成できる。
本実施例においては、少なくとも表面に絶縁層を備えた
基板として、シリコン基板上にシリコン酸化Jll形成
した基板を、レーザビームとしてアルゴンガスレーザを
、反射防止膜としてシリコン窒化膜を用いたが、他の絶
縁j―を表面に備えた基板あるいは絶縁体基板、他のレ
ーザビーム、他の反射防止用絶縁族を用いてもよい。
〔発明の効果〕
以上のように本発明によれば、単結晶化領域をレーザビ
ームの走査力量に長く、しかもl!力向に太く形成でき
る効果を有するものである。
【図面の簡単な説明】
第1図(α)は本発明の一実施例における試料の斜視図
、第1図(b)は119T[I!]図及び温度分布図、
第2図(−2第3図(α)は従来法における試料の斜視
図、第2図(b)、第3図(b)は従来法における試料
の断面図と試料の温度分布図である。 図中の番号は以下のものを示す。 1はシリコン基板、2はシリコン酸化膜、3はポリシリ
コン膜、 4.7.8はシリコン窒化膜、13はレーザ
ビーム走査方向、6.10.11は一回のレーザビーム
走査で単結晶化される領域、12はポリシリコン膜3内
の温度分布。 特許出願人  日本電気株式会社 代理人 弁理士内原 孟08.。 7.8はシリコン窒化8梁 (σ9 第1図 (b) 第1図 (α) 第2図 (α) ¥3図 イぐ1 置 第3図

Claims (1)

    【特許請求の範囲】
  1. (1)少なくとも表面に絶縁膜が形成された基板上に、
    多結晶または非晶質の半導体膜を形成し、その上に、絶
    縁膜からなる第一の帯状パターンの群を形成し、次に絶
    縁膜からなり、前記第一の帯状パターンよりも幅が広い
    第二の帯状パターンで前記第一の帯状パターン全てを覆
    い、かつ各パターンの膜厚は前記第一及び第二の帯状パ
    ターンの両方で覆われた部分のレーザ光反射率R_1、
    前記第二の帯状パターンのみで覆われた部分のレーザ光
    反射率R_2、および前記第一、第二の帯状パターンど
    ちらにも覆われていない部分のレーザ光反射率R_3の
    関係が、R_1<R_2<R_3となるように設定し、
    次に前記第一の帯状パターンを2本以上同時に照射でき
    るビーム幅をもつたレーザビームを照射して、前記2本
    の第一の帯状パターンの間に位置する前記半導体膜を単
    結晶化することを特徴とするSOI構造形成方法。
JP2067486A 1986-01-31 1986-01-31 Soi構造形成方法 Pending JPS62179112A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2067486A JPS62179112A (ja) 1986-01-31 1986-01-31 Soi構造形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2067486A JPS62179112A (ja) 1986-01-31 1986-01-31 Soi構造形成方法

Publications (1)

Publication Number Publication Date
JPS62179112A true JPS62179112A (ja) 1987-08-06

Family

ID=12033742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2067486A Pending JPS62179112A (ja) 1986-01-31 1986-01-31 Soi構造形成方法

Country Status (1)

Country Link
JP (1) JPS62179112A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168645A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体薄膜装置、その製造方法及び画像表示装置
JP2007290010A (ja) * 2006-04-26 2007-11-08 Ube Machinery Corporation Ltd 押出成形装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59147424A (ja) * 1983-02-10 1984-08-23 Seiko Instr & Electronics Ltd 半導体結晶膜の形成方法
JPS60150618A (ja) * 1984-01-17 1985-08-08 Mitsubishi Electric Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59147424A (ja) * 1983-02-10 1984-08-23 Seiko Instr & Electronics Ltd 半導体結晶膜の形成方法
JPS60150618A (ja) * 1984-01-17 1985-08-08 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168645A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体薄膜装置、その製造方法及び画像表示装置
KR100918337B1 (ko) * 2001-12-03 2009-09-22 가부시키가이샤 히타치세이사쿠쇼 반도체 박막 장치, 그 제조 방법 및 화상 표시 장치
JP2007290010A (ja) * 2006-04-26 2007-11-08 Ube Machinery Corporation Ltd 押出成形装置

Similar Documents

Publication Publication Date Title
KR900000561B1 (ko) 반도체 집적회로의 제법 및 그를 이용하여 제조된 장치
Kawamura et al. Recrystallization of Si on amorphous substrates by doughnut‐shaped cw Ar laser beam
JPH0732124B2 (ja) 半導体装置の製造方法
JPS62206816A (ja) 半導体結晶層の製造方法
JPS62132311A (ja) 導電体膜の再結晶化方法
JPH027415A (ja) Soi薄膜形成方法
JPS62179112A (ja) Soi構造形成方法
US4678538A (en) Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects
JPH06140321A (ja) 半導体薄膜の結晶化方法
EP0575965B1 (en) Method of forming semiconductor crystal and semiconductor device
US4801351A (en) Method of manufacturing monocrystalline thin-film
JPS60161396A (ja) シリコン薄膜の製造方法
JPH04214615A (ja) 半導体デバイスの製造方法
JPH06140324A (ja) 半導体薄膜の結晶化方法
JPH0157491B2 (ja)
JPH024559B2 (ja)
JPS621219A (ja) Soi構造形成方法
JPS62165907A (ja) 単結晶薄膜の形成方法
JPS62272520A (ja) 半導体基板の製造方法
JPS627114A (ja) ビ−ムアニ−ル方法
JPS63169022A (ja) Soi基板の製造方法
JPH077829B2 (ja) 半導体装置およびその製法
JPH0334847B2 (ja)
JPS636828A (ja) 単結晶半導体薄膜の製造方法
JPS62250629A (ja) 半導体装置の製造方法