JPS59147424A - 半導体結晶膜の形成方法 - Google Patents
半導体結晶膜の形成方法Info
- Publication number
- JPS59147424A JPS59147424A JP58021176A JP2117683A JPS59147424A JP S59147424 A JPS59147424 A JP S59147424A JP 58021176 A JP58021176 A JP 58021176A JP 2117683 A JP2117683 A JP 2117683A JP S59147424 A JPS59147424 A JP S59147424A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- intensity
- molten
- distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、？綴物ヒの半導体結晶膜（ＳＯＩ：Ｓｅ＋ｎ
１ｃｏｎｄｕｃｔｏｒ ｏｎ 丁ｎｅｕｌａｔｏｒ
＞の形成方法に関するものである。
１ｃｏｎｄｕｃｔｏｒ ｏｎ 丁ｎｅｕｌａｔｏｒ
＞の形成方法に関するものである。
ガラス基板や酸化膜で被覆された８１基板上に単結晶ｓ
ｉ＃膜を形成する試みが盛んに行なわれている。そ′Ｉ
ｌらｌｄ：主に、前述の基板上知非晶質５ｉ（ａ−８１
，）や多結晶５１ｒｐ−ｓ”ｔ、）の薄膜を堆積し７た
後、レーザ、電子線、ランプ、ヒーター等のいわしφる
ビームアニールに裏って薄膜を急速に溶融・再結晶化す
ることによって行なわれている。
ｉ＃膜を形成する試みが盛んに行なわれている。そ′Ｉ
ｌらｌｄ：主に、前述の基板上知非晶質５ｉ（ａ−８１
，）や多結晶５１ｒｐ−ｓ”ｔ、）の薄膜を堆積し７た
後、レーザ、電子線、ランプ、ヒーター等のいわしφる
ビームアニールに裏って薄膜を急速に溶融・再結晶化す
ることによって行なわれている。
その際、結晶化しやすぐするため基板に溝を形成したり
（いわゆるグラフオエピタキシー）、窒化膜を反射防止
膜として所定の形状に設は左選択アニール法、薄膜を一
端からヒーターによって帯域溶融する方法などがとられ
ている。
（いわゆるグラフオエピタキシー）、窒化膜を反射防止
膜として所定の形状に設は左選択アニール法、薄膜を一
端からヒーターによって帯域溶融する方法などがとられ
ている。
しかしながら、これらの方法では成長核がどこに発生す
るか制御できないので、安定して結晶膜を形成するのが
困難である。’Ｆた、グラフオエピタキシーの様に各溝
に成長核が発生する場合には、各成長核が成長し相圧作
用する部分に欠陥が生じやすいこともある。以上の様に
、従来の方法では大面積の単結晶薄膜を形成するのが困
難な現状である。
るか制御できないので、安定して結晶膜を形成するのが
困難である。’Ｆた、グラフオエピタキシーの様に各溝
に成長核が発生する場合には、各成長核が成長し相圧作
用する部分に欠陥が生じやすいこともある。以上の様に
、従来の方法では大面積の単結晶薄膜を形成するのが困
難な現状である。
本発明は、従来のＳ・）Ｔ構造の形成法の問題点Ｐこ鑑
みてなこれたもので、成長核発生箇所を制御できる結晶
膜形成方法を柳供するものである。
みてなこれたもので、成長核発生箇所を制御できる結晶
膜形成方法を柳供するものである。
本発明では成ノ’ｊ核全特定領域に形成するため。
薄膜を溶融後仁の特定領域の温度が最も早く低下するも
のであり、特定領域に発生した成長核を核（・Ｃして周
辺に自力＼つてＰｉ結晶化全進め、しかして大きな面積
の単結晶膜を得ることを目的としている。本発明は特に
、ランプ、ヒーター等薄膜全面全一括照射してアニール
する方法に適用−ｙｔｔて効果が大きい、以下に本発明
について詳述する。
のであり、特定領域に発生した成長核を核（・Ｃして周
辺に自力＼つてＰｉ結晶化全進め、しかして大きな面積
の単結晶膜を得ることを目的としている。本発明は特に
、ランプ、ヒーター等薄膜全面全一括照射してアニール
する方法に適用−ｙｔｔて効果が大きい、以下に本発明
について詳述する。
第１図及び第２図は、不発明の詳細な説明するだめの図
である。ｆ、 ２ ’ｉ９： ＣＦＩ） Ｋ示した様に
ガラス基板１−ヒのａ−８ｉ（アモルフ゛アスシリフン
）薄膜２に、光、赤外線、Ｎ子線等のビーム３を照射す
ると、ａ−ｎｊ薄膜２は溶融して溶融ｓｉ＠１２となる
。このときビーム３に強度分布をもたせ、ある特定領域
０の強度金策少にし、周辺にいくに従い徐々に強度を強
くする。そのため、溶融８１層１２の面内温度分布は模
式的に第１図のＡとなり、％定領域υの温度Ｔけ最低で
、しカ）シｓ１の融点ＴＯＪ：り高い。ビーム照射後、
溶融８３．層１２の温度は時間と共に低下し、最初に特
定領域０が融点Ｔｏになり、即ち第１図の点イで再結晶
化が始１シ結晶膜（成長核）が形成き几る。その後、あ
る時間経過すると融点’ｒｏ以下の領域が横方向に拡が
９、最初の結晶膜（成長核）にエピタキシャル的に成長
し７てより大きな結晶膜２２となる（第２図１（ｂ））
。結晶膜２２と溶融ｓ１１音１２の境界は２９１図の温
度分布Ｂの点口の近傍にある。この部分の温度分布は、
Ｓｉの凝固熱の関係で勾配が小さい。さらに時間が経過
すると共に、融点’ｆｏの溶Ｆｋ４）Ｓ １層部分が周
囲に拡がり（第１図の点ハと二）結晶膜２２も横方向に
拡大する（枦２図（Ｃ））。
である。ｆ、 ２ ’ｉ９： ＣＦＩ） Ｋ示した様に
ガラス基板１−ヒのａ−８ｉ（アモルフ゛アスシリフン
）薄膜２に、光、赤外線、Ｎ子線等のビーム３を照射す
ると、ａ−ｎｊ薄膜２は溶融して溶融ｓｉ＠１２となる
。このときビーム３に強度分布をもたせ、ある特定領域
０の強度金策少にし、周辺にいくに従い徐々に強度を強
くする。そのため、溶融８１層１２の面内温度分布は模
式的に第１図のＡとなり、％定領域υの温度Ｔけ最低で
、しカ）シｓ１の融点ＴＯＪ：り高い。ビーム照射後、
溶融８３．層１２の温度は時間と共に低下し、最初に特
定領域０が融点Ｔｏになり、即ち第１図の点イで再結晶
化が始１シ結晶膜（成長核）が形成き几る。その後、あ
る時間経過すると融点’ｒｏ以下の領域が横方向に拡が
９、最初の結晶膜（成長核）にエピタキシャル的に成長
し７てより大きな結晶膜２２となる（第２図１（ｂ））
。結晶膜２２と溶融ｓ１１音１２の境界は２９１図の温
度分布Ｂの点口の近傍にある。この部分の温度分布は、
Ｓｉの凝固熱の関係で勾配が小さい。さらに時間が経過
すると共に、融点’ｆｏの溶Ｆｋ４）Ｓ １層部分が周
囲に拡がり（第１図の点ハと二）結晶膜２２も横方向に
拡大する（枦２図（Ｃ））。
結晶膜２２は、成長核が１つであるので本質的に単結晶
となシやすい。以上の様な機構で、結晶膜２２を得るに
は、加熱温度分布、冷却速度、単結晶成長可能速度等か
ら制限を受け、マクロ的に（冷却速度）／（温度勾配ン
〈単結晶成長可能速度の関係が成立する。
となシやすい。以上の様な機構で、結晶膜２２を得るに
は、加熱温度分布、冷却速度、単結晶成長可能速度等か
ら制限を受け、マクロ的に（冷却速度）／（温度勾配ン
〈単結晶成長可能速度の関係が成立する。
坪結晶成長可能速度は、Ｆ ｍ／ｓｅｅ 〜数１０ ｍ
／ｓｅｃである。いわｎ、温度勾配はビーム照射面積（
１５）と蒸発しないＪｒ￥高の溶融Ｓ１温度で制限さｎ
、る。
／ｓｅｃである。いわｎ、温度勾配はビーム照射面積（
１５）と蒸発しないＪｒ￥高の溶融Ｓ１温度で制限さｎ
、る。
例えば、ビーム照射幅を半径５ ｏｈ 、最高温度を融
点〔クラス） ＋ ５０ ’Ｃとすれば平均温度勾配は
１０ Ｃ／ ｃｎ＋となり、冷却速度は１０００℃〜ｉ
ｔ）［１０１１Ｃ／ ｓｅｃ以下のとＡの直径１０ａ＋
＋の単結晶膜が得ら）１．ることになる。薄膜の面積が
小さい程、温度勾配金大きくとノ１．るので急冷が可能
となり、基板への影響を少なくできる。逆に、大面積薄
膜の場合には、温度勾配を大きくできないので冷却速度
を制御する必要がある。
点〔クラス） ＋ ５０ ’Ｃとすれば平均温度勾配は
１０ Ｃ／ ｃｎ＋となり、冷却速度は１０００℃〜ｉ
ｔ）［１０１１Ｃ／ ｓｅｃ以下のとＡの直径１０ａ＋
＋の単結晶膜が得ら）１．ることになる。薄膜の面積が
小さい程、温度勾配金大きくとノ１．るので急冷が可能
となり、基板への影響を少なくできる。逆に、大面積薄
膜の場合には、温度勾配を大きくできないので冷却速度
を制御する必要がある。
不発明の７Ｆめに適用されるビーム源は、ａぼ中央部の
強度ケ弱くする様に設計さｆしたものが望ましい。１だ
、均一強度分布になる様設計てれたビーム源であっても
薄膜の特定開城を直接照射するビーム全遮断して１わシ
込み、プたは熱伝導に裏ってこの特定領域全加熱する方
法、フィルターによって所定の強度分布にする方法等が
適用される。
強度ケ弱くする様に設計さｆしたものが望ましい。１だ
、均一強度分布になる様設計てれたビーム源であっても
薄膜の特定開城を直接照射するビーム全遮断して１わシ
込み、プたは熱伝導に裏ってこの特定領域全加熱する方
法、フィルターによって所定の強度分布にする方法等が
適用される。
第３図は、ガラス基板１とＦｌ−Ｆｌｉ膜２の＃ｌｌ棒
体上に、所定領域０の上に最も減衰割合が大きく、周辺
に行くに従′）て徐々に減衰割合が連続的またけ段階的
に少なくなるフィルター４を設けた例である。ビーム強
度が一様分布の場合であっても、ａ−８ｉ膜２に吸収ば
れるエネルギーが所望の分布になｆｌＪＬ：よいわけで
、第４図１の例の−ａｎ ＜、８−８１膜２上に窒化膜
５の様な反射防止膜を段階的につける方法も適用される
。逆に、ビームを吸収する絶縁膜の厚みに分布をもたせ
ることも可能である。
体上に、所定領域０の上に最も減衰割合が大きく、周辺
に行くに従′）て徐々に減衰割合が連続的またけ段階的
に少なくなるフィルター４を設けた例である。ビーム強
度が一様分布の場合であっても、ａ−８ｉ膜２に吸収ば
れるエネルギーが所望の分布になｆｌＪＬ：よいわけで
、第４図１の例の−ａｎ ＜、８−８１膜２上に窒化膜
５の様な反射防止膜を段階的につける方法も適用される
。逆に、ビームを吸収する絶縁膜の厚みに分布をもたせ
ることも可能である。
他の例としては、溶融式せるブでＲ−８ｉ膜２を加熱ス
るのは一様強変分布のビームアニールに１−ても、基板
１全予め温度分布をもたせて加熱する方法も適用できる
。
るのは一様強変分布のビームアニールに１−ても、基板
１全予め温度分布をもたせて加熱する方法も適用できる
。
さらに、基板が融点以上の高温に耐えられるものであれ
ば、例えば直接的にヒーターで基板を加熱し、かつ所定
の温度分布をもたせて溶段、再結晶化も可能である。
ば、例えば直接的にヒーターで基板を加熱し、かつ所定
の温度分布をもたせて溶段、再結晶化も可能である。
以上σ）様に、本発明ではＳＯ工 構造を形成するにあ
たり、ａ −Ｓ ｉ ”Ａ’Ｊ膜を溶融後、成長核形成
が特定領域で行なわれる様に面熱温度分布を選ぶので、
原理的に弔結晶膜が容易に大面積で得られる利点をもつ
。半惇体薄膜はａ’−８ｉに限らず多結晶Ｓｉ膜、をら
にＳｉに限らすＧａＡｓ、ＧａＰ等の１１−ｖ化合物半
導体、＋Ｉ−Ｖｌ半導体等他の材料にも適用される。ブ
た、基板＋ｄガラス、石英、セラミックス、酸化アルミ
ニウム等の絶縁材料、酸化膜などで絶縁膜で豊われだ８
１基板やＳｕｑ 基板等が使える。ブた。ｒニールは
、ランプ、ヒーター（赤外ＷＮ）、パルス電子報やノ・
ルスレーザ等のビームア、ニールが主に適用され、副加
熱として上記のビームの他処ヒーター等による基板加熱
が応用できる。
たり、ａ −Ｓ ｉ ”Ａ’Ｊ膜を溶融後、成長核形成
が特定領域で行なわれる様に面熱温度分布を選ぶので、
原理的に弔結晶膜が容易に大面積で得られる利点をもつ
。半惇体薄膜はａ’−８ｉに限らず多結晶Ｓｉ膜、をら
にＳｉに限らすＧａＡｓ、ＧａＰ等の１１−ｖ化合物半
導体、＋Ｉ−Ｖｌ半導体等他の材料にも適用される。ブ
た、基板＋ｄガラス、石英、セラミックス、酸化アルミ
ニウム等の絶縁材料、酸化膜などで絶縁膜で豊われだ８
１基板やＳｕｑ 基板等が使える。ブた。ｒニールは
、ランプ、ヒーター（赤外ＷＮ）、パルス電子報やノ・
ルスレーザ等のビームア、ニールが主に適用され、副加
熱として上記のビームの他処ヒーター等による基板加熱
が応用できる。
本発明は、再緒晶を特定領域に起こさせるものなので、
爆らに特定領域のみ１速に冷却する方法（例えばヒート
シンク）を併用すれば効果は大きい。
爆らに特定領域のみ１速に冷却する方法（例えばヒート
シンク）を併用すれば効果は大きい。
ＳＯ工構造は、半導体装置の高速化、高密度化に多大な
貢献をするので、不発明は工業的に非常に有効である。
貢献をするので、不発明は工業的に非常に有効である。
第１図及び第２図（ａ）〜Ｃｃ）は、不発明による結晶
膜形成方法の原理を説明するだめの図、第３図及び第４
図シす本発明の詳細な説明するための図である。 １・・・・・・ガラス基板、 ？・・−・・Ｒ’−
Ｅ ｊ 膜、３・・・・・・照射ビ・−ム、 ５
−・・・・・Ｐ縁膜、６・・・・・・フィルｉ −、ｌ
・・・・・・特？領域、１２・・・溶融Ｓ１層、 ２
２・・・結晶膜。 以上 出願人 株式会社 第二稈；工舎 代理人 弁理士 最 １゛二 住′第１１ 第２図（０） 一−−− ／ ン／１ １′！Ｔ２図（Ｃ） 一−−−’−”−”−／ 第３図 第４図 ／゛
膜形成方法の原理を説明するだめの図、第３図及び第４
図シす本発明の詳細な説明するための図である。 １・・・・・・ガラス基板、 ？・・−・・Ｒ’−
Ｅ ｊ 膜、３・・・・・・照射ビ・−ム、 ５
−・・・・・Ｐ縁膜、６・・・・・・フィルｉ −、ｌ
・・・・・・特？領域、１２・・・溶融Ｓ１層、 ２
２・・・結晶膜。 以上 出願人 株式会社 第二稈；工舎 代理人 弁理士 最 １゛二 住′第１１ 第２図（０） 一−−− ／ ン／１ １′！Ｔ２図（Ｃ） 一−−−’−”−”−／ 第３図 第４図 ／゛
Claims (3)
- （１）絶縁物質上の半導体薄膜を溶融後再結晶化しして
結晶化薄膜を得る方法において、前記薄膜を溶融するだ
めの照射ビームの強度の薄膜平面内分布に少なくとも周
辺に比して最少強度となる特定領域を設は前記ビーム照
射後この特定領域から再結晶化を開始することを特徴と
する半導体結晶膜の形成方法。 - （２） 前記ビームが前記薄膜全面に照射されかつ前
記ビームを一部遮へいもしくは弱める手段によって前記
特定領域を設けることを特徴とする特許請求の範囲第１
項記載の半導体結晶膜の形成方法。 - （３） 前記ビームを一部遮へいもしくは弱める手段
が前記薄膜−ヒに設けられた絶縁膜によってなされるこ
と′ｆｒ：特徴とする特許請求のＳ卯第２項記載の半導
体結晶膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58021176A JPS59147424A (ja) | 1983-02-10 | 1983-02-10 | 半導体結晶膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58021176A JPS59147424A (ja) | 1983-02-10 | 1983-02-10 | 半導体結晶膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59147424A true JPS59147424A (ja) | 1984-08-23 |
Family
ID=12047618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58021176A Pending JPS59147424A (ja) | 1983-02-10 | 1983-02-10 | 半導体結晶膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59147424A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179112A (ja) * | 1986-01-31 | 1987-08-06 | Nec Corp | Ｓｏｉ構造形成方法 |
| JPS62190717A (ja) * | 1986-02-18 | 1987-08-20 | Agency Of Ind Science & Technol | 半導体薄膜形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5814524A (ja) * | 1981-07-17 | 1983-01-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS5821319A (ja) * | 1981-07-30 | 1983-02-08 | Fujitsu Ltd | レ−ザアニ−ル方法 |
-
1983
- 1983-02-10 JP JP58021176A patent/JPS59147424A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5814524A (ja) * | 1981-07-17 | 1983-01-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS5821319A (ja) * | 1981-07-30 | 1983-02-08 | Fujitsu Ltd | レ−ザアニ−ル方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179112A (ja) * | 1986-01-31 | 1987-08-06 | Nec Corp | Ｓｏｉ構造形成方法 |
| JPS62190717A (ja) * | 1986-02-18 | 1987-08-20 | Agency Of Ind Science & Technol | 半導体薄膜形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4543133A (en) | Process for producing single crystalline semiconductor island on insulator | |
| JP2002524874A (ja) | 薄い半導体膜の二重パルスレーザー結晶化 | |
| JPS59147424A (ja) | 半導体結晶膜の形成方法 | |
| JPS61260621A (ja) | 非晶質シリコンもしくは多結晶シリコンの再処理方法 | |
| JPH02112227A (ja) | 半導体結晶層の製造方法 | |
| JPS59147425A (ja) | 半導体結晶膜の形成方法 | |
| JPS61251115A (ja) | 絶縁膜上の半導体単結晶成長方法 | |
| JPH0355975B2 (ja) | ||
| JP2929660B2 (ja) | 半導体装置の製造方法 | |
| JP2993107B2 (ja) | 半導体薄膜の製造方法 | |
| JPH0442358B2 (ja) | ||
| JP2740281B2 (ja) | 結晶性シリコンの製造方法 | |
| JPS60191090A (ja) | 半導体装置の製造方法 | |
| JPH0354819A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS63142810A (ja) | 半導体装置の製造方法 | |
| JPH03280418A (ja) | 半導体膜の製造方法 | |
| JPS5978999A (ja) | 半導体単結晶膜の製造方法 | |
| JPH027414A (ja) | Ｓｏｉ薄膜形成方法 | |
| JPH03286520A (ja) | 結晶性半導体薄膜の製造方法 | |
| Yoon et al. | Excimer-Laser Crystallization of Si Films Via Bi-Directional Irradiation of Dual-Layer Films on Transparent Substrates | |
| JPH0449250B2 (ja) | ||
| JPS5919312A (ja) | 半導体装置の製造方法 | |
| JP2004119902A (ja) | 結晶性半導体膜およびその形成方法、並びに半導体装置およびその製造方法 | |
| JPS6221789A (ja) | 再結晶化法 | |
| JPS59119717A (ja) | 単結晶半導体薄膜の製造方法 |