JPH02112227A - 半導体結晶層の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体結晶層の製造方法に関し、さらに詳し
くは、Ｓ　ＯＩ　　（Ｓｅｍｌｃｏｎｄｕｃｔｏｒ　ｏ
ｎＩｎｓｕｌａｔｏｒ）技術と呼ばれるものの中で絶縁
体層上に固相エビタキンヤル成長により単結晶半導体層
を形成する半導体結晶層の製造方法に関するものである
。なお、上記のＳＯＩは現在では狭義に使われる場合は
５ｉｌｉｃｏｎ　ｏｎ　Ｉｎ５ｕｌａｔｏｒ　　の頭文
字で命名されている。

［従来の技術］ 半導体集積回路の高性能化を目指して現在多くの研究が
進められているが、素材の面からは化合物半導体や絶縁
体膜上半導体層すなわ５ｏｌ（Ｓｉｌｉｃｏｎ　ｏｎ　
１ｎｓｕｌａ１ｏｒ）などが研究されている。

特に、後者（Ｓｏｌ）では、現在のシリコンテクノロジ
ーにおける集積回路製造プロセスを殆どそのまま活用で
きること、更に素子分離が容品であること、寄生容量が
少ないことなどがら、高集積で高速の集積回路を実現す
ることができる。また、Ｓｏｌは３次元集積回路の制作
には欠くことのできない構造であり、次世代集積回路の
有力な候補と考えられている。しかも、固相エピタキシ
ャル成長によるＳｏｌはシリコンをその融点以上に加熱
する必要がないので、製造温度が低く、且つ省エネルギ
ー的であり、高温プロセスをできるだけ避けたい３次元
集積回路の製作や大面積液晶デイスプレィの駆動回路の
実現のためには不可欠のものである。

以上のほか、ＳＯＩは上記のような素子分離の容易さな
どを利用して、高耐圧デバイスや耐放射線デバイスへの
応用か期待されている。また８０１の半導体層か大面積
で達成されれば、液晶テレビなどの表示デバイス用アク
ティブマトリックスの形成やファクシミリライセンサ信
号処理装置などに好適な素材とされている。したがって
、近年とくに固相エピタキシャル成長によるＳｏｌの研
究の成果か強く期待されている。

固相エピタキシャル成長（以下ＳＰＥ成長と略す、５ｏ
ｌｉｄ　Ｐｂａｓｅ　Ｅｐｉｔａｘｌａｌ　Ｇｒｏｗの
頭文字をとった略称）は、絶縁体層（Ｓ　ｉ　０２膜）
上の例えば非晶質シリコン（以下ａ−８ｉと略す）を単
結晶化する場合においてＳｔの融点（１，４１，５°Ｃ
）よりはるかに低い温度（８００°Ｃ以下）で結晶成長
が実施できるし、これを利用して大面積の単結晶シリコ
ン（以下ｃ−８ｉと略す）膜が成長できる可能性をもつ
という利点がある。しかし、その反面よく行われている
レーザビームや電子ビーム照射によるシーディング溶融
再結晶化法に比べて成長速度がおそく、その上単結晶（
ｃ−８ｉ）の品質が多少劣るという欠点も指摘されて、
この欠点の改善が開発上の決め手となっている。

ＳＰＥ成長法によって大面積のｃ−８ｉを１１Ｉようと
する場合、妨げになるのは多結晶化である。

すなわち、シリコン酸化膜（Ｓ　ｉＯ２）などの絶縁体
層の上にａ−８ｔの薄膜を形成し、このａＳｔを加熱し
てアニールすると、ａ−ｓｉｔ：ｌＪ接している単結晶
の種付は部から次第にｃ−８ｌ相がＳＰＥ成長して行く
が、一方でａ−８Ｌ中には微細な結晶核が発生し、この
結晶核が成長して行く。そして、この結晶核の結晶方位
はランダムであるために多結晶となり、このランダムな
核生成が原因となって大きな横方向ＳＰＥ成長距離を得
ることができなかった。

すなわち、従来の均一加熱を行う単純な炉アニール法に
よるＳＰＥ成長法では横方向ＳＰＥ成長距離は１００μ
ｍを越える例はなく、このことは本発明者らの予備実験
の結果とも一致した結論であり、お世辞にも大面積化が
可能であるとはいえない状況である。高品質で、かつ飛
躍的な大面積のｃ−８Ｌ薄膜を絶縁体層上に形成するた
めのＳＰＥ成長法の技術的開発が要望される所以である
。

そこで、本発明者達は、Ｓｏｌ技術によって高品質で大
面積のｃ−３ｔ薄膜を得るために、ａ　−３ｉの結晶化
過程に関する基礎研究を続けてきた。

その結果、上記のようなランダムな核生成はａＳｉが加
熱されると即時に起こるのではなく、核を中心として結
晶化が起こるまでにはインダクションタイム（潜伏時間
）とでも言うような時間的遅れが存在するという知見を
得た。そして、この知見から上記インダクションタイム
に着目して手懸りを得て、上記のようなランダムな核成
長による多結晶化を抑えるアニール法によって大面積の
単結晶半導体層をＳＰＥ成長させる方法を開発した。

この研究の結果にもとづいて、本出願人の１部はさきに
特願昭６３−８６８４８号として「半導体結晶層の製造
方法」に関する発明（以下これを先の発明という）の特
許出願を行った。この先の発明の概要をその特許願の明
細書から抜草して以下記述する。

すなわち、先の発明の半導体結晶層の製造方法は、絶縁
体層の上に非晶質半導体層を形成し、この非晶質半導体
層を急峻な立ち上がり温度勾配を有する温度条件下でア
ニールし且つこのアニール領域を相対的に移動させるこ
とにより、絶縁体層の上に単結晶半導体層をＳＰＥ成長
させることを特徴としている。

上記の急峻な温度勾配をにとすると、には次式を満足す
るような温度条件を設定してアニールを行うものである
。

ここに、Ｔ１は初期温度、Ｔｏｐは固相エピタキシャル
設定温度、Ｅ　はインダクションタイムの活性化エネル
ギー、ｋはボルツマン定数、Ｔは温度、■は非晶質半導
体層の移動速度、τ　は定数であって無限大温度におけ
る結晶核発生までのインダクションタイムである。

また、絶縁体層上または非晶質半導体層上の一部にシー
ディング用の金属層を設け、互いに隣接する金属層と非
晶質半導体層との間で形成される共晶領域から短結晶半
導体層をＳＰＥ成長させるようにするものである。

以上が先の発明の概要であるが、ここで以下により具体
的に敷街して説明する。このアニール法はラテラルアニ
ール法と呼ばれるもので、前述のインダクションタイム
（１ｄとして先の発明で使用したもの）と結晶成長速度
とのかねあいを利用してａ−３ｉを横方向に単結晶化さ
せる改良形のＳＰＥ成長法すなわちＬＳＰＥ成長法であ
る。

第７図（ａ）、（ｂ）はラテラルアニールの原理を示す
模式説明図である。図において、説明をしやすくするた
めに、Ｓｏｌ用材用材料金３式図を示す第７図（ｂ）の
上部にＳｏｌ用材用材料金３方向の距離に対応する温度
分布曲線を第７図（ａ）として図示している。

第７図（ｂ）において、Ｓｏｌ用材用材料金３英ガラス
基板１上にａ−８ｉ膜２を形成し、石英ガラス基板１の
右端にＡｕ（金）を蒸着して形成されたＡｕ−８ｉ共晶
層４ａを形成して作成したちのを用いている。Ｓｏｌ用
材用材料金３の支持を兼ねた冷却用ステージとして用い
られている銅ブロック製の冷却ステージ６に設置された
場合、冷却ステージ６は温度Ｔ、の初期態度であるとす
る。

この場合、冷却ステージ６の端の近傍でＳＯＩ用材用材
料金３度が実効的にＴ１の位置からしの距離の所をＳＰ
Ｅ成長の設定温度Ｔ　（第７図（ｂ）ｅｐ 参照）に保つため、なんらかの方法で線状（又は点状）
に加熱する。実際には図示しない線状ランプなどから集
光された加熱光線２４で、加熱線部３７を照射し温度Ｔ
２に加熱する。この状態ではＳＯ用材料１３は第７図（
ａ）に示した曲線のようにある程度急峻な温度勾配をも
つと考えることがてきる。

このような系において、結晶成長端３８が設定温度Ｔ　
にあり、それ以後もこの状態を保つためにｅｐ はＳｏｌ用材用材料金３定温度Ｔ　での結晶成長速ｐ 度Ｖ　　　ｍＶで動かせばよいことになる。すなわｓｐ
ｅ ち、設定温度Ｔ　でのＳＰＥ速度がＶ　　であれｅｐ　
　　　　　　　　　　　　　　　　　　　　ｓｐｅばＳ
ＯＩ用材用材料金３度Ｖで右方に移動させると、Ｓｏｌ
用材用材料金３る点が、初期温度Ｔｉから設定温度Ｔ　
に達するまでの時間はｔ−Ｌ／Ｖであｅｐ る。この時間を内にａ−３Ｌ膜２がランダムな核生成を
起さなければ、多結晶化に妨げられることなく　ＳＰＥ
成長によってａ−８ｉ膜２を単結晶化してｃ−Ｓｉ膜３
を形成できることになる。すなわち、Ｓｏｌ用材用材料
金３度勾配中を通過する際の実効的なインダクションタ
イムがｔ−Ｌ／Ｖより小さいことが必要であり、この条
件を表現したのが（１）式である。以上がラテラルアニ
ールの原理である。

つまりこの原理は、電気炉アニールなどの均一加熱によ
ってａ−３ｉを単純にアニールするとランダムな核生成
によって微結晶化してしまうので、試料に温度勾配を与
えて核生成を防ぎ、ＳＰＥ成長させてしまおうというも
のである。

先の発明では、このラテラルアニールの原理にもとづい
て実際にラテラルアニール炉を開発し、このラテラルア
ニール装置を用いて、絶縁体層上のａ−３ｉを横方向Ｓ
ＰＥ成長させる方法により比較的大面積のｃ−８ｉ層を
形成することができている。

［発明が解決しようとする課題］ 上記の先の発明に示されているこれまでのＳＰＥ成長に
よる半導体結晶層の製造方法においては、絶縁体層上に
形成された半導体結晶層は横方向のＳＰＥ成長距離は約
２關であり、この大きさは従来の均一アニール法による
４４〜１００μｍという値に比べれば約２桁大きな値で
あり、画期的な技術向上を示すものであった。しかし約
２１１１ｍという値はＳＰＥ成長によるＳｏｌ構造をデ
バイスに実用化するには程遠いものであり、より一層の
大面積化が要望されている。しかし、先の出願に示され
ているように、ラテラルアニール炉の温度制御などの改
良により（至）のオーダまで伸ばし得ると予想されてい
たが、その後の研究の結果でも、この方法のままでは最
良の場合においても約４順程度の結晶層（この層が黄色
の透明領域として観察されている）が得られているにす
ぎない。また、このサイズの結晶層が得られる場合でも
その再現性に乏しいという問題があった。したがって、
今後はとくにこの再現性の問題を解消することが、単結
晶又は大粒界系の結晶膜を有するｃ−８ｉのＳＰＥ成長
につながる課題となっている。

この発明は上記の問題点を解消するためになされたもの
で、先の発明による製造方法に改良を加え大面積の単結
晶半導体層を再現性よくかつ安定した状態でＳＰＥ成長
させることのできる半導体結晶層の製造方法を提供する
ことを目的とするものである。

［課題を解決するための手段］ この発明に係る半導体結晶層の製造方法は、絶縁体層上
に非晶質半導体層を形成し、この非晶質半導体層上の一
部にシーディング用の金属層を設けてこの金属層との共
晶領域を形成し、あるいはシーディング用に単結晶半導
体との接触部を設け、この上に不透明体からなる吸熱膜
を形成した絶縁体層上の非晶質半導体層を急峻な立ち上
り温度勾配を有する温度条件でアニールし、かっこのア
ニール領域を相対的に所定の速度で一方向に移動させる
ことにより、この共晶領域あるいは接触部の半導体結晶
を種として単結晶２１′導体層を横方向にＳＰＥ成長さ
せるものである。この場合、上記の急峻な温度勾配はＳ
ＰＥ成長方向（横方向）に対して直角方向に形成される
線状又は点状の幅の狭い加熱手段によるアニール領域と
非晶質半導体の冷却領域との間の領域に形成される。

［作用コ この発明においては、急峻な立ち上がり温度勾配を有す
る温度条件下で非晶質半導体層を移動させてアニールし
、単結晶半導体層をＳＰＥ成長させているので、非晶質
半導体層のある点がＳＰＥ成長設定温度に達するまでラ
ンダムな核生成が起きないように設定することかできる
。すなわち、急峻な立ち上がり温度勾配を有する温度条
件下で非晶質半導体層を移動させてアニールすることに
より、ランダムな核生成のための実効的なインダクショ
ンタイムよりも短い時間内に低温の初期温度からエピタ
キシャル設定温度まで一気に温度を上昇させることがで
き、このため非晶質半導体層にランダムな核生成が生じ
る前に、既に結晶化している領域からＳＰＥ成長によっ
て最も結晶化速度の速い結晶面が非晶質半導体層中に侵
入してくるので、多結晶層の生成を抑制して単結晶半導
体層を成長させることができるのである。

ここで、急峻な立ち」ニリ温度勾配には、温度変化を線
形近似した場合には、次式 （ここに、Ｌは初期温度Ｔ、から固相エピタキシャル設
定温度Ｔ　まで変化している領域ｐ の端から端までの距離である。） で表されるものであり、これをＳＯＩ用材料の移動速度
Ｖとの関係で前記の（１）式を満足するように設定する
ことにより、温度勾配中を通過する非晶質半導体層の実
効的なインダクションタイムよりも短い時間内で固相エ
ピタキシャル設定温度に到達させることができる。した
がって、（１）式により必要な立ち上がり温度勾配の下
限を定量化することができる。

以上はこの発明の基本をなすものであり、先の発明にお
いても記載された通りである。これに加えてこの発明に
おいては、絶縁体膜上に単結晶化しようとする非晶質半
導体膜の上に不透明物体からなる吸熱膜をコーティング
したものをＳｏｌ用材料として用いているので、上記の
アニールにおいて加熱効率を向上させるのに役立つもの
である。

すなわち、吸熱膜コーティングのない場合は一旦非晶質
半導体膜が結晶化されるとこの部分は前記のように透明
膜となり、加熱光線がほとんど透過してしまう。このた
め膜は、加熱されにくくなり実際には所期の温度に達し
なくなり設定温度Ｔ８゜を得るためには不必要な加熱を
行っているという不都合が生じると考えられる。また、
このような状態においてはＳＰＥ成長のプロセスは経時
的にも放熱・吸熱が非平衡なものとなるため安定したＳ
ＰＥ成長が実行されにくくなると考えられる。

したがって、この吸熱膜の存在は、上記のようなトラブ
ルを解消して、加熱効率を向上させるばかりでなく、Ｓ
ＰＥ成長時におけ温度分布の安定化に寄与するものであ
る。このことは製造条件上の重要な因子となる。

このほか、同一材料の単結晶半導体との接触部を設ける
ことや絶縁体層の上にシーディング用の金属層を形成す
ることによって、種付は部となる共晶領域を形成して安
定したＳＰＥ成長を実現できる。

［実施例］ 以下、この発明の一実施例を添付図に基づき、Ｓｏｌ用
材料の作製、ラテラルアニール炉の構成及び製造手順と
結果について順次説明する。

１）Ｓｏｌ用祠料材料製 第１図はこの発明による半導体結晶層を形成しようとす
るＳＯＩ用月料の一実施例を示す模式断面図である。図
において、１３はＳｏｌ用材料を示し、まず、石英ガラ
ス基板１（絶縁体層）の表面にプラズマＣＶＤ法によっ
てａ−３ｔ膜２（非晶質半導体層）を形成する。つまり
、ａ−３ｉ膜２はＳＰＥ成長によって結晶化されｃ−８
ｔ膜を形成する材料層として形成されたものである。

さらに、ａ−８Ｌ層２の一端にシーディング用の薄い金
（Ａｕ）１４（金属層）が蒸むにより設けられる。すな
わち、ａ−８ｉ膜２と隣接して金属４を形成したもので
あり、この金膜４の形成により３７７℃という低い温度
でａ−８ｉとの隣接領域に５Ｌ−Ａｕ共晶領域を形成す
ることができるものであり、Ｓｉの種結晶の存在を確実
にすることができる。なお、この金層４の金属月料とし
ては金（Ａｕ）に限らず、例えばアルミニウム（Ａρ）
を用いてもよい。

ついで、この金層４を設けたａ−８１膜２の上に煤（不
透明性の物質すす）をほぼ均一に塗布し吸熱膜３０を形
成し、ＳＯＩ用材用材料金３製した。

この実施例では吸熱膜３０の材料として煤（すす）を用
いたが、この材料は光又は熱線を吸収する不透明性の物
質であり、ＳＰＥ処理後に生成された結晶半導体層と分
離除去が容易な吸熱物質であればよく、煤に限定される
ものではない。

２）　ラテラルアニール炉の構造 第２図は、横方向固相エピタキシャル成長（以下ＬＳＰ
Ｅ成長という）を行わせるためのラテラルアニール炉の
模式要部断面図である。このラテラルアニール炉５は、
ＳＯＩ用材用材料金３却ステージ６、Ｓｏｌ用材用材料
金３持ステージ７、Ｓｏｌ用祠料材料の微動送り装置８
、スポット状局部加熱装置９及び線状局部加熱装置１０
等からなっている。

また、第３図は第２図のラテラルアニール炉５、スポッ
ト状局部加熱装置９及び線状局部加熱装置１０の部分の
要部模式説明図である。

上記の冷却ステージ６と支持ステージ７は、Ｓｏｌ用材
用材料金３平に支持して滑らかに移動させるものであり
、いずれも熱伝導率の高い材質の板、例えば銅板などを
用い、その上面を平滑に仕上げている。また、冷却ステ
ージ６及び支持ステージ７は各々支柱１１及び１２によ
って水平に支持されており、上面が同じ高さで面一とな
るようにして互いに先端部を近接して対向させられてお
り、冷却ステージ６及び支持ステージ７間にはほぼ全幅
にわたって小間隙１４が形成されている。更に、冷却ス
テージ６は内部ないし下面に水を循環させるための構造
（図示せず）を備えていて水冷方式で冷却されている。

微動送り装置８は、ＳＯＩ用拐料１３の後端を押してＳ
ＯＩ用材用材料金３動させるためのブツシュロッド１５
とブツシュロッド１５を水平に且つ極く精密に一定速度
で移動させるための送り装置本体１６とからなっており
、冷却ステージ６側に設置されている。そして、冷却ス
テージ６及び支持ステージ７の上に載置されたＳｏｌ用
材料１３は、微動送り装置８によって冷却ステージ６か
ら支持ステージ７側へと所定速度Ｖで移動させられるよ
うになっている。

スポット状局部加熱装置９は、冷却ステージ６及び支持
ステージ７の上方に配設されており、第３図に示すよう
に、レーザ発振器１７と集光用の光学系１８とを備えて
いる。そして、第２図及び第３図に示すように、レーザ
発振器１７から射出されたレーザ光１９は光学系１８で
細く絞られ、小間隙Ｉ４の位置において冷却ステージ６
及び支持ステージ７の上に載置されたＳＯＩ用月料１３
の上面のほぼ中央に点状に焦点を結ぶように調整されて
いる。

ここで用いたレーザ発振器１７は、波長８００ｎｍ、出
力１００ｍＷの半導体レーザである。実施例では、スポ
ット状局部加熱装置９として、半導体レーザを用いたか
、この他のレーザでもよく、またイオンビームや電子ビ
ーム、あるいは光学系によりランプの光を細く絞ったも
のを用いることも考えられる。なお、このレーザ光１９
の位置はこの場合パワの関係から固定であって、Ｓｏｌ
用材料１３の幅方向には走査させていないか大出力レー
ザを用いる場合には幅方向に走査させることも考えられ
る。

線状局部加熱装置ＩＯは、楕円反射面２２をもつ楕円反
射炉２０内に線状熱源２１を配置したものである。この
楕円反射炉２０は、楕円反射面２２を金メツキにより鏡
面処理したものであり、楕円反射面２２は断面か楕円を
描くように形成されており（したがって、３次元的には
楕円状の筒体を横にした形態となっている。）、この楕
円反射面２２の下側の焦点に線状熱源２１か配置されて
いる。また、この］　９ 楕円反射面２２は上部を欠いて開口されており、この上
部開口に冷却ステージ６及び支持ステージ７が位置する
ようにして楕円反射炉２ｏが据付られている。さらに、
楕円反射炉２ｏの中央には冷却ステージ６と支持ステー
ジ７間の小間隙１４が位置しており、楕円反射面２２の
上側の焦点は冷却ステシロ及び支持ステージ７の上に載
置された８０１用材料１３のａ−８ｉ膜２と同じ高さに
なるように調整されている（但し、線状熱源２１からの
光線が石英ガラス基板１を通過してａ−８ｉ膜２に当た
るようにＳＯｉ用材料１３を設置したときは、石英ガラ
ス基板１による光の屈折を考慮しである。）。

従って、線状熱源２１から出た熱線２４は楕円反射面２
２で反射して試料１３のａ−８ｉ膜２の面位置で集熱さ
れる。また、線状熱源２１としては、ハロゲンランプや
赤外線ランプ、カンタルリボンヒータなどを用いること
ができるが、特にハロゲンランプが良好であった。なお
、線状局部加熱装置１ｏとしては、冷却ステージ６及び
支持ステージ７に近接してカンタルリボンヒータ等を配
置したたけのものも可能であるが、上記のように楕円反
射炉２０を用いることにより単結晶成長の再現性を向」
ニさせることができる。

３）製造手順とその結果 第４図は第２図のラテラルアニール炉によって第１図の
実施例に示すＳｏｌ用Ｈ料１３上のａ−８ｔ膜２がＬＳ
ＰＥ成長により結晶化してｃ−８ｉ膜３が形成される状
態を示す模式図である。以下、第２図〜第４図によりこ
の発明による半導体結晶層の形成方法を説明する。

まず、大気雰囲気中におおいて、冷却ステージ６及び支
持ステージ７の上にＳｏｌ用材用材料金３置し、スポッ
ト状加熱装置９及び線状加熱装置１０によって金層４と
ａ−３ｔ膜２とが重なっている領域を加熱する。こうし
て、金とシリコンの共晶領域２３が形成され、この共晶
領域２３が単結晶成長のため種結晶となる。次いで、ス
ポット状局部加熱装置９及び線状局部加熱装置１０によ
って３０１月月料１３の表面を加熱しながら微動送り装
置８によりＳｏｌ用月料１３を押して一定速度Ｖで水平
に移動させる。このようにして、Ｓｏｌ用Ｈ料Ｉ３の移
動に伴ってＳｏｌ用材用材料金３ニール領域が移ってゆ
き、Ｓｏｌ用材料１３表面ではｃ−８Ｌ膜３（単結晶半
導体層）が共晶領域２３から次第に固相エピタキシャル
成長してゆくのである。

これをＳｏｌ用材用材料金３る断面に着］」シて見ると
、まず冷却ステージ６の上ではＳ　ＯＩ　Ｊ’＋１４４
料１３は初期温度Ｔｔに冷却されており、冷却ステシロ
の端を越えて小間隙１４の上に出ると下方から線状局部
加熱装置１０により急加熱される。したがって、ＳＯＩ
用材料１３は急峻な立ち上がり温度勾配のもとで固相エ
ピタキシャル設定温度Ｔ　までｐ 急速に加熱されることになる。更に、中央部では上から
スポット状局部加熱装置９により加熱されているので、
−層急峻な立ち上がり温度勾配のもとでアニールされる
。

第５図は、Ｓｏｌ用材用材料金３さ方向に沿う温度変化
を示した線図である。図において、横軸はＳｏｌ用材用
材料金３って測った横方向距離、縦軸は温度であり、横
軸上のイが冷却ステージ６の端に対応している。この線
図で、実線の目部分は冷却ステージ６により冷却されて
いる状態を表しており、破線二は線状局部加熱装置１０
による加熱状態を表しており、二点鎖線ホはスポット状
局部加熱装置９による加熱状態を表しており、実線のへ
部分は試料支持ステージ７側での徐冷状態を表している
。線状局部加熱装置１０による加熱曲線二は、急峻な立
ち上がり特性を有しているが、スポット状局部加熱装置
９による加熱領域に比べれば比較的ブロードに立ち上が
っている。このため、線状局部加熱装置１．０による加
熱にスポット状局部加熱装置９による加熱が重畳される
と、第５図の実線のへ部分のように一層急峻な立ち上が
り温度勾配が得られるようになる。こうして、急峻な立
ち上がり温度勾配の温度条件下で試料１３を移動させて
表面の非晶質シリコン膜２をアニールすることにより、
温度を速やかにＳＰＥ成長設定温度Ｔ　まｐ で上昇させることが可能になる。そして、ａ　Ｓ　１膜
２の温度を核生成のためのインダクションタイムよりも
短い時間内にＳＰＥ成長設定温度Ｔ　まｐ で上昇させると、未だ実効的なインダクションタイムを
経過していないためにランダムな核生成が起きておらず
、一方ＳＰＥ成長設定温度Ｔ　に達ｐ したａ−８ｔ膜２は共晶領域２３からのＳＰＥ成長によ
りｃ−８ｉ膜３が生成される。この結果、多結晶相のシ
リコンを含まない大面積のｃ−８ｉ膜３が得られるので
ある。

第６図はこのようにＳＰＥ成長されて得られたＳｏｌ用
材用材料金３す模式平面図である。図において、右端の
部分が蒸着された金層４であり、この部分は最初に加熱
されて３７７℃で共晶が形成されている。また、左端の
部分はアニールされていないａ−８ｔ膜２の部分であり
、この上に形成された黒色媒体からなる吸熱膜３０のま
ま変化していない。中央の部分が単結晶化したＣ−８ｉ
膜３であり、この部分は非晶質相よりも可視光での吸収
係数が小さいために薄い黄色透明となっている。

この部分の長さＳがＬＳＰＥ成長距離であり、実験の結
果ではＳは約１０順以上のものが得られた。

このＬＳＰＥ成長距１ｌｌＩＳが１０順という値は、先
の発明の結果の値２順に比較すると約４倍以上の向上を
示したものであるが、この実施例におけるように煤が形
成する吸熱膜３０をａ−８ｔ膜２上に設けたことにより
達成されたものである。すなわち、上記のようにｃ−８
ｉ膜３が形成されると先の発明の説明にもみられるよう
に、吸熱層３０を設けない場合は、Ｃ−８ｊの部分は薄
い黄色の透明な膜となっているため熱線２４やレーザ光
１９は透過しやすくなり、このためこの部分からの放熱
により吸熱効率が低下することにより局部加熱と冷却と
による温度勾配をつけた加熱（アニール）が、実際のＳ
ＰＥ設定温度を下げるなどの理由から、非平衡となるた
めと考えられる。この発明による製造方法では、吸熱層
３０をａ−３ｉ膜２上に形成することにより吸熱効率を
増大させ、常に吸熱放熱の平衡状態が安定して保たれる
ようになり、ＳＰＥ成長の再現性を向上させることがで
きたもので、このため、結晶化領域は安定した状態で大
きく延長してＳＰＥ成長膜を形成することができるよう
になったものである。なお、吸熱層３０は炭素の微粉で
あるからＳＰＥ成長による単結晶化時の温度により大気
中の酸素と化合してＣＯ２となって極めて好都合に気化
されてｃ−８ｉ膜３上から除去される利点がある。なお
この吸熱層３０の材料は煤などの炭素粉に限定されず、
同様の効果を有する物質であれば差支えないことはいう
までもない。

また、この実施例にみられるＬＳＰＥ過程においては、
スポット状局部加熱装置９で照射されていないａ−３ｔ
膜２の両側部分でも、第５図の破線二で示すような急峻
な立ち上がり温度勾配を有する温度条件下でアニールさ
れているが、更にこの両側部分ではＬＳＰＥ速度の大き
な中央の部分に引きずられてＳＰＥが進行している。つ
まり、中央部分はスポット状局部加熱装置９により加熱
されていて両側よりも大きな温度になるので、大きなＬ
ＳＰＥ成長速度を有しており、この中央部分が種結晶と
なって第４図に示したように両側部分を引きするように
して成長しており、このため第６図に見られるようにｃ
−８Ｌ膜３の左縁がくの字型に見えているのである。し
たがって、Ｓｏｌ用材料１３のの移動速度Ｖを変化させ
れば、このくの字型の角度も変化すると推測される。

また、上記のＳｏｌ用材料１３に形成してＳＰＥ成長に
より単結晶化しようとするａ−８ｔ膜２はどのような方
法によるａ−９ｔを形成してもよいが、実際に試みた結
果ではＨ（水素）１％以下のａ−８ｉが比較的良い結果
を得ている。

さらに、上記の製造工程における実際のアニル条件につ
いては、アニール温度はシリコンの融点以下であり、７
００℃〜９００℃のＴ　温度が適当ｐ と考えられるが、上記の実施例では約７８０℃でアニー
ルされたと推定される。ＳＰＥ成長速度速度−ｖ）とし
ては、約１０００μｍ　／ｈの値が達ＰＥ 成されている。

なお、上記の実施例では非晶質半導体層の一部に形成し
た金属層との共晶領域をシーデング用の種結晶とする場
合について説明したが単結晶半導体例えば単結晶Ｓ１と
非晶質半導体との接触部を設け、この接触部を種とする
Ｓｏｌ材料を形成してこの発明の製造方法を適用しても
同様な効果が得られる。

［発明の効果］ 以上のようにこの発明によれば、絶縁体層の上の一部に
シーディング用の金属層または単結晶半導体との接触部
を設け、全部にＳＰＥ成長させようとする非晶質半導体
層を形成し、この非晶質半導体層上に吸熱層を設けたＳ
ｏｌ用材用材形製しこのＳｏｌ用材用材形晶質半導体層
を急峻な温度勾配をもつ温度条件下でアニールし、かつ
このアニール領域を所定の速度で移動させることにより
、横力向ＳＰＥ成長させて絶縁体層上に半導体結晶層を
形成するから、アニール時における吸熱効果を増大させ
ることにより加熱効率が著るしく向上し、ＳＰＥ成長に
よる大面積の半導体結晶層が安定に再現性よく形成でき
る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すＳｏｌ用月料の形成
方法を説明する模式断面図、第２図はＬＳＰＥ成長を行
わせるために用いたラテラルアニール炉（装置）の要部
模式断面図、第３図はラテラルアニール炉の加熱部分を
中心とする要部模式説明図、第４図はラテラルアニール
炉によってＳｏｌ用材用材形ＳＰＥ成長が進行される状
態を示す模式図、第５図はアニール時にＳｏｌ用材用材
形さ方向に沿う温度変化を説明する線図、第６図は、Ｌ
ＳＰＥ成長により得られたＳｏｌ用材用材形態を示す模
式平面図、第７図はラテラルアニールの原理を説明する
模式説明図、第７図（ａ）は加熱時のａ−８ｉ層の横方
向の距離に対応する温度分布を示す線図、第７図（ｂ）
はＳＯＩ用材粒材料熱手段との関係説明図である。 図において、１は石英ガラス基板、２はａ−３Ｌ膜、３
はｃ−８ｔ膜、４は金層、４ａはＡｕ−８ｉ共晶領域、
５はラテラルアニール炉、６は冷却ステージ、７は支持
ステージ、８は微動送り装置、９はスポット状局部加熱
装置、１０は線状局部加熱装置、１１．、１２は支柱、
１３はＳｏｌ用材用材形４は小間隙、１５はブツシュロ
ッド、１Ｂは送り装置本体、１７はレーザ発振器、１８
は光学系、１９はレーザ光、２０は楕円反射炉、 ２１は線状熱源、 ２２は楕円反射面、 ２３はＡｕ ｉの共晶領域、 ２４は熱線、 ３０は吸熱 膜 （煤のＦＡ） である。

Claims (2)

【特許請求の範囲】
1. （１）絶縁体層の上に非晶質半導体層を形成し、この非
   晶質半導体層上の一部にシーディング用の金属層を設け
   、この金属層と上記非晶質半導体層とによる共晶領域を
   形成し、 さらに上記非晶質半導体層上に不透明性の物質を堆積し
   て吸熱膜を形成し、 上記非晶質半導体層を急峻な立ち上り温度勾配を有する
   温度条件下でアニールし、かつこのアニール領域を相対
   的に所定の速度で移動させて上記共晶領域から単結晶半
   導体層を移動方向に固相エピタキシャル成長させる ことにより上記絶縁体層上に結晶半導体を形成する半導
   体結晶層の製造方法。
2. （２）絶縁体層の上に非晶質半導体層を形成し、この非
   晶質半導体層上の一部にシーディング用に単結晶半導体
   との接触部を設け、 さらに上記非晶質半導体層上に不透明性の物質を堆積し
   て吸熱膜を形成し、 上記非晶質半導体層を急峻な立ち上り温度勾配を有する
   温度条件下でアニールし、かつこのアニール領域を相対
   的に所定の速度で移動させて上記接触部から単結晶半導
   体層を移動方向に固相エピタキシャル成長させる ことにより上記絶縁体層上に結晶半導体を形成する半導
   体結晶層の製造方法。