JP2004006712A - 半導体素子及びそれを用いた半導体装置 - Google Patents
半導体素子及びそれを用いた半導体装置 Download PDFInfo
- Publication number
- JP2004006712A JP2004006712A JP2003072180A JP2003072180A JP2004006712A JP 2004006712 A JP2004006712 A JP 2004006712A JP 2003072180 A JP2003072180 A JP 2003072180A JP 2003072180 A JP2003072180 A JP 2003072180A JP 2004006712 A JP2004006712 A JP 2004006712A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- insulating film
- crystalline semiconductor
- channel formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さい半導体素子を提供する。
【解決手段】絶縁表面上に、実質的に結晶粒界を有することなく複数の結晶方位を含む第１の結晶性半導体領域を有し、該第１の結晶性半導体領域が、該第１の結晶性半導体領域及び第２の結晶性半導体領域を含む導電性領域に連接して設けられた半導体素子であって、前記導電性領域は、直線状のストライプパターンで延在する絶縁膜に跨って設けられていることを特徴とする。
【選択図】 図１２
【解決手段】絶縁表面上に、実質的に結晶粒界を有することなく複数の結晶方位を含む第１の結晶性半導体領域を有し、該第１の結晶性半導体領域が、該第１の結晶性半導体領域及び第２の結晶性半導体領域を含む導電性領域に連接して設けられた半導体素子であって、前記導電性領域は、直線状のストライプパターンで延在する絶縁膜に跨って設けられていることを特徴とする。
【選択図】 図１２
Description
【０００１】
【発明の属する技術分野】
本発明は、結晶構造を有する半導体膜を用いて形成される半導体素子及びその作製方法並びにその半導体素子を集積化した回路を備えた半導体装置及びその作製方法に関する。特に半導体素子として、絶縁表面上に形成された結晶性半導体膜でチャネル形成領域を形成する電界効果型トランジスタ（代表的には薄膜トランジスタ）や結晶性半導体膜を用いた薄膜ダイオード等に関する。
【０００２】
【従来の技術】
ガラスなどによる絶縁基板上に非晶質珪素膜を形成し、それを結晶化させてトランジスタなどの半導体素子を形成する技術が開発されている。特に、レーザー光を照射して非晶質珪素膜を結晶化させる技術は薄膜トランジスタ（ＴＦＴ）の製造技術に応用されている。結晶構造を有する半導体膜（結晶性半導体膜）を用いて作製されるトランジスタは、液晶表示装置に代表される平面型表示装置（フラットパネルディスプレイ）に応用されている。
【０００３】
半導体製造プロセスにおけるレーザー光の応用は、半導体基板又は半導体膜に形成された損傷層や非晶質層を再結晶化する技術、絶縁表面上に形成された非晶質半導体膜を結晶化させる技術に展開されている。適用されるレーザー発振装置は、エキシマレーザーに代表される気体レーザーや、ＹＡＧレーザーに代表される固体レーザーが通常用いられている。
【０００４】
レーザー光の照射による非晶質半導体膜の結晶化の一例としては、レーザー光の走査速度をビームスポット径×５０００／秒以上として高速走査により非晶質半導体膜を完全な溶融状態に至らしめることなく多結晶化するもの（例えば、特許文献１参照。）、島状に形成された半導体膜に、引き延ばされたレーザー光を照射して実質的に単結晶領域を形成する技術（例えば、特許文献２参照。）が開示されている。或いは、レーザー処理装置のように光学系にて線状にビームを加工して照射する方法が知られている（例えば、特許文献３参照。）。
【０００５】
【特許文献１】
特開昭６２−１０４１１７号公報
【特許文献２】
米国特許第４，３３０，３６３号明細書
【特許文献３】
特開平８−１９５３５７号公報
【０００６】
さらに、Ｎｄ：ＹＶＯ４レーザーなど固体レーザー発振装置を用いて、その第２高調波であるレーザー光を非晶質半導体膜に照射して、従来に比べ結晶粒径の大きい結晶性半導体膜を形成し、トランジスタを作製する技術が開示されている（例えば、特許文献４参照。）。
【０００７】
【特許文献４】
特開２００１−１４４０２７号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、平坦な表面上に形成された非晶質半導体膜にレーザー光を照射して結晶化させると結晶は多結晶となり、結晶粒界などの欠陥が任意に形成されて配向の揃った結晶を得ることはできなかった。
【０００９】
結晶粒界には結晶欠陥が含まれ、それがキャリアトラップとなって電子又は正孔の移動度が低下する要因となっている。また、結晶化に伴って起こる半導体膜の体積収縮や下地との熱応力や格子不整合などにより、歪みや結晶欠陥の存在しない半導体膜を形成することは出来なかった。従って、張り合わせＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）など特殊な方法を省いては、絶縁表面上に形成され、結晶化又は再結晶化された結晶性半導体膜をもって、単結晶基板に形成されるＭＯＳトランジスタと同等の品質を得ることはできなかった。
【００１０】
前述の平面型表示装置などは、ガラス基板上に半導体膜を形成してトランジスタを作り込むものであるが、任意に形成される結晶粒界を避けるようにトランジスタを配置することは殆ど不可能であった。つまり、トランジスタのチャネル形成領域の結晶性を厳密に制御し、意図せずに含まれてしまう結晶粒界や結晶欠陥を排除することはできなかった。結局、トランジスタの電気特性が劣るばかりでなく、個々の素子特性がばらつく要因となっていた。
【００１１】
特に、工業的に多用されている無アルカリガラス基板上にレーザー光を用いて結晶性半導体膜を形成する場合、無アルカリガラス基板自体のうねりの影響を受けてレーザー光の焦点がばらつき、結果的に結晶性のばらつきを招くという問題がある。さらに、無アルカリガラス基板はアルカリ金属による汚染を避けるために、絶縁膜等の保護膜を下地膜として設ける必要があり、その上に結晶粒界や結晶欠陥の排除された結晶性半導体膜を大粒径で形成することは殆ど不可能であった。
【００１２】
本発明は上記問題点に鑑みなされたものであり、絶縁表面上、特にガラス基板を支持基体とする絶縁表面上に、少なくともチャネル形成領域において結晶粒界が存在しない結晶性半導体膜を形成し、高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さい半導体素子又は半導体素子群により構成される半導体装置を提供することを目的とする。
【００１３】
さらに、本発明は、上記半導体素子の作製と同時に、同一基板上に高密度に電荷を保持しうる容量素子（コンデンサ）を小さな占有面積で形成し、当該半導体素子と容量素子を組み合わせた半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記問題点を解決するために本発明は、絶縁表面を有する基板上に直線状のストライプパターンで延在する凹部及び凸部が設けられた絶縁膜を形成し、該絶縁膜上に非晶質半導体膜を形成し、前記絶縁膜の凹部にあたる部分（以下、単に凹部という。）に半導体膜を溶融して流し込み結晶化させた結晶性半導体膜を形成し、不要な領域をエッチング除去して前記結晶性半導体膜から島状に分割された結晶性半導体膜（後に半導体素子の一部となる。）を形成し、少なくともチャネル形成領域を形成する部位が前述の凹部に形成された結晶性半導体膜（以下、第１の結晶性半導体領域という。）となるように、前記結晶性半導体膜上にゲート絶縁膜及びゲート電極を設けたことを特徴とするものである。
【００１５】
なお、前記凹部または凸部にあたる部分（以下、単に凸部という。）が設けられた絶縁膜のうち、凸部の上に形成された結晶性半導体膜（以下、第２の結晶性半導体領域という。）の結晶性は凹部に形成された結晶性半導体膜に比べて劣るが、本発明では、当該凸部の上に形成された結晶性半導体膜を積極的に導電性領域（薄膜トランジスタであればソース領域もしくはドレイン領域に相当する。）もしくは配線として用いることを特徴とするものである。配線として用いる場合、占有面積についての設計の自由度が高いため、配線長を調節して抵抗として用いたり、形状を屈曲した形状として保護回路としての機能を持たせることも可能である。
【００１６】
前述の凹部は絶縁基板の表面を直接エッチング処理して形成しても良いし、酸化珪素、窒化珪素、又は酸窒化珪素膜などを用い、それをエッチング処理して凹部を形成しても良い。凹部は半導体素子、特にトランジスタのチャネル形成領域を含む島状の半導体膜の配置に合わせて形成し、少なくともチャネル形成領域に合致するように形成されていることが望ましい。また、凹部はチャネル長方向に延在して設けられている。凹部の幅（チャネル形成領域とする場合におけるチャネル幅方向）が０．０１μｍ以上２μｍ以下、好ましくは０．１〜１μｍで形成し、その深さは、０．０１μｍ以上３μｍ以下、好ましくは０．１μｍ以上２μｍ以下で形成する。
【００１７】
勿論、絶縁表面上に島状の絶縁膜を形成し、積極的に凸部を形成することも可能である。その場合、複数の直線状のストライプパターンで延在する凸部は、隣接間で相対的に凹部にあたる部分を形成することになるので、その凹部を半導体素子のチャネル形成領域を含む島状の半導体膜の配置に合わせて形成すれば良いし、幅についても前述の範囲に収めれば良い。
【００１８】
最初の段階において絶縁膜上及び凹部にかけて形成する半導体膜はプラズマＣＶＤ法、スパッタリング法、減圧ＣＶＤ法で形成される非晶質半導体膜又は多結晶半導体膜、或いは、固相成長により形成された多結晶半導体膜などが適用される。尚、本発明でいう非晶質半導体膜とは、狭義の意味で完全な非晶質構造を有するものだけではなく、微細な結晶粒子が含まれた状態、又はいわゆる微結晶半導体膜、局所的に結晶構造を含む半導体膜を含む。代表的には非晶質シリコン膜が適用され、その他に非晶質シリコンゲルマニウム膜、非晶質シリコンカーバイト膜などを適用することもできる。また、多結晶半導体膜は、これら非晶質半導体膜を公知の方法で結晶化させたものである。
【００１９】
結晶性半導体膜を溶融して結晶化させる手段としては、気体レーザー発振装置、固体レーザー発振装置を光源とするパルス発振又は連続発振レーザー光を適用する。照射するレーザー光は光学系にて線状に集光されたものであり、その強度分布が長手方向において均一な領域を有し、短手方向に分布を持っていても良く、光源として用いるレーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発振装置が適用される。或いは、Ｎｄ、Ｔｍ、Ｈｏをドープしたロッドを用いた固体レーザー発振装置であり、特にＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧＧ（ガドリニウム・ガリウム・ガーネット）、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジウム・ガリウム・ガーネット）などの結晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全反射を繰り返しながらジグザグ光路で進む。
【００２０】
また、それに準ずる強光を照射しても良い。例えば、ハロゲンランプ、キセノンランプ、高圧水銀灯、メタルハライドランプ、エキシマランプから放射される光を反射鏡やレンズなどにより集光したエネルギー密度の高い光であっても良い。
【００２１】
線状に集光され長手方向に拡張されたレーザー光又は強光は結晶性半導体膜に照射し、且つレーザー光の照射位置と結晶性半導体膜が形成された基板とを相対的に動かして、レーザー光が一部又は全面を走査することにより結晶性半導体膜を溶融させ、その状態を経て結晶化又は再結晶化を行う。レーザー光の走査方向は、絶縁膜に形成され直線状のストライプパターンで延在する凹部の長手方向又はトランジスタのチャネル長方向に沿って行う。これによりレーザー光の走査方向に沿って結晶が成長し、結晶粒界がチャネル長方向と交差することを防ぐことができる。
【００２２】
また、レーザー光の照射は、半導体膜の上面側からの照射が典型的ではあるが、下面側（基板側）からの照射、上面側斜め方向または下面側斜め方向からの照射もしくは上面側と下面側の両面側からの照射（斜め方向からの照射も含む）のいずれの照射方法で行っても良い。
【００２３】
また他の構成として、結晶性半導体膜は、ガラス又は石英基板上に、Ｗ、Ｍｏ、Ｔｉ、Ｔａ、Ｃｒから選ばれた一種又は複数種を含む金属層上に設けられ、金属層と結晶性半導体膜との間には絶縁層が介在して設けられていても良い。或いは、ガラス又は石英基板上にＷ、Ｍｏ、Ｔｉ、Ｔａ、Ｃｒから選ばれた一種又は複数種を含む金属層と、当該金属層上に、窒化アルミニウム又は酸窒化アルミニウムから成る絶縁層が設けられ、その上に結晶性半導体膜が設けられた構成としても良い。ここで形成される金属層は、チャネル形成領域に入射する光を遮る遮光膜として機能させることもできるし、特定の電位を付与して固定電荷又は空乏層の広がりを制御することもできる。また、ジュール熱を放散させる放熱板としての機能を付与することもできる。
【００２４】
凹部の深さを半導体膜の厚さと同程度かそれ以上とすることにより、レーザー光又は強光の照射により溶融した半導体膜が表面張力により凹部に凝集して固化する。その結果、絶縁膜の凸部にある半導体膜の厚さは薄くなり、そこに応力歪みを集中させることができる。また凹部の側面は結晶方位をある程度規定する効力を持つ。
【００２５】
半導体膜を溶融状態として、表面張力により絶縁表面上に形成した凹部に凝集させ、凹部の底部と側面部の概略交点から結晶成長させることにより結晶化に伴い発生する歪みを凹部以外の領域に集中させることができる。即ち、凹部に充填されるように形成した結晶性半導体領域（第１の結晶性半導体領域）を歪みから開放することができる。そして、絶縁膜上に残存し、結晶粒界、結晶欠陥を含む結晶性半導体領域（第２の結晶性半導体領域）は、半導体素子のチャネル形成領域以外の部分、代表的にはソース領域もしくはドレイン領域として用いる。
【００２６】
そして、凹部に結晶粒界が存在しない結晶性半導体膜を形成した後、半導体素子の活性層（キャリア移動経路として機能する半導体層）をパターニングにより形成し、当該活性層に接するゲート絶縁膜を形成し、さらにゲート電極を形成する。この後は、公知の手法によって電界効果型トランジスタを形成することができる。
【００２７】
上記本発明によって、トランジスタなどの半導体素子、特にそのチャネル形成領域の形成される領域を指定して、結晶粒界が存在しない結晶性半導体領域を当該領域に形成することが可能となる。これにより不用意に介在する結晶粒界や結晶欠陥により特性がばらつく要因を無くすことができる。即ち、高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さい半導体素子又はその半導体素子群により構成される半導体装置を形成することができる。
【００２８】
また、凹部の幅が０．０１μｍ以上２μｍ以下であり、その深さが０．０１μｍ以上３μｍ以下であるということは、アスペクト比の高い半導体領域を直線状のストライプパターンで形成しうるということである。本発明では、その特徴を活かし、アスペクト比の高い半導体領域を容量素子の一方の電極として活用することにより、当該電極の単位面積当たりの実効的な表面積を増加させることが可能となり、小さな占有面積で高密度の電荷を保持しうる容量素子とすることができる。即ち、本発明の半導体装置が有する容量素子は、並列に設けられた複数の第１の結晶性半導体領域、該複数の第１の結晶性半導体領域を覆う絶縁膜及び該絶縁膜を挟んで前記複数の第１の結晶性半導体領域に対向する配線により構成される。
【００２９】
【発明の実施の形態】
［実施の形態１］
以下、図面を参照して本発明を用いて薄膜トランジスタを作製する実施の態様について説明する。図１（Ａ）において示す斜視図は、基板１０１上に第１絶縁膜１０２と直線状のストライプパターン形成された第２絶縁膜１０３〜１０５が形成された形態を示している。図１（Ａ）では第２絶縁膜による直線状のストライプパターンが３本示されているが、勿論その数に限定されることはない。
【００３０】
基板は市販の無アルカリガラス基板、石英基板、サファイア基板、単結晶又は多結晶半導体基板の表面を絶縁膜で被覆した基板、金属基板の表面を絶縁膜で被覆した基板を適用することができる。サブミクロンのデザインルールで直線状のストライプパターンを形成するには、基板表面の凹凸、基板のうねり又はねじれを露光装置（特にステッパ）の焦点深度以下にしておくことが望ましい。具体的には、基板のうねり又はねじれが、１回の露光光照射領域内において１μｍ以下、好ましくは０．５μｍ以下とすることが望ましい。この点については、特に支持基体として無アルカリガラスを用いる場合には注意が必要である。
【００３１】
直線状のストライプパターンに形成される第２絶縁膜の幅Ｗ１は０．１〜１０μｍ（好ましくは０．５〜１μｍ）で、隣接する第２絶縁膜との間隔Ｗ２は０．０１〜２μｍ（好ましくは０．１〜１μｍ）であり、第２絶縁膜の厚さｄは０．０１〜３μｍ（好ましくは０．１〜２μｍ）である。さらに、第２絶縁膜を覆うように設ける非晶質半導体膜の凹部における膜厚ｔ０２との関係は、ｄ≧ｔ０２であれば良いが、ｄがｔ０２に比べて厚すぎると凸部の上に結晶性半導体膜が残存しなくなるので注意が必要である。
【００３２】
また、段差形状は規則的な周期パターンである必要はなく、島状の半導体膜の幅に合わせて異なる間隔で配置させても良い。その長さＬも特に数値的な限定はなく、基板の一端から他端に渡るように長く形成することも可能であるし、例えばトランジスタのチャネル形成領域を形成することができる程度の長さとすることも可能である。
【００３３】
第１絶縁膜１０２は、後に形成する第２絶縁膜との選択比の確保できる材料であれば良いが、代表的には、窒化珪素、酸化珪素、酸素含有量が窒素含有量よりも大きな酸窒化珪素（ＳｉＯｘＮｙと示す。）、窒素含有量が酸素含有量よりも大きな窒酸化珪素（ＳｉＮｘＯｙと示す。）、窒化アルミニウム（ＡｌｘＮｙと示す。）、酸素含有量が窒素含有量よりも大きな酸窒化アルミニウム（ＡｌＯｘＮｙと示す。）、窒素含有量が酸素含有量よりも大きな窒酸化アルミニウム（ＡｌＮｘＯｙと示す。）または酸化アルミニウムから選ばれた材料で、３０〜３００ｎｍの厚さで形成する。特に、酸化アルミニウム膜はナトリウム（Ｎａ）に対するブロッキング効果が期待できるため、ガラス基板からの汚染対策として有効である。
【００３４】
なお、酸窒化珪素（ＳｉＯｘＮｙ）膜としては、Ｓｉが２５〜３５原子％、酸素が５５〜６５原子％、窒素が１〜２０原子％、水素が０．１〜１０原子％で含まれるものを用いれば良い。また、窒酸化珪素（ＳｉＮｘＯｙ）膜としては、Ｓｉが２５〜３５原子％、酸素が１５〜３０原子％、窒素が２０〜３５原子％、水素が１５〜２５原子％で含まれるものを用いれば良い。また、酸窒化アルミニウム（ＡｌＯｘＮｙ）膜としては、Ａｌが３０〜４０原子％、酸素が５０〜７０原子％、窒素が１〜２０原子％で含まれるものを用いれば良い。また、また、窒酸化アルミニウム（ＡｌＮｘＯｙ）膜としては、Ａｌが３０〜５０原子％、酸素が３０〜４０原子％、窒素が１０〜３０原子％で含まれるものを用いれば良い。
【００３５】
また、第２絶縁膜１０３〜１０５は、１０〜３０００ｎｍ、好ましくは１００〜２０００ｎｍの厚さの酸化珪素又は酸窒化珪素で形成すれば良い。酸化珪素はオルトケイ酸テトラエチル（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ：ＴＥＯＳ）とＯ２とを混合しプラズマＣＶＤ法で形成することができる。窒酸化珪素膜はＳｉＨ４、ＮＨ３、Ｎ２Ｏ又は、ＳｉＨ４、Ｎ２Ｏを原料として用いプラズマＣＶＤ法で形成することができる。
【００３６】
図１（Ａ）で示すように、直線状のストライプパターンを二層の絶縁膜で形成する場合には、エッチング加工において第１絶縁膜１０２と第２絶縁膜１０３〜１０５との間に選択比をもたせる必要がある。実際には、第１絶縁膜１０２よりも第２絶縁膜１０３〜１０５のエッチング速度が相対的に早くなるように材料及び成膜条件を適宜調整することが望ましい。エッチングの方法としては、緩衝フッ酸を用いたエッチング、又はＣＨＦ３を用いたドライエッチングにより行う。そして、第２絶縁膜１０３〜１０５で形成される凹部の側面部の角度は５〜１２０度、好ましくは８０〜１００度の範囲で適宜設定すれば良い。
【００３７】
なお、第２絶縁膜１０３〜１０５としては、ＣＶＤ法（代表的には、プラズマＣＶＤ法もしくは熱ＣＶＤ法）やＰＶＤ法（代表的には、スパッタ法もしくは蒸着法）によって形成された絶縁膜を用いることが好ましい。これは、非晶質半導体膜を結晶化する際、結晶化に伴う応力を緩和しうる程度の柔らかさを持つことが、良好な結晶性を得るにあたって重要な役割を果たしていると考えられるからである。その理由については、後述する。
【００３８】
次に、図１（Ｂ）で示すように、この第１絶縁膜１０２と第２絶縁膜１０３〜１０５から成る表面上および凹部を覆う非晶質半導体膜１０６を０．０１〜３μｍ（好ましくは０．１〜１μｍ）の厚さに形成する。この時、非晶質半導体膜１０６の膜厚は、第２絶縁膜１０３〜１０５で形成される凹部の深さと同程度かそれ以上の厚さとすることが望ましい。非晶質半導体膜は珪素、珪素とゲルマニウムの化合物（ＳｉＸＧｅ１−Ｘ：ただし、Ｇｅは０．０１〜２原子％が好ましい。）又は合金、珪素と炭素の化合物又は合金を適用することができる。
【００３９】
非晶質半導体膜１０６は図示するように、下地の第１絶縁膜１０２と第２絶縁膜１０３〜１０５とで形成される凹凸構造を覆うように形成する。また、第１絶縁膜１０２及び第２絶縁膜１０３〜１０５の表面に付着した硼素などの化学汚染の影響を排除し、しかもその絶縁表面と非晶質半導体膜が直接に接しないように、非晶質半導体膜１０６を形成する直前に第３絶縁膜（図示せず）として酸窒化珪素膜を同一の成膜装置内で大気に触れさせることなく連続的に成膜すると良い。この第３絶縁膜の膜厚は、前述の化学汚染の影響の排除と密着性の向上を狙うものであり、薄いものでも十分に効果がある。典型的には、５〜５０ｎｍ（化学汚染のブロッキング効果を高めるには２０ｎｍ以上が好ましい。）とすれば良い。
【００４０】
そして、この非晶質半導体膜１０６を瞬間的に溶融させ結晶化させる。この結晶化はレーザー光又はランプ光源からの放射光を光学系にて半導体膜が溶融する程度のエネルギー密度に集光して照射する。この工程においては、特に連続発振レーザー発振装置を光源とするレーザー光を適用することが好ましい。適用されるレーザー光は光学系にて線状に集光され、長さの長い方向に拡張されたものであり、その強度分布が長さの長い方向において均一な領域を有し、長さの短い方向にある程度の分布を持たせておくことが望ましい。
【００４１】
なお、結晶化の際、基板の端など後にパターニングのマスク合わせに使用するマーカーを形成する位置は結晶化しないことが好ましい。結晶性半導体膜（特に結晶性珪素膜）は結晶化すると可視光の透過率が上がるため、マーカーとして識別が困難になるからである。ただし、光学的にマーカーの段差によるコントラストの違い等を識別するタイプの位置合わせ制御を行う場合には問題とならない。
【００４２】
レーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発振装置が適用される。スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧＧ（ガドリニウム・ガリウム・ガーネット）、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジウム・ガリウム・ガーネット）などの結晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全反射を繰り返しながらジグザグ光路で進む。或いは、Ｎｄ、Ｔｍ、Ｈｏをドープしたロッドを用いた固体レーザー発振装置であり、特にＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。
【００４３】
そして、図２（Ａ）中に矢印で示すように、線状レーザー光の照射領域１００の長さの長い方向（図中、Ｘ軸方向）が直線状のストライプパターンでなる第２絶縁膜１０３〜１０５の各々に交差するように線状のレーザー光又は強光を走査する。尚、ここでいう線状とは、長さの短い方向（図中、Ｙ軸方向）の長さに対し、長さの長い方向（Ｘ軸方向）の長さの比が１対１０以上のものをもって言う。また、図２（Ａ）では一部しか図示されていないが、線状レーザー光の照射領域１００の端部は、矩形状となっていても曲率を持った形状となっていても良い。
【００４４】
また、連続発振レーザー光の波長は、非晶質半導体膜の光吸収係数を考慮して４００〜７００ｎｍであることが望ましい。このような波長帯の光は、波長変換素子を用いて基本波の第２高調波、第３高調波を取り出すことで得られる。波長変換素子としてはＡＤＰ（リン酸二水素化アンモニウム）、Ｂａ２ＮａＮｂ５Ｏ１５（ニオブ酸バリウムナトリウム）、ＣｄＳｅ（セレンカドミウム）、ＫＤＰ（リン酸二水素カリウム）、ＬｉＮｂＯ３（ニオブ酸リチウム）、Ｓｅ、Ｔｅ、ＬＢＯ、ＢＢＯ、ＫＢ５などが適用される。特にＬＢＯを用いることが望ましい。代表的な一例は、Ｎｄ：ＹＶＯ４レーザー発振装置（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）を用いる。また、レーザーの発振モードはＴＥＭ００モードであるシングルモードを適用する。
【００４５】
最も適した材料として選ばれる珪素の場合、吸収係数が１０３〜１０４ｃｍ−１である領域はほぼ可視光域にある。ガラスなど可視光透過率の高い基板と、珪素により３０〜２００ｎｍの厚さをもって形成される非晶質半導体膜を結晶化する場合、波長４００〜７００ｎｍの可視光域の光を照射することで、当該半導体膜を選択的に加熱して、下地絶縁膜にダメージを与えずに結晶化を行うことができる。具体的には、非晶質珪素膜に対し、波長５３２ｎｍの光の侵入長は概略１００ｎｍ〜１０００ｎｍであり、膜厚３０ｎｍ〜２００ｎｍで形成される非晶質半導体膜１０６の内部まで十分達することができる。即ち、半導体膜の内側から加熱することが可能であり、レーザー光の照射領域における半導体膜のほぼ全体を均一に加熱することができる。
【００４６】
レーザー光は直線状のストライプパターンが延在する方向と平行な方向に走査され、溶融した半導体は表面張力が働いて凹部に流れ込み凝固する。凝固した状態では図２（Ａ）で示すように表面がほぼ平坦になる。これは半導体が一旦溶融することにより、凸部上であろうと凹部上であろうと、溶融した半導体と気相との界面が平衡状態に達し、平坦な界面が形成されるためである。さらに結晶の成長端や結晶粒界は、第２絶縁膜上（凸部上）に形成される（図中ハッチングで示す領域１１０）。こうして結晶性半導体膜１０７が形成される。
【００４７】
その後、好ましくは５００〜６００℃の加熱処理を行い、結晶性半導体膜に蓄積された歪みを除去すると良い。この歪みは、結晶化によって起こる半導体の体積収縮、下地との熱応力や格子不整合などにより発生するものである。この加熱処理は、通常の熱処理装置を用いて行えば良いが、例えばガス加熱方式の瞬間熱アニール（ＲＴＡ）法を用いて１〜１０分の処理を行えば良い。尚、この工程は本発明において必須な要件ではなく、適宜選択して行えば良いものである。
【００４８】
その後図２（Ｂ）で示すように、結晶性半導体膜１０７をエッチングして薄膜トランジスタの活性層１０８を形成する。この時、成長端や結晶粒界が集中する領域１１０は、一部に残ってしまって構わない。本発明の特徴は、領域１１０を含む第２の結晶性半導体領域を薄膜トランジスタのソース領域やドレイン領域といった電極として積極的に活用することにより、ソース領域やドレイン領域と各領域に接続される電極（ソース電極もしくはドレイン電極）とのコンタクト部（図２（Ｂ）において、１１１、１１２で示される領域）の設計マージンを確保することにある。勿論、凹部に形成された結晶性の高い半導体領域（第１の結晶性半導体領域）１０９ａ、１０９ｂは、薄膜トランジスタのチャネル形成領域として用いることになる。この結晶性の高い半導体領域１０９ａ、１０９ｂは、複数の結晶方位を有し結晶粒界が形成されていないという特徴を有している。
【００４９】
次に、図３（Ａ）に示すように、活性層１０８における後のソース領域及びドレイン領域を隠すようにしてレジストマスク１１３ａ、１１３ｂを形成し、その後、ドライエッチング法またはウェットエッチング法により活性層１０８をエッチングし、第２絶縁膜１０３〜１０５を露出させる。なお、上記エッチング工程は、化学的手法だけでなく、ＣＭＰ（ケミカルメカニカルポリッシング）の如き機械的研磨法を用いても良い。また、化学的手法及び機械的手法を併用しても構わない。
【００５０】
この工程によりレジストマスク１１３ａ、１１３ｂで隠された部分には第１の結晶性半導体領域及び第２の結晶性半導体領域が元の膜厚のまま残存し、凹部には第２絶縁膜１０３〜１０５とほぼ膜厚が等しい第１の結晶性半導体領域１１４ａ、１１４ｂを残存させることができる。
【００５１】
こうして図３（Ｂ）に示すような活性層１１５が形成される。この活性層１１５は、導電性領域（後のソース領域１１６または後のドレイン領域１１７）の膜厚が、第１の結晶性半導体領域（後のチャネル形成領域）１１４ａ、１１４ｂよりも厚く残存する。本実施の形態によれば、第２絶縁膜１０３〜１０５により自己整合的に第１の結晶性半導体領域１１４ａ、１１４ｂを形成することができるため、パターンずれによって第２絶縁膜の凸部に誤ってチャネル形成領域が形成されることを防ぐことができ、チャネル形成領域内に結晶粒界が含まれてしまうような事態を減らすことができる。
【００５２】
次に、図４に示すように、活性層１１５をマスクとして第２絶縁膜１０３〜１０５をエッチングする。エッチングは、ウェットエッチング法でもドライエッチング法でも良く、活性層１１５と第２絶縁膜１０３〜１０５との選択比は適宜実施者が条件を選べば良い。例えば、活性層１１５の材料として結晶性珪素膜を用い、第２絶縁膜１０３〜１０５の材料として酸化珪素膜を用いるのであれば、フッ酸水溶液によるウェットエッチングまたはＣＨＦ３ガスを用いたドライエッチングを用いれば良い。ただし、ウェットエッチングは等方性エッチングになってしまうので、ドライエッチングで異方性エッチングを行うことが望ましい。
【００５３】
なお、後のソース領域１１６（後のドレイン領域１１７も同様）の下には、活性層１１５によって自己整合的に形成された第２絶縁膜１０３ａ、１０４ａ、１０５ａが残存する。これらが残存するため、後のソース領域１１６及び後のドレイン領域１１７の平坦性を確保することができる。
【００５４】
こうして図４の状態が得られたら、第１の結晶性半導体領域１１４ａ、１１４ｂがチャネル形成領域となるように、ゲート絶縁膜及びゲート電極を形成する。このような各段階を経てトランジスタを完成させることができる。
【００５５】
図５は本発明者による実験結果から得られた結晶化の知見を概念図として示すものである。図５（Ａ）〜（Ｅ）は第１絶縁膜及び第２絶縁膜により形成される凹部の深さ及び間隔と結晶成長の関係を模式的に説明している。
【００５６】
尚、図５で示す長さに関する符号に関し、ｔ０１：第２絶縁膜上（凸部）の非晶質半導体膜の厚さ、ｔ０２：凹部の非晶質半導体膜の厚さ、ｔ１１：第２絶縁膜上（凸部）の結晶性半導体膜の厚さ、ｔ１２：凹部の結晶性半導体膜の厚さ、ｄ：第２絶縁膜の厚さ（凹部の深さ）、Ｗ１：第２絶縁膜の幅、Ｗ２：凹部の幅である。
【００５７】
図５（Ａ）は、ｄ＜ｔ０２、Ｗ１，Ｗ２が１μｍと同程度かそれ以下の場合であり、凹部の溝の深さが非晶質半導体膜２０４よりも小さい場合には、溶融結晶化の過程を経ても凹部が浅いので結晶性半導体膜２０５の表面が十分平坦化されることはない。即ち、結晶性半導体膜２０５の表面状態は下地の凹凸形状が反映された状態となる。
【００５８】
図５（Ｂ）は、ｄ≧ｔ０２、Ｗ１，Ｗ２が１μｍと同程度かそれ以下の場合であり、凹部の溝の深さが非晶質半導体膜２０４とほぼ等しいかそれより大きい場合には、表面張力が働いて凹部に集まる。それにより固化した状態では、図５（Ｂ）で示すように表面がほぼ平坦になる。この場合、ｔ１１＜ｔ１２となり、第２絶縁膜２０２上の膜厚が薄い部分２２０に応力が集中しここに歪みが蓄積され、結晶粒界が形成されることになる。
【００５９】
図２２（Ａ）で示す走査電子顕微鏡（ＳＥＭ）写真は図５（Ｂ）の状態の一例を示し、１７０ｎｍの段差を設け、０．５μｍの凸部の幅と間隔を設けた下地絶縁膜上に１５０ｎｍの非晶質珪素膜を形成して結晶化した結果を示している。また、結晶性半導体膜の表面は結晶粒界を顕在化させるために一般的に知られるセコ液（ＨＦ：Ｈ２Ｏ＝２：１に添加剤としてＫ２Ｃｒ２Ｏ７を用いて調合した薬液）でのエッチング（セコ・エッチングとも呼ばれる。）を施してある。
【００６０】
図２２に示す結果は、二クロム酸カリウム（Ｋ２Ｃｒ２Ｏ７）２．２ｇを水５０ｃｃに溶かして０．１５ｍｏｌ／ｌの溶液を調製し、当該溶液にフッ酸水溶液１００ｃｃを加えてものを、さらに水で５倍に希釈したものをセコ液として使用した。また、セコ・エッチングの条件を室温（１０〜３０℃）にて７５秒とした。なお、本明細書において、セコ液もしくはセコ・エッチングと言えば、ここで述べた溶液及び条件を指す。
【００６１】
図２２（Ｂ）は、図２２（Ａ）の写真の模式図である。図中、３１は直線状のストライプパターンで延在する絶縁膜（第２絶縁膜）であり、その凸部３２にはセコ・エッチングにより明確になった結晶粒界３３が集中的に発生している様子が窺える。なお、消失部分と記載された領域３４は、ストライプパターンの始点に相当する領域であり、レーザー光の走査はこの始点から始められている。詳細な理由は不明だが、当該始点上の珪素膜は溶融した際に走査方向に押しやられ、当該始点に位置する第２絶縁膜が露出してしまっていた領域である。セコ液は酸化珪素膜をエッチングしてしまうため、当該始点に位置する領域はセコ・エッチングにより消失してしまっている。
【００６２】
ところで、図２２（Ａ）に示した写真と対比してみると、凹部３５に形成された結晶性半導体膜にはセコ・エッチングで明確になるような結晶粒界もしくは欠陥が顕在化しない、換言すれば実質的に存在しないことが判る。セコ・エッチングで明確になる結晶粒界は現状において特定できていないが、セコ・エッチングにより積層欠陥や結晶粒界が優先的にエッチングされることは良く知られている事実であり、本発明を実施して得た結晶性半導体膜は、セコ・エッチングで顕在化するような結晶粒界もしくは欠陥が実質的に存在しないことに大きな特徴があると言える。
【００６３】
勿論、単結晶ではないため、セコ・エッチングで顕在化しない粒界や欠陥は当然あり得るが、そのような粒界や欠陥は半導体素子を作製した際の電気特性に影響を及ぼすようなものではないため、電気的に不活性と考えられる。一般的にそのような電気的に不活性な粒界とは、平面状粒界（低次もしくは高次の双晶又は対応粒界）と呼ばれるものであり、セコ・エッチングで顕在化しない粒界とは、平面状粒界であると推測される。その観点からすると、結晶粒界もしくは欠陥が実質的に存在しないということは、平面状粒界以外の結晶粒界が存在しないと言っても差し支えないと言える。
【００６４】
また、図２４は図２２（Ｂ）に示される凹部３５に形成される結晶性半導体膜の配向性を反射電子回折パターン（ＥＢＳＰ：Ｅｌｅｃｔｒｏｎ Ｂａｃｋｓｃａｔｔｅｒ ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）により求めた結果を示している。ＥＢＳＰは走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）に専用の検出器を設け、電子ビームを結晶面に照射してその菊池線からの結晶方位同定をコンピューターで画像認識させることによって、そのミクロな結晶性を表面配向のみならず、結晶の全方向に関して測定するものである（以下、この手法を便宜上ＥＢＳＰ法と呼ぶ）。
【００６５】
図２４のデータは、凹部３５においては線状に集光されたレーザー光の走査方向と平行な方向に結晶が成長していることを示している。成長の結晶方位は＜１１０＞方位が優勢（即ち、主たる配向面は｛１１０｝面である。）であるが、＜１００＞方位の成長も存在している。
【００６６】
図５（Ｃ）は、ｄ≧ｔ０２、Ｗ１，Ｗ２が１μｍと同程度か若干大きい場合であり、凹部の幅が広がると結晶性半導体膜２０５が凹部を充填し、平坦化の効果はあるが、凹部の中央付近には結晶粒界が発生する。また、第２絶縁膜上にも同様に応力が集中しここに歪みが蓄積され、結晶粒界が形成される。これは、間隔が広がることで応力緩和の効果が低減するためであると推定している。この条件では、チャネル形成領域となる半導体領域にも結晶粒界が生じる可能性があるため、好ましいものではない。
【００６７】
図５（Ｄ）は、ｄ≧ｔ０２、Ｗ１，Ｗ２が１．０μｍよりも大きい場合であり、図５（Ｃ）の状態がさらに顕在化してくる。この条件になるとかなりの確率でチャネル形成領域となる半導体領域に結晶粒界が生じるため、好ましいものではない。
【００６８】
図２３（Ａ）で示す走査電子顕微鏡（ＳＥＭ）写真は図５（Ｄ）の状態の一例を示し、１７０ｎｍの段差を設け、１．８μｍの凸部の幅と間隔を設けた下地絶縁膜上に１５０ｎｍの非晶質珪素膜を形成して結晶化した結果を示している。結晶性半導体膜の表面は結晶粒界を顕在化させるために前述のセコ液でエッチングしてある。
【００６９】
また、図２３（Ｂ）は、図２３（Ａ）の写真の模式図である。図中、４１は直線状のストライプパターンで延在する絶縁膜（第２絶縁膜）であり、その凸部４２及びその端部にはセコ・エッチングにより明確になった結晶粒界４３が集中的に発生している様子が窺える。なお、消失部分と記載された領域４４は、ストライプパターンの始点に相当する領域であり、前述の理由によりセコ・エッチングで消失してしまっている。なお、図２３（Ａ）に示した写真と対比してみると、結晶粒界は、ストライプパターンの凸部４２だけでなく凹部４５にも発生している。
【００７０】
図５（Ｅ）は、本発明においては参考例であり、ｄ＞＞ｔ０２、Ｗ１，Ｗ２が１μｍ以下の場合である。即ち、第２絶縁膜の厚さｄが凹部における非晶質半導体膜の厚さｔ０２に比べて厚すぎる場合は結晶性半導体膜２０５が凹部を充填するように形成され、第２絶縁膜２０２上には殆ど残存しない。そのため、本発明のように、第２絶縁膜上の結晶性半導体膜をソース領域とソース電極（またはドレイン領域とドレイン電極）とのコンタクト部として用いることができない。
【００７１】
以上、図５（Ａ）〜（Ｄ）を用いて説明したように、半導体素子を形成する場合、特に薄膜トランジスタにおけるチャネル形成領域を形成する場合には、図５（Ｂ）の形態が最も適していると考えられる。即ち、上述のセコ液でセコ・エッチングを施した際に、結晶粒界や欠陥が殆ど顕在化しない結晶性半導体膜、換言すれば結晶粒界及び欠陥が実質的に存在しない結晶性半導体膜をチャネル形成領域に用いることが望ましい。
【００７２】
また、ここでは結晶性半導体膜を形成する下地の凹凸形状は、第１絶縁膜と第２絶縁膜で形成する一例を示したが、ここで示す形態に限定されず同様な形状を有するものであれば代替することができる。例えば、２００ｎｍ〜２μｍ程度の厚さの絶縁膜をエッチングして所望の深さの凹部を形成しても良い。
【００７３】
なお、上記結晶化工程の際、前述のように第２絶縁膜が柔らかい絶縁膜（密度の低い絶縁膜）であると、結晶化時における半導体膜の収縮等による応力を緩和するという効果が期待できる。逆に、固い絶縁膜（密度の高い絶縁膜）であると、収縮もしくは膨張しようとする半導体膜に逆らう形で応力が発生するため、結晶化後の半導体膜に応力歪み等を残しやすく結晶欠陥の原因ともなりかねない。例えば、公知のグラフォエピタキシ技術（「Ｍ．Ｗ．Ｇｅｉｓ，Ｄ．Ｃ．Ｆｌａｎｄｅｒｓ，Ｈ．Ｉ．Ｓｍｉｔｈ：Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．３５（１９７９）ｐｐ７１」）では基板上の凹凸を固い石英ガラスで直接形成しているが、この場合において結晶Ｓｉの配向軸は［１００］軸、即ち主たる配向面は｛１００｝面であることが判明している。
【００７４】
しかしながら、本発明を実施した場合、図２４に示したように主たる配向面（最も存在頻度の高い配向面を指す。）は｛１１０｝であり、明らかに結晶形態の異なる半導体膜が形成されていることが判る。本出願人は、その相違について、基板上の凹凸を上述のＣＶＤ法やＰＶＤ法で形成した柔らかい絶縁膜であるためと推測している。即ち、下地となる第２絶縁膜を石英ガラスよりも柔らかい材質としたことにより、結晶化の際の応力の発生をより緩和できたか、もしくは凸部上の結晶性半導体膜に応力を集中させることができたと推測している。
【００７５】
なお、石英ガラスよりも柔らかい絶縁膜という意味は、例えば一般的な石英ガラス（工業的に基板として利用されている石英ガラス）よりもエッチングレートの速い絶縁膜もしくは硬度の低い絶縁膜という意味である。これらエッチングレート及び硬度に関しては、あくまで石英ガラスとの相対比較で決めれば良いので、エッチングレートの測定条件や硬度の測定条件に依存しない。
【００７６】
例えば、第２絶縁膜として酸窒化珪素膜を用いるのであれば、ＳｉＨ４ガス、Ｎ２Ｏガスを原料として用いたプラズマＣＶＤ法で成膜した酸窒化珪素膜が好ましい。当該酸窒化珪素膜は、フッ化水素アンモニウム（ＮＨ４ＨＦ２）を７．１３％とフッ化アンモニウム（ＮＨ４Ｆ）を１５．４％含む混合水溶液の２０℃におけるエッチングレートが１１０〜１３０ｎｍ／ｍｉｎ（５００℃、１時間＋５５０℃、４時間の熱処理後では、９０〜１００ｎｍ／ｍｉｎ）である。
【００７７】
また、第２絶縁膜として窒酸化珪素膜を用いるのであれば、ＳｉＨ４ガス、ＮＨ３ガス、Ｎ２Ｏガスを原料として用いたプラズマＣＶＤ法で成膜した窒酸化珪素膜が好ましい。当該窒酸化珪素膜は、フッ化水素アンモニウム（ＮＨ４ＨＦ２）を７．１３％とフッ化アンモニウム（ＮＨ４Ｆ）を１５．４％含む混合水溶液の２０℃におけるエッチングレートが６０〜７０ｎｍ／ｍｉｎ（５００℃、１時間＋５５０℃、４時間の熱処理後では、４０〜５０ｎｍ／ｍｉｎ）である。
【００７８】
以上のように、絶縁膜により凹部及び凸部を有する直線状のストライプパターンを形成し、その上に非晶質半導体膜を堆積し、レーザー光の照射により溶融状態を経て結晶化させることにより凹部に半導体を流し込み凝固させ、凹部以外の領域に結晶化に伴う歪み又は応力を集中させることができ、結晶粒界など結晶性の悪い領域を選択的に形成することが可能となる。そして、結晶性の良い半導体領域を薄膜トランジスタのチャネル形成領域等のキャリア移動が行われる領域とし、結晶性の悪い半導体領域を電極とのコンタクト部として活用することが本発明の特徴である。
【００７９】
即ち、凹部に複数の結晶方位を有し結晶粒界が形成されることなく、直線状のストライプパターンが延在する方向と平行な方向に延在する複数の結晶粒が集合した結晶性半導体膜を形成することができる。このような結晶性半導体膜でチャネル形成領域が配設されるようにトランジスタを形成することにより、高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さいトランジスタ又はそのトランジスタ群により構成される半導体装置を形成することができる。
【００８０】
［実施の形態２］
本発明の結晶性半導体膜の形成において、実施の形態１で示すように非晶質半導体膜にレーザー光を照射して結晶化させる方法の他に、固相成長により結晶化した後さらにレーザー光を照射して溶融再結晶化しても良い。
【００８１】
例えば、図１（Ｂ）において非晶質半導体膜１０６を形成した後、当該非晶質半導体膜（例えば非晶質珪素膜）の結晶化温度を低温化させ配向性を向上させるなど、結晶化を促進する触媒作用のある金属元素としてＮｉを添加する。
【００８２】
当該技術については、本出願人による特開平１１−３５４４４２号等に詳しい。Ｎｉを添加して形成した結晶性半導体膜は、主たる配向面が｛１１０｝面であるという特徴を有し、このような結晶性半導体膜を薄膜トランジスタのチャネル形成領域に用いると、電子移動度とホール移動度が共に大幅に向上し、ひいてはＮチャネル型トランジスタ及びＰチャネル型トランジスタの電界効果移動度が大幅に向上するという特徴を有する。特にホール移動度の向上に伴うＰチャネル型トランジスタの電界効果移動度の向上は特筆すべきものであり、主たる配向面を｛１１０｝とする利点の一つである。
【００８３】
また、Ｎｉの添加法に限定はなく、スピン塗布法、蒸着法、スパッタ法などを適用するこができる。スピン塗布法による場合には酢酸ニッケル塩が５ｐｐｍの水溶液を塗布して金属元素含有層を形成する。勿論、触媒元素はＮｉに限定されるものではなく、他の公知の材料を用いても良い。
【００８４】
その後、５８０℃にて４時間の加熱処理により非晶質半導体膜１０６を結晶化させる。この結晶化した半導体膜に対し、レーザー光又はそれと同等な強光を照射して溶融させ再結晶化する。こうして、図２（Ａ）と同様に表面がほぼ平坦化された結晶性半導体膜を得ることができる。この結晶性半導体膜も同様に成長端や結晶粒界１１０が形成された領域が形成される。
【００８５】
レーザー光の被照射体として結晶化した半導体膜を用いる利点はその半導体膜の光吸収係数の変動率にあり、結晶化した半導体膜にレーザー光を照射して溶融させたとしても光吸収係数は殆ど変動しない。よって、レーザー照射条件のマージンを広くとることができる。
【００８６】
こうして形成された結晶性半導体膜には金属元素が残存するが、ゲッタリング処理により取り除くことができる。この技術の詳細については、特願２００１−０１９３６７号出願（又は特願２００２−０２０８０１号出願）を参照されたい。また、このゲッタリング処理に伴う加熱処理は、結晶性半導体膜の歪みを緩和するという効果も合わせ持っている。
【００８７】
その後、実施の形態１と同様に凹部の結晶性半導体膜をチャネル形成領域とし、かつ、凸部の結晶性半導体膜をソース領域もしくはドレイン領域として用いた薄膜トランジスタを形成する。凹部の結晶性半導体膜は、複数の結晶方位を有し結晶粒界が形成されていないという特徴を有しているため、高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さいトランジスタ又はそのトランジスタ群により構成される半導体装置を形成することができる。
【００８８】
［実施の形態３］
次に、本実施の形態において凹部を有する下地絶縁膜上に結晶性珪素膜を形成し、その凹部に形成された半導体領域にチャネル形成領域が配設されるトランジスタを作製する一形態を図面を用いて説明する。尚、本実施の形態の係る各図面において、（Ａ）は上面図、（Ｂ）以降はそれに対応する各部位の縦断面図を示す。
【００８９】
図６において、ガラス基板３０１上に３０〜３００ｎｍの窒化珪素、窒素含有量が酸素含有量よりも大きな酸窒化珪素、窒化アルミニウム、又は酸窒化アルミニウムでなる第１絶縁膜３０２を形成する。その上に凹部及び凸部を有する直線状のストライプパターンを、酸化珪素又は酸窒化珪素から成る第２絶縁膜３０３により形成する。酸化珪素膜はプラズマＣＶＤ法でＴＥＯＳとＯ２とを混合し、反応圧力４０Ｐａ、基板温度４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．６Ｗ／ｃｍ２で放電させ１０〜３０００ｎｍ、好ましくは１００〜２０００ｎｍの厚さに堆積し、その後エッチングにより凹部３０４を形成する。凹部の幅は、特にチャネル形成領域が配置される場所において、０．０１〜１μｍ、好ましくは０．０５〜０．２μｍで形成する。
【００９０】
次に、第１絶縁膜３０２及び第２絶縁膜３０３上に酸化膜又は酸窒化珪素膜から成る第３絶縁膜３０５と非晶質珪素膜３０６を同一のプラズマＣＶＤ装置を用い大気に触れさせることなく連続的に成膜する。非晶質珪素膜３０５は珪素を主成分に含む半導体膜で形成し、プラズマＣＶＤ法でＳｉＨ４を原料気体として用い形成する。この段階では、図６（Ｂ）に示されるように凹部３０４の底面及び側面を被覆して平坦でない表面形状が形成される。
【００９１】
結晶化は連続発振レーザー光を照射して行う。図７はその結晶化後の状態を示している。結晶化の条件は連続発振モードのＹＶＯ４レーザー発振器を用い、その第２高調波（波長５３２ｎｍ）の出力５〜１０Ｗを、光学系にて短手方向に対する長手方向の比が１０以上である線状レーザー光に集光し、且つ長手方向に均一なエネルギー密度分布を有するように集光し、５〜２００ｃｍ／ｓｅｃの速度で走査して結晶化させる。均一なエネルギー密度分布とは、完全に一定であるもの以外を排除することではなく、エネルギー密度分布において許容される範囲は±１０％である。
【００９２】
線状に集光されたレーザー光の強度分布はその強度分布が長さの長い方向（図２（Ａ）におけるＸ軸方向）において均一であることが望ましい。これは加熱される半導体の温度をレーザー光の照射領域全体で均一にすることが目的である。線状に集光されたレーザー光のＸ軸方向に温度分布が生じると、半導体膜の結晶成長の方向をレーザー光の走査方向に規定することができなくなるためである。直線状のストライプパターンは線状に集光されたレーザー光の照射領域の走査方向と合わせて配列させておくことで、結晶の成長方向と、全てのトランジスタのチャネル長方向とを合わせることができる。これによりトランジスタの素子間の特性ばらつきを小さくすることができる。
【００９３】
また、線状に集光されたレーザー光による結晶化は、１回の走査（即ち、一方向）のみで完了させても良いし、より結晶性を高めるためには往復走査しても良い。さらに、レーザー光により結晶化した後、フッ酸などによる酸化物除去、或いは、アンモニア過酸化水素水処理などアルカリ溶液により珪素膜の表面を処理し、エッチング速度の速い品質の悪い部分を選択的に除去して、再度同様の結晶化処理を行っても良い。このようにして、結晶性を高めることができる。
【００９４】
この条件でレーザー光を照射することにより、非晶質半導体膜は瞬間的に溶融し結晶化させる。実質的には溶融帯が移動しながら結晶化が進行する。溶融した珪素は表面張力が働いて凹部に凝集し固化する。これにより、図７に示すように凹部３０４を充填する形態で表面が平坦な結晶性半導体膜３０７が形成される。
【００９５】
その後、図８に示すように、結晶性半導体膜３０７をエッチングし、薄膜トランジスタの活性層となる半導体領域３０８〜３１０を形成する。なお、図８は、半導体領域３０８〜３１０の形状を限定的に示すものではなく、実施の形態１で述べた如く、所定のデザインルールに従う範囲内において、特に限定されるものではない。
【００９６】
結晶性半導体膜３０７はフッ素系のガスと酸素とをエッチングガスとして用いることにより第３絶縁膜３０５と選択性をもってエッチングすることができる。勿論、第３絶縁膜３０５がエッチングされてしまってもその下にある第１絶縁膜３０２や第２絶縁膜３０３との選択性さえ確保できれば何ら問題はない。
【００９７】
なお、エッチングガスとしては、ＣＦ４とＯ２の混合ガスやＮＦ３ガスを用いたプラズマエッチング法により行っても良いし、ＣｌＦ３ガス等のフッ化ハロゲンガスを励起しないで用いたプラズマレスのガスエッチングを行っても良い。プラズマレスのガスエッチングは、結晶性半導体膜にプラズマダメージを与えないで済むので結晶欠陥の抑制により効果的な手法である。
【００９８】
次に、実施の形態１で図３を用いて説明したようにレジストマスク（図示せず）を設け、半導体領域３０８〜３０９のチャネル形成領域となる部分を薄膜化する。この薄膜化工程は、ＣＦ４ガスとＯ２ガスとの混合ガスを用いれば良い。そして、薄膜化が終了したら、レジストマスクを除去した後、図４を用いて説明したように半導体領域をマスクにして自己整合的に第３絶縁膜３０５及び第２絶縁膜３０３をエッチングして図９に示す状態を得る。図９において、３０８ａ〜３１０ａは、それぞれチャネル形成領域となる部分を薄膜化した半導体領域である。勿論、図９（Ｃ）に示すように、図９（Ａ）をＣ−Ｃ’で切断した断面には、第２絶縁膜３０３が残存しており、半導体領域も薄膜化前の膜厚で残っている。
【００９９】
次に、図１０に示すように、半導体領域３０８ａ〜３１０ａを覆うように第４絶縁膜（ゲート絶縁膜として機能する。）３１１、ゲート電極として用いる導電膜３１２、３１３を形成する。第４絶縁膜３１１は、実施の形態１で説明した酸化珪素膜、窒化珪素膜、酸窒化珪素膜、窒酸化珪素膜、窒化アルミニウム膜、窒酸化アルミニウム膜、酸窒化アルミニウム膜もしくは酸化アルミニウム膜のいずれを用いても良いし、これらを適宜組み合わせた積層膜としても良い。
【０１００】
ゲート絶縁膜のカバレッジを良くするためには、酸化珪素膜ならばＴＥＯＳを用いた酸化珪素膜が好ましく、窒酸化アルミニウム膜であればＲＦスパッタ法で形成した窒酸化アルミニウム膜を用いたり、当該窒酸化アルミニウム膜と酸化珪素膜の積層膜（酸化珪素膜は、活性層となる半導体膜を過酸化水素で酸化させたものであっても良い。）を用いたりすると良い。
【０１０１】
また、ゲート電極として用いる導電膜３１２、３１３はタングステン又はタングステンを含有する合金や、アルミニウム又はアルミニウム合金などで形成する。
【０１０２】
次に、図１１に示すように、半導体領域３０８ａ〜３１０ａに一導電型の不純物領域３１４〜３１９を形成する。ここでは、便宜的にｎ型不純物領域３１４、３１５、３１８及び３１９、ｐ型不純物領域３１６及び３１７を設けるものとする。これらの不純物領域はゲート電極として用いる導電膜３１２、３１３をマスクとして自己整合的に形成しても良いし、フォトレジストなどでマスキングして形成しても良い。不純物領域３１４〜３１９はソース及びドレイン領域を形成し、必要に応じて低濃度ドレイン領域（一般的にはＬＤＤ領域と呼ばれる。）を設けることもできる。
【０１０３】
この不純物領域３１４〜３１９は不純物イオンを電界で加速して半導体領域に注入するイオン注入法又はイオンドーピング法などが適用される。この場合において、注入するイオン種の質量分離の有無は本発明を適用する上で本質的な問題とはならない。
【０１０４】
この時、半導体領域３０８ａ〜３１０ａのうち、ゲート電極３１２、３１３の下にあり、かつ、凹部３０４に形成された半導体領域３２０が、本発明の薄膜トランジスタのチャネル形成領域となる。
【０１０５】
そして、図１２に示すように５０〜１００ｎｍ程度の水素を含有する窒化珪素膜又は酸窒化珪素膜による第５絶縁膜（パッシベーション膜として機能する。）３２１を形成する。この状態で４００〜４５０℃に熱処理をすることにより窒化珪素膜又は酸窒化珪素膜が含有する水素が放出され島状の半導体膜に対する水素化を行うことができる。
【０１０６】
次いで、酸化珪素膜などで形成する第６絶縁膜（層間絶縁膜として機能する。）３２２を形成し、不純物領域３１４〜３１９に接続する配線３２３〜３２７を形成する。こうしてｎチャネル型トランジスタ３２８、３３０及びｐチャネル型トランジスタ３２９を形成することができる。
【０１０７】
図１２に示されるｎチャネル型トランジスタ３２８及びｐチャネル型トランジスタ３２９は、複数のチャネル形成領域３２０が並列に配設され、かつ、一対の不純物領域３１４と３１５（または３１６と３１７）との間に連接して設けられたマルチチャネル型のトランジスタを示している。具体的には、ｎチャネル型マルチチャネルトランジスタ３２８と、ｐチャネル型マルチチャネルトランジスタ３２９とでＣＭＯＳ構造の基本回路であるインバータ回路を構成する一例を示している。この構成において並列に配設するチャネル形成領域の数に限定はなく、必要に応じて複数個配設すれば良い。例えば、ｎチャネル型トランジスタ３３０のようにシングルチャネルとしても良い。
【０１０８】
［実施の形態４］
本実施の形態では、半導体装置の画素部において、スイッチング素子として機能する薄膜トランジスタと各画素に蓄積すべき電荷を保持するための保持容量とを形成する例について説明する。具体的には、凹部を有する下地絶縁膜上に結晶性珪素膜を形成し、その凹部に形成された半導体領域にチャネル形成領域が配設される薄膜トランジスタを形成し、かつ、凹部に形成された他の半導体領域を一方の電極として含む保持容量を形成する例を示す。尚、本実施の形態の係る各図面において、（Ａ）は上面図、（Ｂ）以降はそれに対応する各部位の縦断面図を示す。
【０１０９】
図６において、ガラス基板３０１上に３０〜３００ｎｍの窒化珪素、窒素含有量が酸素含有量よりも大きな酸窒化珪素、窒化アルミニウム、又は酸窒化アルミニウムでなる第１絶縁膜３０２を形成する。その上に凹部及び凸部を有する直線状のストライプパターンを、酸化珪素又は酸窒化珪素から成る第２絶縁膜３０３により形成する。酸化珪素膜はプラズマＣＶＤ法でＴＥＯＳとＯ２とを混合し、反応圧力４０Ｐａ、基板温度４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．６Ｗ／ｃｍ２で放電させ１０〜３０００ｎｍ、好ましくは１００〜２０００ｎｍの厚さに堆積し、その後エッチングにより凹部３０４を形成する。凹部の幅は、特にチャネル形成領域が配置される場所において、０．０１〜１μｍ、好ましくは０．０５〜０．２μｍで形成する。
【０１１０】
次に、第１絶縁膜３０２及び第２絶縁膜３０３上に酸化膜又は酸窒化珪素膜から成る第３絶縁膜３０５と非晶質珪素膜３０６を同一のプラズマＣＶＤ装置を用い大気に触れさせることなく連続的に成膜する。非晶質珪素膜３０５は珪素を主成分に含む半導体膜で形成し、プラズマＣＶＤ法でＳｉＨ４を原料気体として用い形成する。この段階では、図６（Ｂ）に示されるように凹部３０４の底面及び側面を被覆して平坦でない表面形状が形成される。
【０１１１】
結晶化は連続発振レーザー光を照射して行う。図７はその結晶化後の状態を示している。結晶化の条件は連続発振モードのＹＶＯ４レーザー発振器を用い、その第２高調波（波長５３２ｎｍ）の出力５〜１０Ｗを、光学系にて短手方向に対する長手方向の比が１０以上である線状レーザー光に集光し、且つ長手方向に均一なエネルギー密度分布を有するように集光し、５〜２００ｃｍ／ｓｅｃの速度で走査して結晶化させる。均一なエネルギー密度分布とは、完全に一定であるもの以外を排除することではなく、エネルギー密度分布において許容される範囲は±１０％である。
【０１１２】
線状に集光されたレーザー光の強度分布はその強度分布が長さの長い方向（図２（Ａ）におけるＸ軸方向）において均一であることが望ましい。これは加熱される半導体の温度をレーザー光の照射領域全体で均一にすることが目的である。線状に集光されたレーザー光のＸ軸方向に温度分布が生じると、半導体膜の結晶成長の方向をレーザー光の走査方向に規定することができなくなるためである。直線状のストライプパターンは線状に集光されたレーザー光の照射領域の走査方向と合わせて配列させておくことで、結晶の成長方向と、全てのトランジスタのチャネル長方向とを合わせることができる。これによりトランジスタの素子間の特性ばらつきを小さくすることができる。
【０１１３】
また、線状に集光されたレーザー光による結晶化は、１回の走査（即ち、一方向）のみで完了させても良いし、より結晶性を高めるためには往復走査しても良い。さらに、レーザー光により結晶化した後、フッ酸などによる酸化物除去、或いは、アンモニア過酸化水素水処理などアルカリ溶液により珪素膜の表面を処理し、エッチング速度の速い品質の悪い部分を選択的に除去して、再度同様の結晶化処理を行っても良い。このようにして、結晶性を高めることができる。
【０１１４】
この条件でレーザー光を照射することにより、非晶質半導体膜は瞬間的に溶融し結晶化させる。実質的には溶融帯が移動しながら結晶化が進行する。溶融した珪素は表面張力が働いて凹部に凝集し固化する。これにより、図７に示すように凹部３０４を充填する形態で表面が平坦な結晶性半導体膜３０７が形成される。
【０１１５】
その後、図２８に示すように、結晶性半導体膜３０７をエッチングし、薄膜トランジスタの活性層となる半導体領域３５８及び保持容量の一方の電極（下部電極）となる半導体領域３５９を形成する。なお、図２８は、半導体領域３５８、３５９の形状を限定的に示すものではなく、実施の形態１で述べた如く、所定のデザインルールに従う範囲内において、特に限定されるものではない。
【０１１６】
結晶性半導体膜３０７はフッ素系のガスと酸素とをエッチングガスとして用いることにより第３絶縁膜３０５と選択性をもってエッチングすることができる。勿論、第３絶縁膜３０５がエッチングされてしまってもその下にある第１絶縁膜３０２や第２絶縁膜３０３との選択性さえ確保できれば何ら問題はない。なお、エッチングガスとしては、ＣＦ４とＯ２の混合ガスやＮＦ３ガスを用いたプラズマエッチング法により行っても良いし、ＣｌＦ３ガス等のフッ化ハロゲンガスを励起しないで用いたプラズマレスのガスエッチングを行っても良い。プラズマレスのガスエッチングは、結晶性半導体膜にプラズマダメージを与えないで済むので結晶欠陥の抑制により効果的な手法である。
【０１１７】
次に、実施の形態１で図３を用いて説明したようにレジストマスク（図示せず）を設け、半導体領域３５８のチャネル形成領域となる部分及び半導体領域３５９のストライプパターンになっている部分を薄膜化する。この薄膜化工程は、ＣＦ４ガスとＯ２ガスとの混合ガスを用いれば良い。そして、薄膜化が終了したら、レジストマスクを除去した後、図４を用いて説明したように半導体領域をマスクにして自己整合的に第３絶縁膜３０５及び第２絶縁膜３０３をエッチングして図２９に示す状態を得る。図２９において、３５８ａ、３５９ａは、それぞれチャネル形成領域となる部分及びストライプパターンとなっている部分を薄膜化した半導体領域である。勿論、図２９（Ｃ）に示すように、図２９（Ａ）をＣ−Ｃ’で切断した断面には、第２絶縁膜３０３が残存しており、半導体領域も薄膜化前の膜厚で残っている。
【０１１８】
次に、図３０に示すように、半導体領域３５８ａ、３５９ａを覆うようにゲート絶縁膜３６０、ゲート配線（ゲート電極としても機能する。）３６１及び容量配線３６２を形成する。ゲート絶縁膜３６０は、実施の形態１で説明した酸化珪素膜、窒化珪素膜、酸窒化珪素膜、窒酸化珪素膜、窒化アルミニウム膜、窒酸化アルミニウム膜、酸窒化アルミニウム膜もしくは酸化アルミニウム膜のいずれを用いても良いし、これらを適宜組み合わせた積層膜としても良い。ゲート絶縁膜のカバレッジを良くするためには、酸化珪素膜ならばＴＥＯＳを用いた酸化珪素膜が好ましく、窒酸化アルミニウム膜であればＲＦスパッタ法で形成した窒酸化アルミニウム膜を用いたり、当該窒酸化アルミニウム膜と酸化珪素膜の積層膜（酸化珪素膜は、活性層となる半導体膜を過酸化水素で酸化させたものであっても良い。）を用いたりすると良い。また、ゲート電極３６１及び容量配線３６２はタングステン又はタングステンを含有する合金や、アルミニウム又はアルミニウム合金などで形成する。
【０１１９】
この状態において、第１の結晶性半導体領域を含む半導体領域３５９ａ、ゲート絶縁膜３６０及び容量配線３６２で保持容量が構成される。即ち、半導体領域３５９ａは一方の電極として、ゲート絶縁膜３６０は誘電体として、容量配線３６２は他方の電極として、それぞれ保持容量の部分としての機能を果たしている。
【０１２０】
次に、図３１に示すように、半導体領域３５８ａ、３５９ａに一導電型の不純物領域３６３、３６４を形成する。ここでは、便宜的にｎ型不純物領域３６３、３６４を設けるものとする。これらの不純物領域はゲート電極３６１及び容量配線３６２をマスクとして自己整合的に形成しても良いし、フォトレジストなどでマスキングして形成しても良い。不純物領域３６３、３６４はスイッチング素子として機能する薄膜トランジスタのソース領域又はドレイン領域となる領域であり、必要に応じて低濃度ドレイン領域（一般的にはＬＤＤ領域と呼ばれる。）を設けることもできる。
【０１２１】
この時、半導体領域３５８ａ、３５９ａのうち、ゲート電極３６１の下にあり、かつ、凹部３５４に形成された半導体領域３６５が薄膜トランジスタのチャネル形成領域となり、容量配線３６２の下にある半導体領域３６６が保持容量の下部電極となる。
【０１２２】
そして、図３２に示すように５０〜１００ｎｍ程度の水素を含有する窒化珪素膜又は酸窒化珪素膜によるパッシベーション膜３６７を形成する。この状態で４００〜４５０℃に熱処理をすることにより窒化珪素膜又は酸窒化珪素膜が含有する水素が放出され島状の半導体膜に対する水素化を行うことができる。次いで、酸化珪素膜などで形成する層間絶縁膜３６８を形成し、不純物領域３６４に接続するデータ配線３６９及び不純物領域３６３に接続するドレイン配線３７０を形成する。なお、３７１は、不純物領域３６４とデータ配線３６９のコンタクト部であり、３７２は、不純物領域３６３とドレイン配線３７０のコンタクト部である。
【０１２３】
ここまでのプロセスを経て、ｎチャネル型薄膜トランジスタが完成する。図３２に示されるｎチャネル型薄膜トランジスタは、複数のチャネル形成領域３６５が並列に配設され、かつ、一対の不純物領域３６３と３６４との間に連接して設けられたマルチチャネル型の構造となっている。この構成において並列に配設するチャネル形成領域の数に限定はなく、必要に応じて複数個配設すれば良い。
【０１２４】
ｎチャネル型薄膜トランジスタが完成したら、さらに層間絶縁膜３７３を形成する。層間絶縁膜３７３は、公知の絶縁膜であれば如何なる材料を用いてもよく、特に平坦化の可能な有機樹脂膜が好ましい。また、必要に応じて窒化絶縁膜を有機樹脂膜と組み合わせて積層しても良い。そして、層間絶縁膜３７３の上に酸化物導電膜（代表的にはＩＴＯ）からなる画素電極３７４を形成する。こうして、スイッチング素子として機能する薄膜トランジスタ３８０と電荷保持手段として機能する保持容量３８１を有したアクティブマトリクス基板が完成する。なお、アクティブマトリクス基板とは、液晶表示装置等の半導体装置において、各種回路や画素部を形成する側の基板を指す。
【０１２５】
以上のようなプロセスで完成したアクティブマトリクス基板において、図３２（Ｂ）の保持容量３８１の部分を拡大した断面を図３３（Ａ）に示す。図３３（Ａ）において、Ｃｓと記載された部分にはコンデンサ（保持容量と言ってもよい。）が形成されており、半導体領域３６６の側面及び上面の計３辺にそれぞれ３つのコンデンサが形成される。本実施の形態では、半導体領域３６６が３つ並列に設けられているため、Ｃｓと記載されるコンデンサは計９つ形成されていることになる。
【０１２６】
図３３（Ｂ）は、図３３（Ａ）に示す保持容量の等価的な模式図である。半導体領域３６６の高さをｄとし、幅をＷとした時、模式図における半導体領域３６６の等価的な長さＬは、Ｌ＝６ｄ＋３Ｗ１で表される。即ち、本発明を実施して得られる半導体装置においては、半導体領域３１６の側面及び上面に個々に保持容量を形成することで、全体として保持容量の占有面積を小さくでき、かつ、高密度の電荷を蓄えることが可能となる。そのため、画素内の占有面積を小さくできることに伴い画素の開口率（または有効表示領域）を大きくすることができるという利点がある。
【０１２７】
［実施の形態５］
実施の形態３、４において、トランジスタはシングルドレイン構造で示されているが、低濃度ドレイン（ＬＤＤ）を設けても良い。図１３はＬＤＤ構造を持ったｎチャネル型マルチチャネルトランジスタの一例を示している。
【０１２８】
図１３（Ａ）で示すトランジスタの構造はゲート電極を窒化チタン又は窒化タンタルなど窒化物金属３４０ａとタングステン又はタングステン合金など高融点金属３４０ｂで形成する一例であり、ゲート電極３４０ｂの側面にスペーサ３４１を設けている。スペーサ３４１は酸化珪素などの絶縁体で形成しても良いし、導電性を持たせるためにｎ型の多結晶珪素で形成しても良く、異方性ドライエッチングにより形成する。ＬＤＤ領域３４２ａ、３４２ｂはこのスペーサを形成する前に形成することにより、ゲート電極３４０ｂに対し自己整合的に形成することができる。スペーサを導電性材料で形成した場合には、ＬＤＤ領域３４２ａ、３４２ｂが実質的にゲート電極と重畳するゲート・オーバーラップＬＤＤ（Ｇａｔｅ−Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造とすることができる。
【０１２９】
一方、図１３（Ｂ）はゲート電極３４０ａを設けない構造であり、この場合はＬＤＤ構造となる。
【０１３０】
図１３（Ｃ）は、ｎ型不純物領域３１５（実施の形態４における３６３）に隣接してＬＤＤ領域を形成するｎ型不純物領域３４４が形成されている。ゲート電極３４３は下層側ゲート電極３４３ａ、上層側ゲート電極３４３ｂの二層構造であり、ｎ型不純物領域３１４、３１５（実施の形態４における３６４、３６３）及びＬＤＤ領域３４４ａ、３４４ｂを自己整合的に形成することができる。このようなゲート電極と不純物領域、及びその作製方法の詳細については、特願２０００−１２８５２６号出願又は特願２００１−０１１０８５号出願を参照されたい。
【０１３１】
いずれにしても、このようなゲート構造により自己整合的にＬＤＤ領域を形成する構造は、特にデザインルールを微細化する場合において有効である。ここでは単極性のトランジスタ構造を示したが、実施の形態３または４と同様にＣＭＯＳ構造を形成することもできる。
【０１３２】
尚、本実施の形態においてゲート電極及びＬＤＤ領域の構成以外は、実施の形態３または４と同じであり詳細な説明は省略する。
【０１３３】
［実施の形態６］
本実施の形態は、実施の形態１で説明した構成とは別の実施形態であって、電極として機能する一導電型の不純物領域をそのまま配線としても利用したことを特徴とする発明に関する。当該実施の形態は、コンタクト部の数を減らして設計マージンの縮小による集積度の向上を図るとともに歩留まりの向上を図るものである。
【０１３４】
説明には図１４を用いる。図１４（Ａ）は上面図であり、図１４（Ｂ）〜（Ｆ）は各々該当個所の断面図を示している。なお、実施の形態１における図１１の状態に対応する図である。この状態に至る過程およびその後のトランジスタ形成過程については、実施の形態３を参照すれば良い。
【０１３５】
図１４（Ａ）において、４０１〜４０５は一導電型の不純物領域であり、４０１及び４０２はそれぞれＰチャネル型トランジスタのソース領域及びドレイン領域、４０３及び４０４はそれぞれＮチャネル型トランジスタのソース領域であり、４０５はＮチャネル型トランジスタのドレイン領域として機能する。この時、ドレイン領域４０５が二つのトランジスタを電気的に接続する配線として機能している点に特徴がある。
【０１３６】
本発明の特徴として、結晶性の悪い半導体領域も電極として活用することができるため、本実施の形態のように、配線として活用することでコンタクト部の数を減らすことができる上、コンタクト形成のための設計マージンを拡げることができる。そのため、特に微細化が進んだ論理回路を形成する際には、非常に有効である。
【０１３７】
なお、本実施の形態は一例に過ぎず、本発明において、一導電型の不純物領域を電極だけでなく配線として用いることができるという技術思想を開示するものである。従って、実施の形態１〜５に開示されたいずれの技術と組み合わせても本実施の形態で述べた効果を得ることができる。
【０１３８】
［実施の形態７］
本実施の形態は、実施の形態１で説明した構成とは別の実施形態であって、一導電型の不純物領域を配線として用いることにより複数個のトランジスタを直列に接続した構成のトランジスタを形成することを特徴とする発明に関する。当該実施の形態は、ソース領域及びドレイン領域の間に複数のチャネル形成領域を有するトランジスタを得ることも可能であることを開示するものであって、本発明のさらなる実施形態を示すものである。
【０１３９】
説明には図１５を用いる。図１５（Ａ）は上面図であり、図１５（Ｂ）〜（Ｆ）は各々該当個所の断面図を示している。なお、実施の形態３における図１１の状態に対応する図である。この状態に至る過程およびその後のトランジスタ形成過程については、実施の形態１を参照すれば良い。
【０１４０】
図１５（Ａ）において、４１１〜４１８は一導電型の不純物領域であり、４１１及び４１４はそれぞれＰチャネル型トランジスタのソース領域及びドレイン領域、４１２及び４１３は、配線として用いられる不純物領域である。なお、本発明の特徴として、不純物領域４１２、４１３の占有面積を大きくできるため、当該部分を単に配線として用いても良いし、面積を拡げて電極として用いることも可能である。また、屈曲した形状に加工して保護回路としての機能を持たせることも可能である。
【０１４１】
また、４１５はシングルチャネルのＮチャネル型トランジスタのソース領域であり、４１６はそのドレイン領域である。さらに、当該ドレイン領域４１６をソース領域とし、かつ、不純物領域４１８をドレイン領域とするトランジスタが構成される。この場合、不純物領域４１７は配線として機能する。当該トランジスタは、併せて三つのチャネル形成領域を有するが、うち二つが並列に設けられ、かつ、残りの一つと直列に接続された構成となっている。勿論、本実施の形態は、当該トランジスタの構造に限定されるものではない。
【０１４２】
なお、本実施の形態は一例に過ぎず、本発明において、一導電型の不純物領域を電極だけでなく配線として用いることができるという技術思想を開示するものである。従って、実施の形態１〜６に開示されたいずれの技術と組み合わせても良い。
【０１４３】
［実施の形態８］
本実施の形態は、実施の形態１で説明した構成とは別の実施形態であって、一導電型の不純物領域を配線として用いることにより複数個のトランジスタを直列に接続した構成のトランジスタを形成することを特徴とする発明に関する。当該実施の形態は、ソース領域及びドレイン領域の間に複数のチャネル形成領域を有するトランジスタを得ることも可能であることを開示するものであって、本発明のさらなる実施形態を示すものである。
【０１４４】
説明には図３４を用いる。図３４（Ａ）は上面図であり、図３４（Ｂ）、（Ｃ）は各々該当個所の断面図を示している。なお、実施の形態４における図３１の状態に対応する図である。この状態に至る過程およびその後のトランジスタ形成過程については、実施の形態１を参照すれば良い。
【０１４５】
図３４（Ａ）において、４５１及び４５２はそれぞれｎチャネル型薄膜トランジスタのソース領域及びドレイン領域であり、４５３はチャネル形成領域である。また、４５４は保持容量の一方の電極として機能する半導体領域である。この場合、不純物領域４５１と４５２との間には３つのチャネル形成領域４５３が設けられており、薄膜トランジスタがオフ状態となっている際のオフ電流（リーク電流ともいう。）を低減させる冗長設計となっている。勿論、本実施の形態は、当該トランジスタの構造に限定されるものではない。
【０１４６】
なお、本実施の形態は一例に過ぎず、本発明において、一導電型の不純物領域を電極だけでなく配線として用いることができるという技術思想を開示するものである。従って、実施の形態１〜６に開示されたいずれの技術と組み合わせても良い。
【０１４７】
［実施の形態９］
本発明のトランジスタにおいて、下層側に導電層を設けることにより、所謂基板バイアスを印加することが可能となる。トランジスタの作製方法は実施の形態３または４に従うものであるが、その差異について図１６を用いて説明する。
【０１４８】
図１６（Ａ）において、基板上には第１絶縁膜８０２として窒化珪素膜を形成し、その上にタングステン膜８０３をスパッタリング法にて形成する。特に窒化珪素膜は高周波スパッタリング法で形成すると緻密な膜を形成することが可能である。第２絶縁膜８０４は酸化珪素膜で形成する。酸化珪素膜はエッチングにより図示するように凹部を形成するが、下地のタングステン膜との選択比は３０程度あるので容易に加工できる。
【０１４９】
この上に、第３絶縁膜８０５として酸窒化珪素膜と非晶質珪素膜８０６を連続して形成し、該非晶質半導体膜８０６を溶融結晶化し、図１６（Ｂ）で示すように結晶性珪素膜８０７を形成する。その後、図１６（Ｃ）に示すようにトランジスタのチャネル形成領域８０８をエッチングにより形成し、ゲート絶縁膜８０９、ゲート電極８１０を形成する。タングステン膜８０３上にはゲート絶縁膜８０９が形成されるので、ゲート電極８１０と短絡することはない。
【０１５０】
このような形態において、タングステン膜８０３を接地電位に固定すると、トランジスタのしきい値電圧のばらつきを小さくすることができる。また、ゲート電極８１０と同電位を印加して駆動すると、オン電流を増加させることができる。
【０１５１】
また、放熱効果を高めるためには、図１７で示すようにタングステン膜８０３の上層に、酸窒化アルミニウム膜（又は窒化アルミニウム膜）８１１を形成すると良い。これらの膜を設ける目的は、エッチング加工の選択比を確保することにある。即ち、ＣＨＦ３などフッ素系のエッチングガスで第２絶縁膜８０４である酸化珪素を除去して、且つ下地のタングステン膜８０３を露出させないためには、窒化珪素膜では選択比が小さく、窒化アルミニウム膜又は酸窒化アルミニウムが適している。
【０１５２】
本実施の形態は、凸部及び凹部を形成する第２絶縁膜の下に導電膜を設けることにより放熱効果や実際の動作時のしきい値制御を図る構成を開示するものであり、実施の形態１〜６に開示される構成との組み合わせは可能であり、組み合わせたことによって本実施の形態に記載の効果を付与することができる。
【０１５３】
［実施の形態１０］
本実施の形態では、実施の形態３において、薄膜トランジスタの活性層３０８を形成する工程の前に結晶性半導体膜３０７の一部（後にチャネル形成領域となる部分）をエッチングして薄膜化する例を示す。
【０１５４】
まず実施の形態３に示した作製方法に従って、図８に示す状態を得る。次に、結晶性半導体膜３０７のうち、後にソース領域またはドレイン領域となる半導体領域の上にレジストマスクを形成する。
【０１５５】
そして、レジストマスクをマスクとしてドライエッチング法またはウェットエッチング法により結晶性半導体膜３０７をエッチングし、下地となる第３絶縁膜３０５を露出させる。この工程により凹部のみに選択的に結晶性半導体膜を残存させることができる。また、レジストマスクの下には元の膜厚で結晶性半導体膜が残存する。本実施の形態は、結晶性半導体膜を薄膜トランジスタのチャネル形成領域として用い、結晶性半導体膜を薄膜トランジスタのソース領域またはドレイン領域として用いることを特徴とする。
【０１５６】
なお、上記エッチング工程は、化学的手法だけでなく、ＣＭＰ（ケミカルメカニカルポリッシング）の如き機械的研磨法を用いても良い。また、化学的手法及び機械的手法を併用しても構わない。
【０１５７】
本実施の形態によれば、第２絶縁膜３０３により自己整合的にチャネル形成領域を形成することができるため、パターンずれによって第２絶縁膜の凸部に誤ってチャネル形成領域が形成されることを防ぐことができ、チャネル形成領域内に結晶粒界が含まれてしまうような事態を減らすことができる。
【０１５８】
これ以降の工程については、実施の形態３の図１０以降の工程を参照にすれば良いので、本実施の形態での説明は省略する。なお、本実施の形態は、実施の形態１〜７のいずれの形態とも自由に組み合わせることが可能である。
【０１５９】
［実施の形態１１］
本実施の形態では、本発明の半導体装置として液晶表示パネル及び有機ＥＬ（エレクトロルミネッセンス）パネルを例に挙げ、それぞれの画素構造に本発明を適用した例を示す。なお、有機ＥＬ表示パネルは、有機ライトエミッティングダイオード表示パネル（ＯＬＥＤ）と呼ばれる場合もあるが、同一の対象を指す。
【０１６０】
図３５（Ａ）は液晶表示パネルの画素構造の一例であり、図３５（Ａ）において、ゲート線５０１及びデータ線５０２の交差部にはスイッチング素子としてＴＦＴ５０３が設けられる。そして、ＴＦＴ５０３の一端はデータ線５０２に接続され、他端は保持容量（Ｃｓ）５０４及び液晶素子５０５に接続される。当該構成は、実施の形態３で説明した液晶表示装置の画素構造と同一であり、本発明は、ＴＦＴ５０３の形成及び保持容量５０４の形成において、非常に有用である。即ち、特に液晶表示パネルが透過型である場合には、開口率を大きくするために素子サイズの縮小が必須であるところ、実施の形態３で説明したように、保持容量５０４は、占有面積が小さいながらも高密度に電荷を蓄積することができる。
【０１６１】
また、図３５（Ｂ）は有機ＥＬ表示パネルの画素構造の一例であり、図３５（Ｂ）において、ゲート線５１１及びデータ線５１２の交差部にはスイッチング素子としてスイッチングＴＦＴ５１３が設けられる。そして、スイッチングＴＦＴ５１３の一端はデータ線５１２に接続され、他端は保持容量（Ｃｓ）５１４及び駆動ＴＦＴ５１５のゲートに接続される。この駆動ＴＦＴ５１５のドレインは発光素子５１６に接続され、ソースは電源線５１７に接続される。当該構成において、本発明を実施して得た薄膜トランジスタは、スイッチングＴＦＴ５１３としても駆動ＴＦＴ５１５としても用いることができる。また、実施の形態４で説明したように、保持容量５１４は、占有面積が小さいながらも高密度に電荷を蓄積することができる。
【０１６２】
なお、有機ＥＬ表示パネルの回路構造は、さらに様々な例があるが、どのような回路構造であっても本発明を適用することが可能である。具体的には、電源線５１７を定電圧に保持する駆動方法であっても良いし、定電流に保持する駆動方法であっても良い。また、本出願人による特開２００１−３４３９３３または特願２００１−２８９９８３に記載される画素構造に適用することも可能である。
【０１６３】
以上のように、本発明は、基板上に容量素子を形成する必要のある半導体装置、特に画素部を有する表示パネルにおいて非常に有用な技術であり、上述した二つの例に限らず、さらに様々な形態の半導体装置に適用することができる。なお、本実施の形態は、実施の形態１〜６のいずれの構成とも組み合わせが可能である。
【０１６４】
［実施の形態１２］
本実施の形態では、本発明の半導体装置としてダイナミックランダムアクセスメモリ（ＤＲＡＭ）及び容量型ＤＡコンバータ（Ｃ−ＤＡＣ）を例に挙げ、それぞれの回路構成に本発明を適用した例を示す。
【０１６５】
図３６（Ａ）はＤＲＡＭの回路構成の一例であり、図３６（Ａ）において、ワード線５２１及びビット線５２２の交差部にはスイッチング素子としてＴＦＴ５２３が設けられる。そして、ＴＦＴ５２３の一端はビット線５２２に接続され、他端は保持容量（Ｃｓ）５２４に接続される。当該構成は、実施の形態３で説明した液晶表示装置の画素構造に似ており、実際には画素のように集積化してメモリ回路を構成する。本発明は、ＴＦＴ５２３の形成及び保持容量５２４の形成において、非常に有用である。即ち、メモリの小型化が要求されている現状を鑑みると、如何に専有面積を小さくするかが集積化の鍵であるところ、実施の形態４で説明したように、保持容量５２４は、占有面積が小さいながらも高密度に電荷を蓄積することができる。
【０１６６】
また、図３６（Ｂ）はＣ−ＤＡＣの回路構成の一例であり、３ビット分（Ｄ０、Ｄ１、Ｄ２）の入力線に対応した回路構成となっている。１ビット分について説明すると、入力線５３１に対応して、インバータ５３２、二つのトランスファゲート５３３及び容量素子５３４を基本構成とする回路が設けられた構成となっている。これら３ビット分の入力線に対応する基本回路には、それぞれ容量素子５３４〜５３６が設けられ、容量素子５３４の容量をＣで表すと、容量素子５３５の容量は２Ｃ、容量素子５３６の容量は４Ｃで表される関係にある。
【０１６７】
そして、Ｄ０、Ｄ１及びＤ２のそれぞれの入力線に入力されたデジタル信号は、最終的に出力線５３７からアナログ信号として出力される。なお、５３８はインバータとトランスファゲートを組み合わせてなるリセット回路である。
【０１６８】
このようなＣ−ＤＡＣ回路を構成した場合、容量素子５３４〜５３６は、電極間距離も等しく、誘電体の比誘電率も等しくなるため、容量をＣ、２Ｃ及び４Ｃの関係とするには容量が大きくなるほど容量素子の占有面積を大きくする他ない。このような場合に本発明を実施して容量素子を得ることができれば、占有面積の増大を防ぎながら必要十分な容量を確保することができ、高集積化されたＣ−ＤＡＣ回路を得ることが可能となる。
【０１６９】
以上のように、本発明は、基板上に容量素子を形成する必要のある半導体装置、特に容量を用いたメモリを有する表示装置においても非常に有用な技術であり、上述した二つの例に限らず、さらに様々な形態の半導体装置に適用することができる。なお、本実施の形態は、実施の形態１〜７のいずれの構成とも組み合わせが可能である。特に、実施の形態７に示した半導体装置において、同一基板上に画素部、駆動回路部及びメモリ部を形成する際に本発明は非常に有用である。
【０１７０】
［実施の形態１３］
本発明は様々な半導体装置に適用できるものであり、実施の形態１乃至１２に基づいて作製される表示パネルの形態を説明する。なお、本実施の形態に示す表示パネルの具体例としては、液晶表示パネル、ＥＬ（エレクトロルミネセンス）表示パネル、ＦＥＤ（フィールドエミッションディスプレイ）用表示パネルといった半導体素子としてトランジスタを用いる表示パネルが挙げられる。勿論、これら表示パネルは、モジュールとして市場に流通するものを含む。
【０１７１】
図１８は基板９００には画素部９０２、ゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃ、入出力端子部９０８、配線又は配線群９１７が備えられている。
【０１７２】
シールパターン９４０は、対向基板９２０と基板９００との間に密閉空間を作るためのパターンであり、液晶表示パネルなら液晶を封入し、ＥＬパネルならＥＬ材料（特に有機ＥＬ材料）を外気から保護する役割を果たす。ゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃ及び当該駆動回路部と入力端子とを接続する配線又は配線群９１７と一部が重なっていても良い。このようにすると、表示パネルの額縁領域（画素部の周辺領域）の面積を縮小させることができる。外部入力端子部には、ＦＰＣ（フレキシブルプリントサーキット）９３６が固着されている。
【０１７３】
さらに、本発明を実施して得たトランジスタを用いて各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ／ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、グラフィクス用ＬＳＩ、暗号ＬＳＩ、アンプなどが形成されたチップ９５０が実装されていても良い。これらの機能回路は、画素部９０２、ゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃとは異なるデザインルールで形成されるものであり、具体的には１μｍ以下のデザインルールが適用される。なお、上記外部入力端子部やチップ９５０は樹脂（モール樹脂等）９３７によって保護しておくと良い。また、実装の方法に限定はなく、ＴＡＢテープを用いた方式やＣＯＧ（チップオングラス）方式などが適用することができる。
【０１７４】
なお、本実施の形態において、トランジスタのゲート構造としては、図１３（Ａ）、（Ｂ）などが適している。例えば、実施の形態３乃至４で示すトランジスタは画素部９０２のスイッチング素子として、さらにゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃを構成する能動素子として適用することができる。勿論、本実施の形態は、本発明を実施して得た表示パネルの一例を示すものであり、図１８の構成に限定されるものではない。
【０１７５】
［実施の形態１４］
本実施の形態では、可撓姓を有する基体（典型的には、プラスチック基体やプラスチックフィルム）を支持基体として用い、本発明を実施して半導体装置を作製した例を示す。なお、基体上に形成される各回路構成については、実施の形態１３において図１８を用いて説明したような構成を選択することが可能である。さらに、可撓姓を有する基体を用いた半導体装置は、厚みが薄く軽量であるということに加えて、曲面を有するディスプレイや、ショーウィンドウ等などに応用することができる。よって、その用途は携帯機器のみに限られず、応用範囲は多岐にわたる。
【０１７６】
ところで、基体が非平面の場合、課題となるのは、曲率をどこまで高められるかということである。基体の曲率を高めていくと、基体上に成膜された絶縁膜に生じる応力によって、該絶縁膜上に形成される半導体素子が、所望の特性を得られなくなるという事態が生じる。特に絶縁膜の厚さが増してくるとその傾向が強い。
【０１７７】
従って、本実施の形態のように、本発明を可撓性基体に適用する場合においては、直線状のストライプパターンで延在する絶縁膜の長手方向（図２（Ａ）におけるＹ軸方向）と、基体の曲面における母線の長手方向とを等しくすることが好ましい。勿論、基体の曲面における母線の長手方向は半導体装置の用途によって異なるため、半導体装置を電子装置等に組み込んだり、ショーウィンドウに貼り合わせたりする際に、上述の点を意識して使用することが好ましいという意味である。
【０１７８】
図３７は、本発明の実施により可撓姓を有する基体を用いて作製された半導体装置を湾曲させた様子を示す。基体６０１には、画素部６０２、走査線駆動回路６０３及び信号線駆動回路６０４が形成されている。基体６０１には、後の工程における処理温度に耐え得る素材を用いる。代表的には、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＳ（ポリエチレンサルファイト）、ＰＣ（ポリカーボネート）もしくはＰＥＮ（ポリエチレンナフタレート）を用いれば良い。特に、ＰＣは耐熱性が高く、有用である。
【０１７９】
走査線駆動回路６０３及び信号線駆動回路６０４において、直線状のストライプパターンで延在する絶縁膜６０５のそれぞれの間に設けられた凹部には、本発明の実施により得られた第１の結晶性半導体領域を用いたチャネル形成領域を有する薄膜トランジスタが形成されている。そして、直線状のストライプパターンで延在する絶縁膜６０５の長手方向と、基体６０１の曲面における母線の長手方向とが矢印で示す方向に一致している。このようにすることでえ、上述の応力を分散させることができ、薄膜トランジスタへの応力の影響を軽減することができる。
【０１８０】
なお、本実施の形態は、半導体装置の一例であり、実施の形態１〜１３と自由に組み合わせて実施することが可能である。また、組み合わせによって他の実施の形態の効果を損なうものではなく、結晶性の良い半導体膜を形成することが困難な可撓性基体上において、本発明を実施する技術的意義は大きいと言える。
【０１８１】
［実施の形態１５］
本発明を用いて様々な電子装置を完成させることができる。その一例は、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話など）、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ受像器、携帯電話などが挙げられる。それらの一例を図１９に示す。なお、ここで示す電子装置はごく一例であり、これらの用途に限定するものではない。
【０１８２】
図１９（Ａ）は本発明を適用してテレビ受像器を完成させる一例であり、筐体３００１、支持台３００２、表示部３００３などにより構成されている。本発明により作製されるトランジスタは表示部３００３の他に、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりテレビ受像器を完成させることができる。
【０１８３】
図１９（Ｂ）は本発明を適用してビデオカメラを完成させた一例であり、本体３０１１、表示部３０１２、音声入力部３０１３、操作スイッチ３０１４、バッテリー３０１５、受像部３０１６などにより構成されている。本発明により作製されるトランジスタは表示部３０１２の他に、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりビデオカメラを完成させることができる。
【０１８４】
図１９（Ｃ）は本発明を適用してノート型のパーソナルコンピュータを完成させた一例であり、本体３０２１、筐体３０２２、表示部３０２３、キーボード３０２４などにより構成されている。本発明により作製されるトランジスタは表示部３０２３の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりパーソナルコンピュータを完成させることができる。
【０１８５】
図１９（Ｄ）は本発明を適用してＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）を完成させた一例であり、本体３０３１、スタイラス３０３２、表示部３０３３、操作ボタン３０３４、外部インターフェース３０３５などにより構成されている。本発明により作製されるトランジスタは表示部３０３３の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりＰＤＡを完成させることができる。
【０１８６】
図１９（Ｅ）は本発明を適用して音響再生装置を完成させた一例であり、具体的には車載用のオーディオ装置であり、本体３０４１、表示部３０４２、操作スイッチ３０４３、３０４４などにより構成されている。本発明により作製されるトランジスタは表示部３０４２の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、増幅回路など様々な集積回路がガラス上に形成し組み込むことができ、本発明によりオーディオ装置を完成させることができる。
【０１８７】
図１９（Ｆ）は本発明を適用してデジタルカメラを完成させた一例であり、本体３０５１、表示部（Ａ）３０５２、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などにより構成されている。本発明により作製されるトランジスタは表示部（Ａ）３０５２および表示部（Ｂ）３０５５の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりデジタルカメラを完成させることができる。
【０１８８】
図１９（Ｇ）は本発明を適用して携帯電話を完成させた一例であり、本体３０６１、音声出力部３０６２、音声入力部３０６３、表示部３０６４、操作スイッチ３０６５、アンテナ３０６６などにより構成されている。本発明により作製されるトランジスタは表示部３０６４の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩ、携帯電話用ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明により携帯電話を完成させることができる。
【０１８９】
［実施の形態１６］
本実施の形態では、本発明の実施に用いられるレーザー照射装置の構成について、図２０を用いて説明する。１１はレーザー発振装置である。なお、図２０では２台のレーザー発振装置を用いているが、レーザー発振装置はこの数に限定されず、３台でも４台でも良いし、それ以上であっても良い。
【０１９０】
また、レーザー発振装置１１は、チラー１２を用いてその温度を一定に保つようにしても良い。チラー１２は必ずしも設ける必要はないが、レーザー発振装置１１の温度を一定に保つことで、出力されるレーザー光のエネルギーが温度によってばらつくのを抑えることができる。
【０１９１】
また、１４は光学系であり、レーザー発振装置１１から出力された光路を変更したり、そのレーザービームの形状を加工したりして、レーザー光を集光することができる。さらに、図２０のレーザー照射装置では、光学系１４によって、複数のレーザー発振装置１１から出力されたレーザー光のレーザービームを互いに一部を重ね合わせることで、合成することができる。
【０１９２】
なお、レーザー光を一次的に完全に遮蔽することができるＡＯ変調器１３を、被処理物である基板１６とレーザー発振装置１１との間の光路に設けても良い。また、ＡＯ変調器の代わりに、アテニュエイター（光量調整フィルタ）を設けて、レーザー光のエネルギー密度を調整するようにしても良い。
【０１９３】
また、被処理物である基板１６とレーザー発振装置１１との間の光路に、レーザー発振装置１１から出力されたレーザー光のエネルギー密度を測定する手段（エネルギー密度測定手段）２０を設け、測定したエネルギー密度の経時変化をコンピューター１０において監視するようにしても良い。この場合、レーザー光のエネルギー密度の減衰を補うように、レーザー発振装置１０からの出力を高めるようにしても良い。
【０１９４】
合成されたレーザービームは、スリット１５を介して被処理物である基板１６に照射される。スリット１５は、レーザー光を遮ることが可能であり、なおかつレーザー光によって変形または損傷しないような材質で形成するのが望ましい。そして、スリット１５はスリットの幅が可変であり、該スリットの幅によってレーザービームの幅を変更することができる。
【０１９５】
なお、スリット１５を介さない場合の、レーザー発振装置１１から発振されるレーザー光の基板１６におけるレーザービームの形状は、レーザーの種類によって異なり、また光学系により成形することもできる。
【０１９６】
基板１６はステージ１７上に載置されている。図２０では、位置制御手段１８、１９が、被処理物におけるレーザービームの位置を制御する手段に相当しており、ステージ１７の位置が、位置制御手段１８、１９によって制御されている。図２０では、位置制御手段１８がＸ方向におけるステージ１７の位置の制御を行っており、位置制御手段１９はＹ方向におけるステージ１７の位置制御を行う。
【０１９７】
また図２０のレーザー照射装置は、メモリ等の記憶手段及び中央演算処理装置を兼ね備えたコンピューター１０を有している。コンピューター１０は、レーザー発振装置１５１の発振を制御し、レーザー光の走査経路を定め、なおかつレーザー光のレーザービームが定められた走査経路にしたがって走査されるように、位置制御手段１８、１９を制御し、基板を所定の位置に移動させることができる。
【０１９８】
なお、図２０では、レーザービームの位置を、基板を移動させることで制御しているが、ガルバノミラー等の光学系を用いて移動させるようにしても良いし、その両方であってもよい。
【０１９９】
さらに図２０では、コンピューター１０によって、スリット１５の幅を制御し、マスクのパターン情報に従ってレーザービームの幅を変更することができる。なおスリットは必ずしも設ける必要はない。
【０２００】
さらにレーザー照射装置は、被処理物の温度を調節する手段を備えていても良い。また、レーザー光は指向性およびエネルギー密度の高い光であるため、ダンパーを設けて、反射光が不適切な箇所に照射されるのを防ぐようにしても良い。ダンパーは、反射光を吸収させる性質を有していることが望ましく、ダンパー内に冷却水を循環させておき、反射光の吸収により隔壁の温度が上昇するのを防ぐようにしても良い。また、ステージ１５７に基板を加熱するための手段（基板加熱手段）を設けるようにしても良い。
【０２０１】
なお、マーカーをレーザーで形成する場合、マーカー用のレーザー発振装置を設けるようにしても良い。この場合、マーカー用のレーザー発振装置の発振を、コンピューター１０において制御するようにしても良い。さらにマーカー用のレーザー発振装置を設ける場合、マーカー用のレーザー発振装置から出力されたレーザー光を集光するための光学系を別途設ける。なおマーカーを形成する際に用いるレーザーは、代表的にはＹＡＧレーザー、ＣＯ２レーザー等が挙げられるが、無論この他のレーザーを用いて形成することは可能である。
【０２０２】
またマーカーを用いた位置合わせのために、ＣＣＤカメラ２１を１台、場合によっては数台設けるようにしても良い。なおＣＣＤカメラとは、ＣＣＤ（電荷結合素子）を撮像素子として用いたカメラを意味する。また、マーカーを設けずに、ＣＣＤカメラ２１によって絶縁膜または半導体膜のパターンを認識し、基板の位置合わせを行うようにしても良い。この場合、コンピューター１０に入力されたマスクによる絶縁膜または半導体膜のパターン情報と、ＣＣＤカメラ２１において収集された実際の絶縁膜または半導体膜のパターン情報とを照らし合わせて、基板の位置情報を把握することができる。この場合マーカーを別途設ける必要がない。
【０２０３】
また、基板に入射したレーザー光は該基板の表面で反射し、入射したときと同じ光路を戻る、いわゆる戻り光となるが、該戻り光はレーザの出力や周波数の変動や、ロッドの破壊などの悪影響を及ぼす。そのため、前記戻り光を取り除きレーザの発振を安定させるため、アイソレータを設置するようにしても良い。
【０２０４】
なお、図２０では、レーザー発振装置を複数台設けたレーザー照射装置の構成について示したが、こうすることで光学系の設計が容易となるメリットがある。本発明は、非晶質半導体膜の溶融に際して特に線状レーザー光を用いることがスループット向上の観点からも好ましい。しかしながら、長さの長い方向（図３におけるＸ軸方向）が長くなるとその光学設計が非常に精密になるため、複数の線状レーザー光を重ね合わせて用いることで光学設計の負担を軽減することができる。
【０２０５】
例えば、複数のレーザー発振装置から発振される複数のレーザー光を光学的に複合して一つの線状レーザー光を形成することが可能である。図２１（Ａ）に示したのは、個々のレーザー光の照射断面である。ここではレーザー光の照射領域が楕円形状となる場合を例に挙げているが、形状による違いはない。
【０２０６】
レーザー光の形状はレーザーの種類によって異なり、また光学系により成形することもできる。例えば、ラムダ社製のＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅３０ｎｓ）Ｌ３３０８から射出されたレーザー光の形状は、１０ｍｍ×３０ｍｍ（共にビームプロファイルにおける半値幅）の矩形状である。また、ＹＡＧレーザーから射出されたレーザー光の形状は、ロッド形状が円筒形であれば円状となり、スラブ型であれば矩形状となる。このようなレーザー光を光学系により、さらに成形することにより、所望の大きさのレーザー光をつくることもできる。
【０２０７】
図２１（Ｂ）に図２１（Ａ）に示したレーザー光の長軸方向（Ｘ軸方向）におけるレーザー光のエネルギー密度の分布を示す。図２１（Ａ）に示すレーザー光は、図２１（Ｂ）におけるエネルギー密度のピーク値の１／ｅ２のエネルギー密度を満たしている領域に相当する。レーザー光が楕円形状であるレーザー光のエネルギー密度の分布は、楕円の中心Ｏに向かうほど高くなっている。このように図２１（Ａ）に示したレーザー光は、中心軸方向におけるエネルギー密度がガウス分布に従っており、エネルギー密度が均一だと判断できる領域が狭くなる。
【０２０８】
次に、図２１（Ａ）に示したレーザー光を二つ合成したときの線状レーザー光の照射断面形状を図２１（Ｃ）に示す。なお、図２１（Ｃ）では二つのレーザー光を重ね合わせることで１つの線状のレーザー光を形成した場合について示しているが、重ね合わせるレーザー光の数はこれに限定されない。
【０２０９】
図２１（Ｃ）に示すように、各レーザー光は、各楕円の長軸が一致し、なおかつ互いにレーザー光の一部が重なることで合成され、１つの線状レーザー光３０が形成されている。なお以下、各楕円の中心Ｏを結ぶことで得られる直線をレーザービーム３０の中心軸とする。
【０２１０】
図２１（Ｄ）に、図２１（Ｃ）に示した合成後の線状レーザー光の中心軸ｙ方向におけるエネルギー密度の分布を示す。なお、図２１（Ｃ）に示すレーザー光は、図２１（Ｂ）におけるエネルギー密度のピーク値の１／ｅ２のエネルギー密度を満たしている領域に相当する。合成前の各レーザー光が重なり合っている部分において、エネルギー密度が加算される。例えば図示したように重なり合ったレーザー光のエネルギー密度Ｌ１とＬ２を加算すると、個々のレーザー光のエネルギー密度のピーク値Ｌ３とほぼ等しくなり、各楕円の中心Ｏの間においてエネルギー密度が平坦化される。
【０２１１】
なお、Ｌ１とＬ２を加算するとＬ３と等しくなるのが理想的だが、現実的には必ずしも等しい値にはならない。Ｌ１とＬ２を加算した値とＬ３との値のずれの許容範囲は、設計者が適宜設定することが可能である。
【０２１２】
レーザー光を単独で用いると、エネルギー密度がガウス分布に従っているので、絶縁膜の平坦な部分に接している半導体膜全体に均一なエネルギー密度のレーザー光を照射することが難しい。しかし、図２１（Ｄ）からわかるように、複数のレーザー光を重ね合わせてエネルギー密度の低い部分を互いに補い合うようにすることで、複数のレーザー光を重ね合わせないで単独で用いるよりも、エネルギー密度の均一な領域が拡大され、半導体膜の結晶性を効率良く高めることができる。
【０２１３】
なお、Ｂ−Ｂ’、Ｃ−Ｃ’におけるエネルギー密度の分布は、Ｂ−Ｂ’の方がＣ−Ｃ’よりも弱冠小さくなっているが、ほぼ同じ大きさとみなすことができ、合成前のレーザー光のピーク値の１／ｅ２のエネルギー密度を満たしている領域における合成された線状レーザー光の形状は、線状と言って差し支えない。
【０２１４】
なお、合成された線状レーザー光３０の照射領域の外縁近傍にはエネルギー密度の低い領域が存在する。当該領域を用いると結晶性を却って損なう可能性もあるため、図２１においてスリット１５を用いたように、線状レーザー光の外縁を用いない方が好ましい形態と言える。
【０２１５】
本実施の形態で説明したレーザー照射装置は、本発明のレーザー光照射を実施するにあたって用いることができ、実施の形態１〜１０のいずれの形態を実施するに際しても使用することができる。また、合成して線状レーザー光を得るメリットはあるものの光学系やレーザー発振装置のコストは増加してしまうため、１台のレーザー発振装置及び１組みの光学系で所望の線状レーザー光を得ることができれば、そのようなレーザー照射装置を本発明の実施に使用することに何ら問題はない。
【０２１６】
【実施例】
［実施例１］
本実施例では、本発明を実施して得た結晶性半導体膜を示す。なお、本実施例は、実施の形態２及び３に従って結晶化工程を行ったので、図６〜８を参照して説明する。
【０２１７】
本実施例では、図６における第１絶縁膜３０２として、５０ｎｍの厚さの窒酸化珪素膜を用い、第２絶縁膜３０３として、２００ｎｍの厚さの酸窒化珪素膜を用いた。この場合、第２絶縁膜３０３をエッチングした際に下地の第１絶縁膜３０２もエッチングされてしまったため、結果的に図１における段差ｄに相当する高さは２５０ｎｍとなった。また、第２絶縁膜３０３の幅（図１におけるＷ１に相当する）は０．５μｍとし、隣接間距離（図１におけるＷ２に相当する）は０．５μｍとした。
【０２１８】
また、第２絶縁膜３０３上には第３絶縁膜３０５として２０ｎｍの厚さの酸窒化珪素膜を設けた後、大気解放せずに連続的に非晶質半導体膜３０６として、１５０ｎｍの厚さの非晶質珪素膜を形成した。また、非晶質珪素膜は、実施の形態２の結晶化技術を用いて結晶化した。具体的には、１０ｐｐｍの酢酸ニッケル水溶液を非晶質珪素膜上に保持した状態で５５０℃４時間の加熱処理を行って結晶化した後、線状のレーザー光を照射した。当該線状レーザー光は、連続発振モードのＹＶＯ４レーザー発振器を用い、その第２高調波（波長５３２ｎｍ）の出力５．５Ｗを光学系にて線状レーザー光に集光し、室温で５０ｃｍ／ｓｅｃの速度で走査した。
【０２１９】
図２５（Ａ）は、結晶性珪素膜３０７を形成した状態（図８に示す状態）のＴＥＭ（透過型電子顕微鏡）写真であり、図２５（Ｂ）はその模式図である。第１絶縁膜３０２と第２絶縁膜３０３との積層体は、結晶性珪素膜３０７の下に完全に埋まった状態で存在している。
【０２２０】
図２６（Ａ）は、図２５（Ａ）の断面を観察した断面ＴＥＭ写真であり、図２６（Ｂ）はその模式図である。ストライプパターンで形成された第２絶縁膜３０３の間（凹部）には、充填されるように結晶性珪素膜３０７ａが形成され、かつ、第２絶縁膜３０３の上面部（凸部）には結晶性珪素膜３０７ｂが形成されている。
【０２２１】
図２７（Ａ）は、図２６（Ａ）の断面を拡大観察した断面ＴＥＭ写真であり、図２７（Ｂ）はその模式図である。当該写真では、第３絶縁膜３０５が観察される。結晶性珪素膜３０７ａの内部には全く結晶粒界や欠陥らしきものが観察されず、極めて高い結晶性を有していることが判る。
【０２２２】
本発明は、結晶性の良好な結晶性珪素膜３０７ａをチャネル形成領域として用い、かつ、結晶性の劣る結晶性珪素膜３０７ｂを積極的に電極または配線として用いることにより高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さい薄膜トランジスタ又は該薄膜トランジスタ群を高い集積度で集積して構成される半導体装置を提供することができる。
【０２２３】
［実施例２］
本実施例では、図１に示した第２絶縁膜１０３〜１０５を形成するにあたって、ガラス基板をエッチングストッパーとして用いて第２絶縁膜１０３〜１０５上に第１絶縁膜に相当する絶縁膜を形成する例を示す。
【０２２４】
図３９において、まずガラス基板８５１上に酸化珪素又は酸窒化珪素で第２絶縁膜８５３〜８９５を、１０〜３０００ｎｍ、好ましくは１００〜２０００ｎｍの厚さで直線状のストライプパターンに形成する。詳細は、実施の形態１と同様である。エッチングの方法としては、緩衝フッ酸を用いたエッチング、又はＣＨＦ３を用いたドライエッチングにより行う。本実施例では、ＣＨＦ３ガスを用いたドライエッチングを用いる。この場合、ガス流量は３０〜４０ｓｃｃｍ、反応圧力は２．７〜４．０ＫＰａ、印加電力は５００Ｗ、基板温度は２０℃とすればよい。
【０２２５】
また、本実施例の場合、ガラス基板８５１としては、第２絶縁膜（酸化珪素膜）との選択比が高い材質（例えばコーニング社製１７３７ガラス基板等）を用いることが好ましい。選択比が高ければ第２絶縁膜８５３〜８５５を形成するとき、ガラス基板８５１をエッチングストッパーとして用いることが可能だからである。
【０２２６】
そして、第２絶縁膜８５３〜８５５を形成したら、その上を窒化珪素、酸窒化珪素、窒酸化珪素、またはこれらの積層膜からなる第１絶縁膜８５２で覆い、さらにその上に非晶質半導体膜８５６を形成したのが、図３９（Ｂ）の状態である。本実施例では、第２絶縁膜の上に、窒酸化珪素膜と酸窒化珪素膜とを第１絶縁膜として積層し、その上に非晶質半導体膜を形成する。これら第１絶縁膜８５２、非晶質半導体膜８５６の詳細は、実施の形態１の記載を参照にすればよい。また、図３９（Ｂ）以降の工程は、実施の形態１に従えばよいのでここでの説明は省略する。
【０２２７】
本実施例によれば、ガラス基板８５１と第２絶縁膜８５３〜８５５との選択比を十分高くすることが可能であるため、第２絶縁膜８５３〜８５５を直線状のストライプパターンに形成する際のプロセスマージンが向上する。また、第２絶縁膜８５３〜８５５の下端部におけるえぐれ等の問題も起こることがなく平坦性も向上する。
【０２２８】
［実施例３］
本実施例では、図１に示した第２絶縁膜１０３〜１０５を形成するにあたって、ガラス基板上を第２絶縁膜１０３〜１０５が覆って形成し、その上に第１絶縁膜に相当する絶縁膜を形成する例を示す。
【０２２９】
図３８において、まずガラス基板９５１上に酸化珪素又は酸窒化珪素で第２絶縁膜９５３〜９５５を、１０〜３０００ｎｍ、好ましくは１００〜２０００ｎｍの厚さで形成する。そして、第２絶縁膜をガラス基板上に直線状のストライプパターンに形成する。その時、第２絶縁膜を、ガラス基板まで達してエッチングするのではなく、ガラス基板上にある程度厚さを残してエッチングする。詳細は、実施の形態１と同様である。エッチングの方法としては、緩衝フッ酸を用いたエッチング、又はＣＨＦ３を用いたドライエッチングにより行う。本実施例では、ＣＨＦ３ガスを用いたドライエッチングを用いる。この場合、ガス流量は３０〜４０ｓｃｃｍ、反応圧力は２．７〜４．０ＫＰａ、印加電力は５００Ｗ、基板温度は２０℃とすればよい。
【０２３０】
そして、第２絶縁膜９５３〜９５５を形成したら、その上を窒化珪素、酸窒化珪素、窒酸化珪素、またはこれらの積層膜からなる第１絶縁膜９５２で覆い、さらにその上に非晶質半導体膜９５６を形成したのが、図３８（Ｂ）の状態である。本実施例では、第２絶縁膜の上に、窒酸化珪素膜と酸窒化珪素膜とを第１絶縁膜として積層し、その上に非晶質半導体膜を形成する。これら第１絶縁膜９５２、非晶質半導体膜９５６の詳細は、実施の形態１の記載を参照にすればよい。また、図３８（Ｂ）以降の工程は、実施の形態１に従えばよいのでここでの説明は省略する。
【０２３１】
本実施例によれば、ガラス基板９５１は第２絶縁膜９５３〜９５５に覆われているため、酸窒化珪素等の第２絶縁膜によって、ナトリウム（Ｎａ）に対するブロッキング効果が期待でき、ガラス基板からの汚染対策として有効である。
【発明の効果】
以上説明したように、絶縁膜により凹凸形状を有する直線状のストライプパターンを形成し、その上に非晶質半導体膜を堆積し、レーザー光の照射により溶融状態を経て結晶化させることにより凹部に半導体を流し込み凝固させ、凹部以外の領域に結晶化に伴う歪み又は応力を集中させることができ、結晶粒界など結晶性の悪い領域を選択的に形成することが可能となる。
【０２３２】
そして、トランジスタなどの半導体素子、特にそのチャネル形成領域の場所を指定して、結晶粒界が存在しない結晶性半導体膜を形成することができる。これにより不用意に介在する結晶粒界や結晶欠陥により特性がばらつく要因を無くすことができ、特性ばらつきの小さいトランジスタ又はトランジスタ素子群を形成することができる。
【０２３３】
以上のように、本発明は、結晶性の良好な結晶半導体膜をチャネル形成領域として用い、かつ、結晶性の劣る結晶性半導体膜を積極的に電極または配線として用いることにより高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さい半導体素子又は該半導体素子群を高い集積度で集積して構成される半導体装置を提供することができる。
【０２３４】
さらに、高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さい半導体素子を形成すると同時に、小さい占有面積で高密度な電荷保持能力を有する保持容量を形成することが可能なため、容量素子を用いる必要のある半導体装置において、メモリにおける集積度の向上や画素部における有効表示領域の向上といった効果を奏することが可能である。
【図面の簡単な説明】
【図１】本発明の結晶化方法を説明する斜視図。
【図２】本発明の結晶化方法を説明する斜視図。
【図３】本発明で結晶化方法を説明する斜視図。
【図４】本発明の結晶化方法を説明する斜視図。
【図５】結晶化における開口部の形状と結晶性半導体膜の形態との関係を説明する縦断面図。
【図６】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図７】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図８】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図９】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図１０】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図１１】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図１２】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図１３】本発明のトランジスタにおいて適用することができるゲート構造の一例を示す縦断面図。
【図１４】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図１５】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図１６】本発明のトランジスタの作製工程を説明する縦断面図。
【図１７】本発明のトランジスタの作製工程を説明する縦断面図。
【図１８】本発明の半導体装置の外観図の一例を示す図。
【図１９】本発明の電子装置の具体例を示す図。
【図２０】本発明の実施に使用するレーザー照射装置を示す図。
【図２１】本発明の実施に使用するレーザー光の構成を示す図。
【図２２】本発明を実施して得た結晶性珪素膜のセコ・エッチング後の上面を観察したＴＥＭ写真及びその模式図。
【図２３】本発明を実施して得た結晶性珪素膜のセコ・エッチング後の上面を観察したＴＥＭ写真及びその模式図。
【図２４】凹部に形成された結晶の配向を示すＥＢＳＰマッピングデータ。
【図２５】本発明を実施して得た結晶性珪素膜の上面を観察したＴＥＭ写真及びその模式図。
【図２６】本発明を実施して得た結晶性珪素膜の断面を観察したＴＥＭ写真及びその模式図。
【図２７】本発明を実施して得た結晶性珪素膜の断面を観察したＴＥＭ写真及びその模式図。
【図２８】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図２９】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図３０】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図３１】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図３２】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図３３】本発明を実施して得た保持容量の断面図及び模式図。
【図３４】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図３５】本発明の半導体装置の一例を示す図。
【図３６】本発明の半導体装置の一例を示す図。
【図３７】本発明の半導体装置の外観図の一例を示す図。
【図３８】本発明の結晶化方法を説明する斜視図。
【図３９】本発明の結晶化方法を説明する斜視図。
【発明の属する技術分野】
本発明は、結晶構造を有する半導体膜を用いて形成される半導体素子及びその作製方法並びにその半導体素子を集積化した回路を備えた半導体装置及びその作製方法に関する。特に半導体素子として、絶縁表面上に形成された結晶性半導体膜でチャネル形成領域を形成する電界効果型トランジスタ（代表的には薄膜トランジスタ）や結晶性半導体膜を用いた薄膜ダイオード等に関する。
【０００２】
【従来の技術】
ガラスなどによる絶縁基板上に非晶質珪素膜を形成し、それを結晶化させてトランジスタなどの半導体素子を形成する技術が開発されている。特に、レーザー光を照射して非晶質珪素膜を結晶化させる技術は薄膜トランジスタ（ＴＦＴ）の製造技術に応用されている。結晶構造を有する半導体膜（結晶性半導体膜）を用いて作製されるトランジスタは、液晶表示装置に代表される平面型表示装置（フラットパネルディスプレイ）に応用されている。
【０００３】
半導体製造プロセスにおけるレーザー光の応用は、半導体基板又は半導体膜に形成された損傷層や非晶質層を再結晶化する技術、絶縁表面上に形成された非晶質半導体膜を結晶化させる技術に展開されている。適用されるレーザー発振装置は、エキシマレーザーに代表される気体レーザーや、ＹＡＧレーザーに代表される固体レーザーが通常用いられている。
【０００４】
レーザー光の照射による非晶質半導体膜の結晶化の一例としては、レーザー光の走査速度をビームスポット径×５０００／秒以上として高速走査により非晶質半導体膜を完全な溶融状態に至らしめることなく多結晶化するもの（例えば、特許文献１参照。）、島状に形成された半導体膜に、引き延ばされたレーザー光を照射して実質的に単結晶領域を形成する技術（例えば、特許文献２参照。）が開示されている。或いは、レーザー処理装置のように光学系にて線状にビームを加工して照射する方法が知られている（例えば、特許文献３参照。）。
【０００５】
【特許文献１】
特開昭６２−１０４１１７号公報
【特許文献２】
米国特許第４，３３０，３６３号明細書
【特許文献３】
特開平８−１９５３５７号公報
【０００６】
さらに、Ｎｄ：ＹＶＯ４レーザーなど固体レーザー発振装置を用いて、その第２高調波であるレーザー光を非晶質半導体膜に照射して、従来に比べ結晶粒径の大きい結晶性半導体膜を形成し、トランジスタを作製する技術が開示されている（例えば、特許文献４参照。）。
【０００７】
【特許文献４】
特開２００１−１４４０２７号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、平坦な表面上に形成された非晶質半導体膜にレーザー光を照射して結晶化させると結晶は多結晶となり、結晶粒界などの欠陥が任意に形成されて配向の揃った結晶を得ることはできなかった。
【０００９】
結晶粒界には結晶欠陥が含まれ、それがキャリアトラップとなって電子又は正孔の移動度が低下する要因となっている。また、結晶化に伴って起こる半導体膜の体積収縮や下地との熱応力や格子不整合などにより、歪みや結晶欠陥の存在しない半導体膜を形成することは出来なかった。従って、張り合わせＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）など特殊な方法を省いては、絶縁表面上に形成され、結晶化又は再結晶化された結晶性半導体膜をもって、単結晶基板に形成されるＭＯＳトランジスタと同等の品質を得ることはできなかった。
【００１０】
前述の平面型表示装置などは、ガラス基板上に半導体膜を形成してトランジスタを作り込むものであるが、任意に形成される結晶粒界を避けるようにトランジスタを配置することは殆ど不可能であった。つまり、トランジスタのチャネル形成領域の結晶性を厳密に制御し、意図せずに含まれてしまう結晶粒界や結晶欠陥を排除することはできなかった。結局、トランジスタの電気特性が劣るばかりでなく、個々の素子特性がばらつく要因となっていた。
【００１１】
特に、工業的に多用されている無アルカリガラス基板上にレーザー光を用いて結晶性半導体膜を形成する場合、無アルカリガラス基板自体のうねりの影響を受けてレーザー光の焦点がばらつき、結果的に結晶性のばらつきを招くという問題がある。さらに、無アルカリガラス基板はアルカリ金属による汚染を避けるために、絶縁膜等の保護膜を下地膜として設ける必要があり、その上に結晶粒界や結晶欠陥の排除された結晶性半導体膜を大粒径で形成することは殆ど不可能であった。
【００１２】
本発明は上記問題点に鑑みなされたものであり、絶縁表面上、特にガラス基板を支持基体とする絶縁表面上に、少なくともチャネル形成領域において結晶粒界が存在しない結晶性半導体膜を形成し、高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さい半導体素子又は半導体素子群により構成される半導体装置を提供することを目的とする。
【００１３】
さらに、本発明は、上記半導体素子の作製と同時に、同一基板上に高密度に電荷を保持しうる容量素子（コンデンサ）を小さな占有面積で形成し、当該半導体素子と容量素子を組み合わせた半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記問題点を解決するために本発明は、絶縁表面を有する基板上に直線状のストライプパターンで延在する凹部及び凸部が設けられた絶縁膜を形成し、該絶縁膜上に非晶質半導体膜を形成し、前記絶縁膜の凹部にあたる部分（以下、単に凹部という。）に半導体膜を溶融して流し込み結晶化させた結晶性半導体膜を形成し、不要な領域をエッチング除去して前記結晶性半導体膜から島状に分割された結晶性半導体膜（後に半導体素子の一部となる。）を形成し、少なくともチャネル形成領域を形成する部位が前述の凹部に形成された結晶性半導体膜（以下、第１の結晶性半導体領域という。）となるように、前記結晶性半導体膜上にゲート絶縁膜及びゲート電極を設けたことを特徴とするものである。
【００１５】
なお、前記凹部または凸部にあたる部分（以下、単に凸部という。）が設けられた絶縁膜のうち、凸部の上に形成された結晶性半導体膜（以下、第２の結晶性半導体領域という。）の結晶性は凹部に形成された結晶性半導体膜に比べて劣るが、本発明では、当該凸部の上に形成された結晶性半導体膜を積極的に導電性領域（薄膜トランジスタであればソース領域もしくはドレイン領域に相当する。）もしくは配線として用いることを特徴とするものである。配線として用いる場合、占有面積についての設計の自由度が高いため、配線長を調節して抵抗として用いたり、形状を屈曲した形状として保護回路としての機能を持たせることも可能である。
【００１６】
前述の凹部は絶縁基板の表面を直接エッチング処理して形成しても良いし、酸化珪素、窒化珪素、又は酸窒化珪素膜などを用い、それをエッチング処理して凹部を形成しても良い。凹部は半導体素子、特にトランジスタのチャネル形成領域を含む島状の半導体膜の配置に合わせて形成し、少なくともチャネル形成領域に合致するように形成されていることが望ましい。また、凹部はチャネル長方向に延在して設けられている。凹部の幅（チャネル形成領域とする場合におけるチャネル幅方向）が０．０１μｍ以上２μｍ以下、好ましくは０．１〜１μｍで形成し、その深さは、０．０１μｍ以上３μｍ以下、好ましくは０．１μｍ以上２μｍ以下で形成する。
【００１７】
勿論、絶縁表面上に島状の絶縁膜を形成し、積極的に凸部を形成することも可能である。その場合、複数の直線状のストライプパターンで延在する凸部は、隣接間で相対的に凹部にあたる部分を形成することになるので、その凹部を半導体素子のチャネル形成領域を含む島状の半導体膜の配置に合わせて形成すれば良いし、幅についても前述の範囲に収めれば良い。
【００１８】
最初の段階において絶縁膜上及び凹部にかけて形成する半導体膜はプラズマＣＶＤ法、スパッタリング法、減圧ＣＶＤ法で形成される非晶質半導体膜又は多結晶半導体膜、或いは、固相成長により形成された多結晶半導体膜などが適用される。尚、本発明でいう非晶質半導体膜とは、狭義の意味で完全な非晶質構造を有するものだけではなく、微細な結晶粒子が含まれた状態、又はいわゆる微結晶半導体膜、局所的に結晶構造を含む半導体膜を含む。代表的には非晶質シリコン膜が適用され、その他に非晶質シリコンゲルマニウム膜、非晶質シリコンカーバイト膜などを適用することもできる。また、多結晶半導体膜は、これら非晶質半導体膜を公知の方法で結晶化させたものである。
【００１９】
結晶性半導体膜を溶融して結晶化させる手段としては、気体レーザー発振装置、固体レーザー発振装置を光源とするパルス発振又は連続発振レーザー光を適用する。照射するレーザー光は光学系にて線状に集光されたものであり、その強度分布が長手方向において均一な領域を有し、短手方向に分布を持っていても良く、光源として用いるレーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発振装置が適用される。或いは、Ｎｄ、Ｔｍ、Ｈｏをドープしたロッドを用いた固体レーザー発振装置であり、特にＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧＧ（ガドリニウム・ガリウム・ガーネット）、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジウム・ガリウム・ガーネット）などの結晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全反射を繰り返しながらジグザグ光路で進む。
【００２０】
また、それに準ずる強光を照射しても良い。例えば、ハロゲンランプ、キセノンランプ、高圧水銀灯、メタルハライドランプ、エキシマランプから放射される光を反射鏡やレンズなどにより集光したエネルギー密度の高い光であっても良い。
【００２１】
線状に集光され長手方向に拡張されたレーザー光又は強光は結晶性半導体膜に照射し、且つレーザー光の照射位置と結晶性半導体膜が形成された基板とを相対的に動かして、レーザー光が一部又は全面を走査することにより結晶性半導体膜を溶融させ、その状態を経て結晶化又は再結晶化を行う。レーザー光の走査方向は、絶縁膜に形成され直線状のストライプパターンで延在する凹部の長手方向又はトランジスタのチャネル長方向に沿って行う。これによりレーザー光の走査方向に沿って結晶が成長し、結晶粒界がチャネル長方向と交差することを防ぐことができる。
【００２２】
また、レーザー光の照射は、半導体膜の上面側からの照射が典型的ではあるが、下面側（基板側）からの照射、上面側斜め方向または下面側斜め方向からの照射もしくは上面側と下面側の両面側からの照射（斜め方向からの照射も含む）のいずれの照射方法で行っても良い。
【００２３】
また他の構成として、結晶性半導体膜は、ガラス又は石英基板上に、Ｗ、Ｍｏ、Ｔｉ、Ｔａ、Ｃｒから選ばれた一種又は複数種を含む金属層上に設けられ、金属層と結晶性半導体膜との間には絶縁層が介在して設けられていても良い。或いは、ガラス又は石英基板上にＷ、Ｍｏ、Ｔｉ、Ｔａ、Ｃｒから選ばれた一種又は複数種を含む金属層と、当該金属層上に、窒化アルミニウム又は酸窒化アルミニウムから成る絶縁層が設けられ、その上に結晶性半導体膜が設けられた構成としても良い。ここで形成される金属層は、チャネル形成領域に入射する光を遮る遮光膜として機能させることもできるし、特定の電位を付与して固定電荷又は空乏層の広がりを制御することもできる。また、ジュール熱を放散させる放熱板としての機能を付与することもできる。
【００２４】
凹部の深さを半導体膜の厚さと同程度かそれ以上とすることにより、レーザー光又は強光の照射により溶融した半導体膜が表面張力により凹部に凝集して固化する。その結果、絶縁膜の凸部にある半導体膜の厚さは薄くなり、そこに応力歪みを集中させることができる。また凹部の側面は結晶方位をある程度規定する効力を持つ。
【００２５】
半導体膜を溶融状態として、表面張力により絶縁表面上に形成した凹部に凝集させ、凹部の底部と側面部の概略交点から結晶成長させることにより結晶化に伴い発生する歪みを凹部以外の領域に集中させることができる。即ち、凹部に充填されるように形成した結晶性半導体領域（第１の結晶性半導体領域）を歪みから開放することができる。そして、絶縁膜上に残存し、結晶粒界、結晶欠陥を含む結晶性半導体領域（第２の結晶性半導体領域）は、半導体素子のチャネル形成領域以外の部分、代表的にはソース領域もしくはドレイン領域として用いる。
【００２６】
そして、凹部に結晶粒界が存在しない結晶性半導体膜を形成した後、半導体素子の活性層（キャリア移動経路として機能する半導体層）をパターニングにより形成し、当該活性層に接するゲート絶縁膜を形成し、さらにゲート電極を形成する。この後は、公知の手法によって電界効果型トランジスタを形成することができる。
【００２７】
上記本発明によって、トランジスタなどの半導体素子、特にそのチャネル形成領域の形成される領域を指定して、結晶粒界が存在しない結晶性半導体領域を当該領域に形成することが可能となる。これにより不用意に介在する結晶粒界や結晶欠陥により特性がばらつく要因を無くすことができる。即ち、高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さい半導体素子又はその半導体素子群により構成される半導体装置を形成することができる。
【００２８】
また、凹部の幅が０．０１μｍ以上２μｍ以下であり、その深さが０．０１μｍ以上３μｍ以下であるということは、アスペクト比の高い半導体領域を直線状のストライプパターンで形成しうるということである。本発明では、その特徴を活かし、アスペクト比の高い半導体領域を容量素子の一方の電極として活用することにより、当該電極の単位面積当たりの実効的な表面積を増加させることが可能となり、小さな占有面積で高密度の電荷を保持しうる容量素子とすることができる。即ち、本発明の半導体装置が有する容量素子は、並列に設けられた複数の第１の結晶性半導体領域、該複数の第１の結晶性半導体領域を覆う絶縁膜及び該絶縁膜を挟んで前記複数の第１の結晶性半導体領域に対向する配線により構成される。
【００２９】
【発明の実施の形態】
［実施の形態１］
以下、図面を参照して本発明を用いて薄膜トランジスタを作製する実施の態様について説明する。図１（Ａ）において示す斜視図は、基板１０１上に第１絶縁膜１０２と直線状のストライプパターン形成された第２絶縁膜１０３〜１０５が形成された形態を示している。図１（Ａ）では第２絶縁膜による直線状のストライプパターンが３本示されているが、勿論その数に限定されることはない。
【００３０】
基板は市販の無アルカリガラス基板、石英基板、サファイア基板、単結晶又は多結晶半導体基板の表面を絶縁膜で被覆した基板、金属基板の表面を絶縁膜で被覆した基板を適用することができる。サブミクロンのデザインルールで直線状のストライプパターンを形成するには、基板表面の凹凸、基板のうねり又はねじれを露光装置（特にステッパ）の焦点深度以下にしておくことが望ましい。具体的には、基板のうねり又はねじれが、１回の露光光照射領域内において１μｍ以下、好ましくは０．５μｍ以下とすることが望ましい。この点については、特に支持基体として無アルカリガラスを用いる場合には注意が必要である。
【００３１】
直線状のストライプパターンに形成される第２絶縁膜の幅Ｗ１は０．１〜１０μｍ（好ましくは０．５〜１μｍ）で、隣接する第２絶縁膜との間隔Ｗ２は０．０１〜２μｍ（好ましくは０．１〜１μｍ）であり、第２絶縁膜の厚さｄは０．０１〜３μｍ（好ましくは０．１〜２μｍ）である。さらに、第２絶縁膜を覆うように設ける非晶質半導体膜の凹部における膜厚ｔ０２との関係は、ｄ≧ｔ０２であれば良いが、ｄがｔ０２に比べて厚すぎると凸部の上に結晶性半導体膜が残存しなくなるので注意が必要である。
【００３２】
また、段差形状は規則的な周期パターンである必要はなく、島状の半導体膜の幅に合わせて異なる間隔で配置させても良い。その長さＬも特に数値的な限定はなく、基板の一端から他端に渡るように長く形成することも可能であるし、例えばトランジスタのチャネル形成領域を形成することができる程度の長さとすることも可能である。
【００３３】
第１絶縁膜１０２は、後に形成する第２絶縁膜との選択比の確保できる材料であれば良いが、代表的には、窒化珪素、酸化珪素、酸素含有量が窒素含有量よりも大きな酸窒化珪素（ＳｉＯｘＮｙと示す。）、窒素含有量が酸素含有量よりも大きな窒酸化珪素（ＳｉＮｘＯｙと示す。）、窒化アルミニウム（ＡｌｘＮｙと示す。）、酸素含有量が窒素含有量よりも大きな酸窒化アルミニウム（ＡｌＯｘＮｙと示す。）、窒素含有量が酸素含有量よりも大きな窒酸化アルミニウム（ＡｌＮｘＯｙと示す。）または酸化アルミニウムから選ばれた材料で、３０〜３００ｎｍの厚さで形成する。特に、酸化アルミニウム膜はナトリウム（Ｎａ）に対するブロッキング効果が期待できるため、ガラス基板からの汚染対策として有効である。
【００３４】
なお、酸窒化珪素（ＳｉＯｘＮｙ）膜としては、Ｓｉが２５〜３５原子％、酸素が５５〜６５原子％、窒素が１〜２０原子％、水素が０．１〜１０原子％で含まれるものを用いれば良い。また、窒酸化珪素（ＳｉＮｘＯｙ）膜としては、Ｓｉが２５〜３５原子％、酸素が１５〜３０原子％、窒素が２０〜３５原子％、水素が１５〜２５原子％で含まれるものを用いれば良い。また、酸窒化アルミニウム（ＡｌＯｘＮｙ）膜としては、Ａｌが３０〜４０原子％、酸素が５０〜７０原子％、窒素が１〜２０原子％で含まれるものを用いれば良い。また、また、窒酸化アルミニウム（ＡｌＮｘＯｙ）膜としては、Ａｌが３０〜５０原子％、酸素が３０〜４０原子％、窒素が１０〜３０原子％で含まれるものを用いれば良い。
【００３５】
また、第２絶縁膜１０３〜１０５は、１０〜３０００ｎｍ、好ましくは１００〜２０００ｎｍの厚さの酸化珪素又は酸窒化珪素で形成すれば良い。酸化珪素はオルトケイ酸テトラエチル（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ：ＴＥＯＳ）とＯ２とを混合しプラズマＣＶＤ法で形成することができる。窒酸化珪素膜はＳｉＨ４、ＮＨ３、Ｎ２Ｏ又は、ＳｉＨ４、Ｎ２Ｏを原料として用いプラズマＣＶＤ法で形成することができる。
【００３６】
図１（Ａ）で示すように、直線状のストライプパターンを二層の絶縁膜で形成する場合には、エッチング加工において第１絶縁膜１０２と第２絶縁膜１０３〜１０５との間に選択比をもたせる必要がある。実際には、第１絶縁膜１０２よりも第２絶縁膜１０３〜１０５のエッチング速度が相対的に早くなるように材料及び成膜条件を適宜調整することが望ましい。エッチングの方法としては、緩衝フッ酸を用いたエッチング、又はＣＨＦ３を用いたドライエッチングにより行う。そして、第２絶縁膜１０３〜１０５で形成される凹部の側面部の角度は５〜１２０度、好ましくは８０〜１００度の範囲で適宜設定すれば良い。
【００３７】
なお、第２絶縁膜１０３〜１０５としては、ＣＶＤ法（代表的には、プラズマＣＶＤ法もしくは熱ＣＶＤ法）やＰＶＤ法（代表的には、スパッタ法もしくは蒸着法）によって形成された絶縁膜を用いることが好ましい。これは、非晶質半導体膜を結晶化する際、結晶化に伴う応力を緩和しうる程度の柔らかさを持つことが、良好な結晶性を得るにあたって重要な役割を果たしていると考えられるからである。その理由については、後述する。
【００３８】
次に、図１（Ｂ）で示すように、この第１絶縁膜１０２と第２絶縁膜１０３〜１０５から成る表面上および凹部を覆う非晶質半導体膜１０６を０．０１〜３μｍ（好ましくは０．１〜１μｍ）の厚さに形成する。この時、非晶質半導体膜１０６の膜厚は、第２絶縁膜１０３〜１０５で形成される凹部の深さと同程度かそれ以上の厚さとすることが望ましい。非晶質半導体膜は珪素、珪素とゲルマニウムの化合物（ＳｉＸＧｅ１−Ｘ：ただし、Ｇｅは０．０１〜２原子％が好ましい。）又は合金、珪素と炭素の化合物又は合金を適用することができる。
【００３９】
非晶質半導体膜１０６は図示するように、下地の第１絶縁膜１０２と第２絶縁膜１０３〜１０５とで形成される凹凸構造を覆うように形成する。また、第１絶縁膜１０２及び第２絶縁膜１０３〜１０５の表面に付着した硼素などの化学汚染の影響を排除し、しかもその絶縁表面と非晶質半導体膜が直接に接しないように、非晶質半導体膜１０６を形成する直前に第３絶縁膜（図示せず）として酸窒化珪素膜を同一の成膜装置内で大気に触れさせることなく連続的に成膜すると良い。この第３絶縁膜の膜厚は、前述の化学汚染の影響の排除と密着性の向上を狙うものであり、薄いものでも十分に効果がある。典型的には、５〜５０ｎｍ（化学汚染のブロッキング効果を高めるには２０ｎｍ以上が好ましい。）とすれば良い。
【００４０】
そして、この非晶質半導体膜１０６を瞬間的に溶融させ結晶化させる。この結晶化はレーザー光又はランプ光源からの放射光を光学系にて半導体膜が溶融する程度のエネルギー密度に集光して照射する。この工程においては、特に連続発振レーザー発振装置を光源とするレーザー光を適用することが好ましい。適用されるレーザー光は光学系にて線状に集光され、長さの長い方向に拡張されたものであり、その強度分布が長さの長い方向において均一な領域を有し、長さの短い方向にある程度の分布を持たせておくことが望ましい。
【００４１】
なお、結晶化の際、基板の端など後にパターニングのマスク合わせに使用するマーカーを形成する位置は結晶化しないことが好ましい。結晶性半導体膜（特に結晶性珪素膜）は結晶化すると可視光の透過率が上がるため、マーカーとして識別が困難になるからである。ただし、光学的にマーカーの段差によるコントラストの違い等を識別するタイプの位置合わせ制御を行う場合には問題とならない。
【００４２】
レーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発振装置が適用される。スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧＧ（ガドリニウム・ガリウム・ガーネット）、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジウム・ガリウム・ガーネット）などの結晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全反射を繰り返しながらジグザグ光路で進む。或いは、Ｎｄ、Ｔｍ、Ｈｏをドープしたロッドを用いた固体レーザー発振装置であり、特にＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。
【００４３】
そして、図２（Ａ）中に矢印で示すように、線状レーザー光の照射領域１００の長さの長い方向（図中、Ｘ軸方向）が直線状のストライプパターンでなる第２絶縁膜１０３〜１０５の各々に交差するように線状のレーザー光又は強光を走査する。尚、ここでいう線状とは、長さの短い方向（図中、Ｙ軸方向）の長さに対し、長さの長い方向（Ｘ軸方向）の長さの比が１対１０以上のものをもって言う。また、図２（Ａ）では一部しか図示されていないが、線状レーザー光の照射領域１００の端部は、矩形状となっていても曲率を持った形状となっていても良い。
【００４４】
また、連続発振レーザー光の波長は、非晶質半導体膜の光吸収係数を考慮して４００〜７００ｎｍであることが望ましい。このような波長帯の光は、波長変換素子を用いて基本波の第２高調波、第３高調波を取り出すことで得られる。波長変換素子としてはＡＤＰ（リン酸二水素化アンモニウム）、Ｂａ２ＮａＮｂ５Ｏ１５（ニオブ酸バリウムナトリウム）、ＣｄＳｅ（セレンカドミウム）、ＫＤＰ（リン酸二水素カリウム）、ＬｉＮｂＯ３（ニオブ酸リチウム）、Ｓｅ、Ｔｅ、ＬＢＯ、ＢＢＯ、ＫＢ５などが適用される。特にＬＢＯを用いることが望ましい。代表的な一例は、Ｎｄ：ＹＶＯ４レーザー発振装置（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）を用いる。また、レーザーの発振モードはＴＥＭ００モードであるシングルモードを適用する。
【００４５】
最も適した材料として選ばれる珪素の場合、吸収係数が１０３〜１０４ｃｍ−１である領域はほぼ可視光域にある。ガラスなど可視光透過率の高い基板と、珪素により３０〜２００ｎｍの厚さをもって形成される非晶質半導体膜を結晶化する場合、波長４００〜７００ｎｍの可視光域の光を照射することで、当該半導体膜を選択的に加熱して、下地絶縁膜にダメージを与えずに結晶化を行うことができる。具体的には、非晶質珪素膜に対し、波長５３２ｎｍの光の侵入長は概略１００ｎｍ〜１０００ｎｍであり、膜厚３０ｎｍ〜２００ｎｍで形成される非晶質半導体膜１０６の内部まで十分達することができる。即ち、半導体膜の内側から加熱することが可能であり、レーザー光の照射領域における半導体膜のほぼ全体を均一に加熱することができる。
【００４６】
レーザー光は直線状のストライプパターンが延在する方向と平行な方向に走査され、溶融した半導体は表面張力が働いて凹部に流れ込み凝固する。凝固した状態では図２（Ａ）で示すように表面がほぼ平坦になる。これは半導体が一旦溶融することにより、凸部上であろうと凹部上であろうと、溶融した半導体と気相との界面が平衡状態に達し、平坦な界面が形成されるためである。さらに結晶の成長端や結晶粒界は、第２絶縁膜上（凸部上）に形成される（図中ハッチングで示す領域１１０）。こうして結晶性半導体膜１０７が形成される。
【００４７】
その後、好ましくは５００〜６００℃の加熱処理を行い、結晶性半導体膜に蓄積された歪みを除去すると良い。この歪みは、結晶化によって起こる半導体の体積収縮、下地との熱応力や格子不整合などにより発生するものである。この加熱処理は、通常の熱処理装置を用いて行えば良いが、例えばガス加熱方式の瞬間熱アニール（ＲＴＡ）法を用いて１〜１０分の処理を行えば良い。尚、この工程は本発明において必須な要件ではなく、適宜選択して行えば良いものである。
【００４８】
その後図２（Ｂ）で示すように、結晶性半導体膜１０７をエッチングして薄膜トランジスタの活性層１０８を形成する。この時、成長端や結晶粒界が集中する領域１１０は、一部に残ってしまって構わない。本発明の特徴は、領域１１０を含む第２の結晶性半導体領域を薄膜トランジスタのソース領域やドレイン領域といった電極として積極的に活用することにより、ソース領域やドレイン領域と各領域に接続される電極（ソース電極もしくはドレイン電極）とのコンタクト部（図２（Ｂ）において、１１１、１１２で示される領域）の設計マージンを確保することにある。勿論、凹部に形成された結晶性の高い半導体領域（第１の結晶性半導体領域）１０９ａ、１０９ｂは、薄膜トランジスタのチャネル形成領域として用いることになる。この結晶性の高い半導体領域１０９ａ、１０９ｂは、複数の結晶方位を有し結晶粒界が形成されていないという特徴を有している。
【００４９】
次に、図３（Ａ）に示すように、活性層１０８における後のソース領域及びドレイン領域を隠すようにしてレジストマスク１１３ａ、１１３ｂを形成し、その後、ドライエッチング法またはウェットエッチング法により活性層１０８をエッチングし、第２絶縁膜１０３〜１０５を露出させる。なお、上記エッチング工程は、化学的手法だけでなく、ＣＭＰ（ケミカルメカニカルポリッシング）の如き機械的研磨法を用いても良い。また、化学的手法及び機械的手法を併用しても構わない。
【００５０】
この工程によりレジストマスク１１３ａ、１１３ｂで隠された部分には第１の結晶性半導体領域及び第２の結晶性半導体領域が元の膜厚のまま残存し、凹部には第２絶縁膜１０３〜１０５とほぼ膜厚が等しい第１の結晶性半導体領域１１４ａ、１１４ｂを残存させることができる。
【００５１】
こうして図３（Ｂ）に示すような活性層１１５が形成される。この活性層１１５は、導電性領域（後のソース領域１１６または後のドレイン領域１１７）の膜厚が、第１の結晶性半導体領域（後のチャネル形成領域）１１４ａ、１１４ｂよりも厚く残存する。本実施の形態によれば、第２絶縁膜１０３〜１０５により自己整合的に第１の結晶性半導体領域１１４ａ、１１４ｂを形成することができるため、パターンずれによって第２絶縁膜の凸部に誤ってチャネル形成領域が形成されることを防ぐことができ、チャネル形成領域内に結晶粒界が含まれてしまうような事態を減らすことができる。
【００５２】
次に、図４に示すように、活性層１１５をマスクとして第２絶縁膜１０３〜１０５をエッチングする。エッチングは、ウェットエッチング法でもドライエッチング法でも良く、活性層１１５と第２絶縁膜１０３〜１０５との選択比は適宜実施者が条件を選べば良い。例えば、活性層１１５の材料として結晶性珪素膜を用い、第２絶縁膜１０３〜１０５の材料として酸化珪素膜を用いるのであれば、フッ酸水溶液によるウェットエッチングまたはＣＨＦ３ガスを用いたドライエッチングを用いれば良い。ただし、ウェットエッチングは等方性エッチングになってしまうので、ドライエッチングで異方性エッチングを行うことが望ましい。
【００５３】
なお、後のソース領域１１６（後のドレイン領域１１７も同様）の下には、活性層１１５によって自己整合的に形成された第２絶縁膜１０３ａ、１０４ａ、１０５ａが残存する。これらが残存するため、後のソース領域１１６及び後のドレイン領域１１７の平坦性を確保することができる。
【００５４】
こうして図４の状態が得られたら、第１の結晶性半導体領域１１４ａ、１１４ｂがチャネル形成領域となるように、ゲート絶縁膜及びゲート電極を形成する。このような各段階を経てトランジスタを完成させることができる。
【００５５】
図５は本発明者による実験結果から得られた結晶化の知見を概念図として示すものである。図５（Ａ）〜（Ｅ）は第１絶縁膜及び第２絶縁膜により形成される凹部の深さ及び間隔と結晶成長の関係を模式的に説明している。
【００５６】
尚、図５で示す長さに関する符号に関し、ｔ０１：第２絶縁膜上（凸部）の非晶質半導体膜の厚さ、ｔ０２：凹部の非晶質半導体膜の厚さ、ｔ１１：第２絶縁膜上（凸部）の結晶性半導体膜の厚さ、ｔ１２：凹部の結晶性半導体膜の厚さ、ｄ：第２絶縁膜の厚さ（凹部の深さ）、Ｗ１：第２絶縁膜の幅、Ｗ２：凹部の幅である。
【００５７】
図５（Ａ）は、ｄ＜ｔ０２、Ｗ１，Ｗ２が１μｍと同程度かそれ以下の場合であり、凹部の溝の深さが非晶質半導体膜２０４よりも小さい場合には、溶融結晶化の過程を経ても凹部が浅いので結晶性半導体膜２０５の表面が十分平坦化されることはない。即ち、結晶性半導体膜２０５の表面状態は下地の凹凸形状が反映された状態となる。
【００５８】
図５（Ｂ）は、ｄ≧ｔ０２、Ｗ１，Ｗ２が１μｍと同程度かそれ以下の場合であり、凹部の溝の深さが非晶質半導体膜２０４とほぼ等しいかそれより大きい場合には、表面張力が働いて凹部に集まる。それにより固化した状態では、図５（Ｂ）で示すように表面がほぼ平坦になる。この場合、ｔ１１＜ｔ１２となり、第２絶縁膜２０２上の膜厚が薄い部分２２０に応力が集中しここに歪みが蓄積され、結晶粒界が形成されることになる。
【００５９】
図２２（Ａ）で示す走査電子顕微鏡（ＳＥＭ）写真は図５（Ｂ）の状態の一例を示し、１７０ｎｍの段差を設け、０．５μｍの凸部の幅と間隔を設けた下地絶縁膜上に１５０ｎｍの非晶質珪素膜を形成して結晶化した結果を示している。また、結晶性半導体膜の表面は結晶粒界を顕在化させるために一般的に知られるセコ液（ＨＦ：Ｈ２Ｏ＝２：１に添加剤としてＫ２Ｃｒ２Ｏ７を用いて調合した薬液）でのエッチング（セコ・エッチングとも呼ばれる。）を施してある。
【００６０】
図２２に示す結果は、二クロム酸カリウム（Ｋ２Ｃｒ２Ｏ７）２．２ｇを水５０ｃｃに溶かして０．１５ｍｏｌ／ｌの溶液を調製し、当該溶液にフッ酸水溶液１００ｃｃを加えてものを、さらに水で５倍に希釈したものをセコ液として使用した。また、セコ・エッチングの条件を室温（１０〜３０℃）にて７５秒とした。なお、本明細書において、セコ液もしくはセコ・エッチングと言えば、ここで述べた溶液及び条件を指す。
【００６１】
図２２（Ｂ）は、図２２（Ａ）の写真の模式図である。図中、３１は直線状のストライプパターンで延在する絶縁膜（第２絶縁膜）であり、その凸部３２にはセコ・エッチングにより明確になった結晶粒界３３が集中的に発生している様子が窺える。なお、消失部分と記載された領域３４は、ストライプパターンの始点に相当する領域であり、レーザー光の走査はこの始点から始められている。詳細な理由は不明だが、当該始点上の珪素膜は溶融した際に走査方向に押しやられ、当該始点に位置する第２絶縁膜が露出してしまっていた領域である。セコ液は酸化珪素膜をエッチングしてしまうため、当該始点に位置する領域はセコ・エッチングにより消失してしまっている。
【００６２】
ところで、図２２（Ａ）に示した写真と対比してみると、凹部３５に形成された結晶性半導体膜にはセコ・エッチングで明確になるような結晶粒界もしくは欠陥が顕在化しない、換言すれば実質的に存在しないことが判る。セコ・エッチングで明確になる結晶粒界は現状において特定できていないが、セコ・エッチングにより積層欠陥や結晶粒界が優先的にエッチングされることは良く知られている事実であり、本発明を実施して得た結晶性半導体膜は、セコ・エッチングで顕在化するような結晶粒界もしくは欠陥が実質的に存在しないことに大きな特徴があると言える。
【００６３】
勿論、単結晶ではないため、セコ・エッチングで顕在化しない粒界や欠陥は当然あり得るが、そのような粒界や欠陥は半導体素子を作製した際の電気特性に影響を及ぼすようなものではないため、電気的に不活性と考えられる。一般的にそのような電気的に不活性な粒界とは、平面状粒界（低次もしくは高次の双晶又は対応粒界）と呼ばれるものであり、セコ・エッチングで顕在化しない粒界とは、平面状粒界であると推測される。その観点からすると、結晶粒界もしくは欠陥が実質的に存在しないということは、平面状粒界以外の結晶粒界が存在しないと言っても差し支えないと言える。
【００６４】
また、図２４は図２２（Ｂ）に示される凹部３５に形成される結晶性半導体膜の配向性を反射電子回折パターン（ＥＢＳＰ：Ｅｌｅｃｔｒｏｎ Ｂａｃｋｓｃａｔｔｅｒ ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）により求めた結果を示している。ＥＢＳＰは走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）に専用の検出器を設け、電子ビームを結晶面に照射してその菊池線からの結晶方位同定をコンピューターで画像認識させることによって、そのミクロな結晶性を表面配向のみならず、結晶の全方向に関して測定するものである（以下、この手法を便宜上ＥＢＳＰ法と呼ぶ）。
【００６５】
図２４のデータは、凹部３５においては線状に集光されたレーザー光の走査方向と平行な方向に結晶が成長していることを示している。成長の結晶方位は＜１１０＞方位が優勢（即ち、主たる配向面は｛１１０｝面である。）であるが、＜１００＞方位の成長も存在している。
【００６６】
図５（Ｃ）は、ｄ≧ｔ０２、Ｗ１，Ｗ２が１μｍと同程度か若干大きい場合であり、凹部の幅が広がると結晶性半導体膜２０５が凹部を充填し、平坦化の効果はあるが、凹部の中央付近には結晶粒界が発生する。また、第２絶縁膜上にも同様に応力が集中しここに歪みが蓄積され、結晶粒界が形成される。これは、間隔が広がることで応力緩和の効果が低減するためであると推定している。この条件では、チャネル形成領域となる半導体領域にも結晶粒界が生じる可能性があるため、好ましいものではない。
【００６７】
図５（Ｄ）は、ｄ≧ｔ０２、Ｗ１，Ｗ２が１．０μｍよりも大きい場合であり、図５（Ｃ）の状態がさらに顕在化してくる。この条件になるとかなりの確率でチャネル形成領域となる半導体領域に結晶粒界が生じるため、好ましいものではない。
【００６８】
図２３（Ａ）で示す走査電子顕微鏡（ＳＥＭ）写真は図５（Ｄ）の状態の一例を示し、１７０ｎｍの段差を設け、１．８μｍの凸部の幅と間隔を設けた下地絶縁膜上に１５０ｎｍの非晶質珪素膜を形成して結晶化した結果を示している。結晶性半導体膜の表面は結晶粒界を顕在化させるために前述のセコ液でエッチングしてある。
【００６９】
また、図２３（Ｂ）は、図２３（Ａ）の写真の模式図である。図中、４１は直線状のストライプパターンで延在する絶縁膜（第２絶縁膜）であり、その凸部４２及びその端部にはセコ・エッチングにより明確になった結晶粒界４３が集中的に発生している様子が窺える。なお、消失部分と記載された領域４４は、ストライプパターンの始点に相当する領域であり、前述の理由によりセコ・エッチングで消失してしまっている。なお、図２３（Ａ）に示した写真と対比してみると、結晶粒界は、ストライプパターンの凸部４２だけでなく凹部４５にも発生している。
【００７０】
図５（Ｅ）は、本発明においては参考例であり、ｄ＞＞ｔ０２、Ｗ１，Ｗ２が１μｍ以下の場合である。即ち、第２絶縁膜の厚さｄが凹部における非晶質半導体膜の厚さｔ０２に比べて厚すぎる場合は結晶性半導体膜２０５が凹部を充填するように形成され、第２絶縁膜２０２上には殆ど残存しない。そのため、本発明のように、第２絶縁膜上の結晶性半導体膜をソース領域とソース電極（またはドレイン領域とドレイン電極）とのコンタクト部として用いることができない。
【００７１】
以上、図５（Ａ）〜（Ｄ）を用いて説明したように、半導体素子を形成する場合、特に薄膜トランジスタにおけるチャネル形成領域を形成する場合には、図５（Ｂ）の形態が最も適していると考えられる。即ち、上述のセコ液でセコ・エッチングを施した際に、結晶粒界や欠陥が殆ど顕在化しない結晶性半導体膜、換言すれば結晶粒界及び欠陥が実質的に存在しない結晶性半導体膜をチャネル形成領域に用いることが望ましい。
【００７２】
また、ここでは結晶性半導体膜を形成する下地の凹凸形状は、第１絶縁膜と第２絶縁膜で形成する一例を示したが、ここで示す形態に限定されず同様な形状を有するものであれば代替することができる。例えば、２００ｎｍ〜２μｍ程度の厚さの絶縁膜をエッチングして所望の深さの凹部を形成しても良い。
【００７３】
なお、上記結晶化工程の際、前述のように第２絶縁膜が柔らかい絶縁膜（密度の低い絶縁膜）であると、結晶化時における半導体膜の収縮等による応力を緩和するという効果が期待できる。逆に、固い絶縁膜（密度の高い絶縁膜）であると、収縮もしくは膨張しようとする半導体膜に逆らう形で応力が発生するため、結晶化後の半導体膜に応力歪み等を残しやすく結晶欠陥の原因ともなりかねない。例えば、公知のグラフォエピタキシ技術（「Ｍ．Ｗ．Ｇｅｉｓ，Ｄ．Ｃ．Ｆｌａｎｄｅｒｓ，Ｈ．Ｉ．Ｓｍｉｔｈ：Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．３５（１９７９）ｐｐ７１」）では基板上の凹凸を固い石英ガラスで直接形成しているが、この場合において結晶Ｓｉの配向軸は［１００］軸、即ち主たる配向面は｛１００｝面であることが判明している。
【００７４】
しかしながら、本発明を実施した場合、図２４に示したように主たる配向面（最も存在頻度の高い配向面を指す。）は｛１１０｝であり、明らかに結晶形態の異なる半導体膜が形成されていることが判る。本出願人は、その相違について、基板上の凹凸を上述のＣＶＤ法やＰＶＤ法で形成した柔らかい絶縁膜であるためと推測している。即ち、下地となる第２絶縁膜を石英ガラスよりも柔らかい材質としたことにより、結晶化の際の応力の発生をより緩和できたか、もしくは凸部上の結晶性半導体膜に応力を集中させることができたと推測している。
【００７５】
なお、石英ガラスよりも柔らかい絶縁膜という意味は、例えば一般的な石英ガラス（工業的に基板として利用されている石英ガラス）よりもエッチングレートの速い絶縁膜もしくは硬度の低い絶縁膜という意味である。これらエッチングレート及び硬度に関しては、あくまで石英ガラスとの相対比較で決めれば良いので、エッチングレートの測定条件や硬度の測定条件に依存しない。
【００７６】
例えば、第２絶縁膜として酸窒化珪素膜を用いるのであれば、ＳｉＨ４ガス、Ｎ２Ｏガスを原料として用いたプラズマＣＶＤ法で成膜した酸窒化珪素膜が好ましい。当該酸窒化珪素膜は、フッ化水素アンモニウム（ＮＨ４ＨＦ２）を７．１３％とフッ化アンモニウム（ＮＨ４Ｆ）を１５．４％含む混合水溶液の２０℃におけるエッチングレートが１１０〜１３０ｎｍ／ｍｉｎ（５００℃、１時間＋５５０℃、４時間の熱処理後では、９０〜１００ｎｍ／ｍｉｎ）である。
【００７７】
また、第２絶縁膜として窒酸化珪素膜を用いるのであれば、ＳｉＨ４ガス、ＮＨ３ガス、Ｎ２Ｏガスを原料として用いたプラズマＣＶＤ法で成膜した窒酸化珪素膜が好ましい。当該窒酸化珪素膜は、フッ化水素アンモニウム（ＮＨ４ＨＦ２）を７．１３％とフッ化アンモニウム（ＮＨ４Ｆ）を１５．４％含む混合水溶液の２０℃におけるエッチングレートが６０〜７０ｎｍ／ｍｉｎ（５００℃、１時間＋５５０℃、４時間の熱処理後では、４０〜５０ｎｍ／ｍｉｎ）である。
【００７８】
以上のように、絶縁膜により凹部及び凸部を有する直線状のストライプパターンを形成し、その上に非晶質半導体膜を堆積し、レーザー光の照射により溶融状態を経て結晶化させることにより凹部に半導体を流し込み凝固させ、凹部以外の領域に結晶化に伴う歪み又は応力を集中させることができ、結晶粒界など結晶性の悪い領域を選択的に形成することが可能となる。そして、結晶性の良い半導体領域を薄膜トランジスタのチャネル形成領域等のキャリア移動が行われる領域とし、結晶性の悪い半導体領域を電極とのコンタクト部として活用することが本発明の特徴である。
【００７９】
即ち、凹部に複数の結晶方位を有し結晶粒界が形成されることなく、直線状のストライプパターンが延在する方向と平行な方向に延在する複数の結晶粒が集合した結晶性半導体膜を形成することができる。このような結晶性半導体膜でチャネル形成領域が配設されるようにトランジスタを形成することにより、高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さいトランジスタ又はそのトランジスタ群により構成される半導体装置を形成することができる。
【００８０】
［実施の形態２］
本発明の結晶性半導体膜の形成において、実施の形態１で示すように非晶質半導体膜にレーザー光を照射して結晶化させる方法の他に、固相成長により結晶化した後さらにレーザー光を照射して溶融再結晶化しても良い。
【００８１】
例えば、図１（Ｂ）において非晶質半導体膜１０６を形成した後、当該非晶質半導体膜（例えば非晶質珪素膜）の結晶化温度を低温化させ配向性を向上させるなど、結晶化を促進する触媒作用のある金属元素としてＮｉを添加する。
【００８２】
当該技術については、本出願人による特開平１１−３５４４４２号等に詳しい。Ｎｉを添加して形成した結晶性半導体膜は、主たる配向面が｛１１０｝面であるという特徴を有し、このような結晶性半導体膜を薄膜トランジスタのチャネル形成領域に用いると、電子移動度とホール移動度が共に大幅に向上し、ひいてはＮチャネル型トランジスタ及びＰチャネル型トランジスタの電界効果移動度が大幅に向上するという特徴を有する。特にホール移動度の向上に伴うＰチャネル型トランジスタの電界効果移動度の向上は特筆すべきものであり、主たる配向面を｛１１０｝とする利点の一つである。
【００８３】
また、Ｎｉの添加法に限定はなく、スピン塗布法、蒸着法、スパッタ法などを適用するこができる。スピン塗布法による場合には酢酸ニッケル塩が５ｐｐｍの水溶液を塗布して金属元素含有層を形成する。勿論、触媒元素はＮｉに限定されるものではなく、他の公知の材料を用いても良い。
【００８４】
その後、５８０℃にて４時間の加熱処理により非晶質半導体膜１０６を結晶化させる。この結晶化した半導体膜に対し、レーザー光又はそれと同等な強光を照射して溶融させ再結晶化する。こうして、図２（Ａ）と同様に表面がほぼ平坦化された結晶性半導体膜を得ることができる。この結晶性半導体膜も同様に成長端や結晶粒界１１０が形成された領域が形成される。
【００８５】
レーザー光の被照射体として結晶化した半導体膜を用いる利点はその半導体膜の光吸収係数の変動率にあり、結晶化した半導体膜にレーザー光を照射して溶融させたとしても光吸収係数は殆ど変動しない。よって、レーザー照射条件のマージンを広くとることができる。
【００８６】
こうして形成された結晶性半導体膜には金属元素が残存するが、ゲッタリング処理により取り除くことができる。この技術の詳細については、特願２００１−０１９３６７号出願（又は特願２００２−０２０８０１号出願）を参照されたい。また、このゲッタリング処理に伴う加熱処理は、結晶性半導体膜の歪みを緩和するという効果も合わせ持っている。
【００８７】
その後、実施の形態１と同様に凹部の結晶性半導体膜をチャネル形成領域とし、かつ、凸部の結晶性半導体膜をソース領域もしくはドレイン領域として用いた薄膜トランジスタを形成する。凹部の結晶性半導体膜は、複数の結晶方位を有し結晶粒界が形成されていないという特徴を有しているため、高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さいトランジスタ又はそのトランジスタ群により構成される半導体装置を形成することができる。
【００８８】
［実施の形態３］
次に、本実施の形態において凹部を有する下地絶縁膜上に結晶性珪素膜を形成し、その凹部に形成された半導体領域にチャネル形成領域が配設されるトランジスタを作製する一形態を図面を用いて説明する。尚、本実施の形態の係る各図面において、（Ａ）は上面図、（Ｂ）以降はそれに対応する各部位の縦断面図を示す。
【００８９】
図６において、ガラス基板３０１上に３０〜３００ｎｍの窒化珪素、窒素含有量が酸素含有量よりも大きな酸窒化珪素、窒化アルミニウム、又は酸窒化アルミニウムでなる第１絶縁膜３０２を形成する。その上に凹部及び凸部を有する直線状のストライプパターンを、酸化珪素又は酸窒化珪素から成る第２絶縁膜３０３により形成する。酸化珪素膜はプラズマＣＶＤ法でＴＥＯＳとＯ２とを混合し、反応圧力４０Ｐａ、基板温度４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．６Ｗ／ｃｍ２で放電させ１０〜３０００ｎｍ、好ましくは１００〜２０００ｎｍの厚さに堆積し、その後エッチングにより凹部３０４を形成する。凹部の幅は、特にチャネル形成領域が配置される場所において、０．０１〜１μｍ、好ましくは０．０５〜０．２μｍで形成する。
【００９０】
次に、第１絶縁膜３０２及び第２絶縁膜３０３上に酸化膜又は酸窒化珪素膜から成る第３絶縁膜３０５と非晶質珪素膜３０６を同一のプラズマＣＶＤ装置を用い大気に触れさせることなく連続的に成膜する。非晶質珪素膜３０５は珪素を主成分に含む半導体膜で形成し、プラズマＣＶＤ法でＳｉＨ４を原料気体として用い形成する。この段階では、図６（Ｂ）に示されるように凹部３０４の底面及び側面を被覆して平坦でない表面形状が形成される。
【００９１】
結晶化は連続発振レーザー光を照射して行う。図７はその結晶化後の状態を示している。結晶化の条件は連続発振モードのＹＶＯ４レーザー発振器を用い、その第２高調波（波長５３２ｎｍ）の出力５〜１０Ｗを、光学系にて短手方向に対する長手方向の比が１０以上である線状レーザー光に集光し、且つ長手方向に均一なエネルギー密度分布を有するように集光し、５〜２００ｃｍ／ｓｅｃの速度で走査して結晶化させる。均一なエネルギー密度分布とは、完全に一定であるもの以外を排除することではなく、エネルギー密度分布において許容される範囲は±１０％である。
【００９２】
線状に集光されたレーザー光の強度分布はその強度分布が長さの長い方向（図２（Ａ）におけるＸ軸方向）において均一であることが望ましい。これは加熱される半導体の温度をレーザー光の照射領域全体で均一にすることが目的である。線状に集光されたレーザー光のＸ軸方向に温度分布が生じると、半導体膜の結晶成長の方向をレーザー光の走査方向に規定することができなくなるためである。直線状のストライプパターンは線状に集光されたレーザー光の照射領域の走査方向と合わせて配列させておくことで、結晶の成長方向と、全てのトランジスタのチャネル長方向とを合わせることができる。これによりトランジスタの素子間の特性ばらつきを小さくすることができる。
【００９３】
また、線状に集光されたレーザー光による結晶化は、１回の走査（即ち、一方向）のみで完了させても良いし、より結晶性を高めるためには往復走査しても良い。さらに、レーザー光により結晶化した後、フッ酸などによる酸化物除去、或いは、アンモニア過酸化水素水処理などアルカリ溶液により珪素膜の表面を処理し、エッチング速度の速い品質の悪い部分を選択的に除去して、再度同様の結晶化処理を行っても良い。このようにして、結晶性を高めることができる。
【００９４】
この条件でレーザー光を照射することにより、非晶質半導体膜は瞬間的に溶融し結晶化させる。実質的には溶融帯が移動しながら結晶化が進行する。溶融した珪素は表面張力が働いて凹部に凝集し固化する。これにより、図７に示すように凹部３０４を充填する形態で表面が平坦な結晶性半導体膜３０７が形成される。
【００９５】
その後、図８に示すように、結晶性半導体膜３０７をエッチングし、薄膜トランジスタの活性層となる半導体領域３０８〜３１０を形成する。なお、図８は、半導体領域３０８〜３１０の形状を限定的に示すものではなく、実施の形態１で述べた如く、所定のデザインルールに従う範囲内において、特に限定されるものではない。
【００９６】
結晶性半導体膜３０７はフッ素系のガスと酸素とをエッチングガスとして用いることにより第３絶縁膜３０５と選択性をもってエッチングすることができる。勿論、第３絶縁膜３０５がエッチングされてしまってもその下にある第１絶縁膜３０２や第２絶縁膜３０３との選択性さえ確保できれば何ら問題はない。
【００９７】
なお、エッチングガスとしては、ＣＦ４とＯ２の混合ガスやＮＦ３ガスを用いたプラズマエッチング法により行っても良いし、ＣｌＦ３ガス等のフッ化ハロゲンガスを励起しないで用いたプラズマレスのガスエッチングを行っても良い。プラズマレスのガスエッチングは、結晶性半導体膜にプラズマダメージを与えないで済むので結晶欠陥の抑制により効果的な手法である。
【００９８】
次に、実施の形態１で図３を用いて説明したようにレジストマスク（図示せず）を設け、半導体領域３０８〜３０９のチャネル形成領域となる部分を薄膜化する。この薄膜化工程は、ＣＦ４ガスとＯ２ガスとの混合ガスを用いれば良い。そして、薄膜化が終了したら、レジストマスクを除去した後、図４を用いて説明したように半導体領域をマスクにして自己整合的に第３絶縁膜３０５及び第２絶縁膜３０３をエッチングして図９に示す状態を得る。図９において、３０８ａ〜３１０ａは、それぞれチャネル形成領域となる部分を薄膜化した半導体領域である。勿論、図９（Ｃ）に示すように、図９（Ａ）をＣ−Ｃ’で切断した断面には、第２絶縁膜３０３が残存しており、半導体領域も薄膜化前の膜厚で残っている。
【００９９】
次に、図１０に示すように、半導体領域３０８ａ〜３１０ａを覆うように第４絶縁膜（ゲート絶縁膜として機能する。）３１１、ゲート電極として用いる導電膜３１２、３１３を形成する。第４絶縁膜３１１は、実施の形態１で説明した酸化珪素膜、窒化珪素膜、酸窒化珪素膜、窒酸化珪素膜、窒化アルミニウム膜、窒酸化アルミニウム膜、酸窒化アルミニウム膜もしくは酸化アルミニウム膜のいずれを用いても良いし、これらを適宜組み合わせた積層膜としても良い。
【０１００】
ゲート絶縁膜のカバレッジを良くするためには、酸化珪素膜ならばＴＥＯＳを用いた酸化珪素膜が好ましく、窒酸化アルミニウム膜であればＲＦスパッタ法で形成した窒酸化アルミニウム膜を用いたり、当該窒酸化アルミニウム膜と酸化珪素膜の積層膜（酸化珪素膜は、活性層となる半導体膜を過酸化水素で酸化させたものであっても良い。）を用いたりすると良い。
【０１０１】
また、ゲート電極として用いる導電膜３１２、３１３はタングステン又はタングステンを含有する合金や、アルミニウム又はアルミニウム合金などで形成する。
【０１０２】
次に、図１１に示すように、半導体領域３０８ａ〜３１０ａに一導電型の不純物領域３１４〜３１９を形成する。ここでは、便宜的にｎ型不純物領域３１４、３１５、３１８及び３１９、ｐ型不純物領域３１６及び３１７を設けるものとする。これらの不純物領域はゲート電極として用いる導電膜３１２、３１３をマスクとして自己整合的に形成しても良いし、フォトレジストなどでマスキングして形成しても良い。不純物領域３１４〜３１９はソース及びドレイン領域を形成し、必要に応じて低濃度ドレイン領域（一般的にはＬＤＤ領域と呼ばれる。）を設けることもできる。
【０１０３】
この不純物領域３１４〜３１９は不純物イオンを電界で加速して半導体領域に注入するイオン注入法又はイオンドーピング法などが適用される。この場合において、注入するイオン種の質量分離の有無は本発明を適用する上で本質的な問題とはならない。
【０１０４】
この時、半導体領域３０８ａ〜３１０ａのうち、ゲート電極３１２、３１３の下にあり、かつ、凹部３０４に形成された半導体領域３２０が、本発明の薄膜トランジスタのチャネル形成領域となる。
【０１０５】
そして、図１２に示すように５０〜１００ｎｍ程度の水素を含有する窒化珪素膜又は酸窒化珪素膜による第５絶縁膜（パッシベーション膜として機能する。）３２１を形成する。この状態で４００〜４５０℃に熱処理をすることにより窒化珪素膜又は酸窒化珪素膜が含有する水素が放出され島状の半導体膜に対する水素化を行うことができる。
【０１０６】
次いで、酸化珪素膜などで形成する第６絶縁膜（層間絶縁膜として機能する。）３２２を形成し、不純物領域３１４〜３１９に接続する配線３２３〜３２７を形成する。こうしてｎチャネル型トランジスタ３２８、３３０及びｐチャネル型トランジスタ３２９を形成することができる。
【０１０７】
図１２に示されるｎチャネル型トランジスタ３２８及びｐチャネル型トランジスタ３２９は、複数のチャネル形成領域３２０が並列に配設され、かつ、一対の不純物領域３１４と３１５（または３１６と３１７）との間に連接して設けられたマルチチャネル型のトランジスタを示している。具体的には、ｎチャネル型マルチチャネルトランジスタ３２８と、ｐチャネル型マルチチャネルトランジスタ３２９とでＣＭＯＳ構造の基本回路であるインバータ回路を構成する一例を示している。この構成において並列に配設するチャネル形成領域の数に限定はなく、必要に応じて複数個配設すれば良い。例えば、ｎチャネル型トランジスタ３３０のようにシングルチャネルとしても良い。
【０１０８】
［実施の形態４］
本実施の形態では、半導体装置の画素部において、スイッチング素子として機能する薄膜トランジスタと各画素に蓄積すべき電荷を保持するための保持容量とを形成する例について説明する。具体的には、凹部を有する下地絶縁膜上に結晶性珪素膜を形成し、その凹部に形成された半導体領域にチャネル形成領域が配設される薄膜トランジスタを形成し、かつ、凹部に形成された他の半導体領域を一方の電極として含む保持容量を形成する例を示す。尚、本実施の形態の係る各図面において、（Ａ）は上面図、（Ｂ）以降はそれに対応する各部位の縦断面図を示す。
【０１０９】
図６において、ガラス基板３０１上に３０〜３００ｎｍの窒化珪素、窒素含有量が酸素含有量よりも大きな酸窒化珪素、窒化アルミニウム、又は酸窒化アルミニウムでなる第１絶縁膜３０２を形成する。その上に凹部及び凸部を有する直線状のストライプパターンを、酸化珪素又は酸窒化珪素から成る第２絶縁膜３０３により形成する。酸化珪素膜はプラズマＣＶＤ法でＴＥＯＳとＯ２とを混合し、反応圧力４０Ｐａ、基板温度４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．６Ｗ／ｃｍ２で放電させ１０〜３０００ｎｍ、好ましくは１００〜２０００ｎｍの厚さに堆積し、その後エッチングにより凹部３０４を形成する。凹部の幅は、特にチャネル形成領域が配置される場所において、０．０１〜１μｍ、好ましくは０．０５〜０．２μｍで形成する。
【０１１０】
次に、第１絶縁膜３０２及び第２絶縁膜３０３上に酸化膜又は酸窒化珪素膜から成る第３絶縁膜３０５と非晶質珪素膜３０６を同一のプラズマＣＶＤ装置を用い大気に触れさせることなく連続的に成膜する。非晶質珪素膜３０５は珪素を主成分に含む半導体膜で形成し、プラズマＣＶＤ法でＳｉＨ４を原料気体として用い形成する。この段階では、図６（Ｂ）に示されるように凹部３０４の底面及び側面を被覆して平坦でない表面形状が形成される。
【０１１１】
結晶化は連続発振レーザー光を照射して行う。図７はその結晶化後の状態を示している。結晶化の条件は連続発振モードのＹＶＯ４レーザー発振器を用い、その第２高調波（波長５３２ｎｍ）の出力５〜１０Ｗを、光学系にて短手方向に対する長手方向の比が１０以上である線状レーザー光に集光し、且つ長手方向に均一なエネルギー密度分布を有するように集光し、５〜２００ｃｍ／ｓｅｃの速度で走査して結晶化させる。均一なエネルギー密度分布とは、完全に一定であるもの以外を排除することではなく、エネルギー密度分布において許容される範囲は±１０％である。
【０１１２】
線状に集光されたレーザー光の強度分布はその強度分布が長さの長い方向（図２（Ａ）におけるＸ軸方向）において均一であることが望ましい。これは加熱される半導体の温度をレーザー光の照射領域全体で均一にすることが目的である。線状に集光されたレーザー光のＸ軸方向に温度分布が生じると、半導体膜の結晶成長の方向をレーザー光の走査方向に規定することができなくなるためである。直線状のストライプパターンは線状に集光されたレーザー光の照射領域の走査方向と合わせて配列させておくことで、結晶の成長方向と、全てのトランジスタのチャネル長方向とを合わせることができる。これによりトランジスタの素子間の特性ばらつきを小さくすることができる。
【０１１３】
また、線状に集光されたレーザー光による結晶化は、１回の走査（即ち、一方向）のみで完了させても良いし、より結晶性を高めるためには往復走査しても良い。さらに、レーザー光により結晶化した後、フッ酸などによる酸化物除去、或いは、アンモニア過酸化水素水処理などアルカリ溶液により珪素膜の表面を処理し、エッチング速度の速い品質の悪い部分を選択的に除去して、再度同様の結晶化処理を行っても良い。このようにして、結晶性を高めることができる。
【０１１４】
この条件でレーザー光を照射することにより、非晶質半導体膜は瞬間的に溶融し結晶化させる。実質的には溶融帯が移動しながら結晶化が進行する。溶融した珪素は表面張力が働いて凹部に凝集し固化する。これにより、図７に示すように凹部３０４を充填する形態で表面が平坦な結晶性半導体膜３０７が形成される。
【０１１５】
その後、図２８に示すように、結晶性半導体膜３０７をエッチングし、薄膜トランジスタの活性層となる半導体領域３５８及び保持容量の一方の電極（下部電極）となる半導体領域３５９を形成する。なお、図２８は、半導体領域３５８、３５９の形状を限定的に示すものではなく、実施の形態１で述べた如く、所定のデザインルールに従う範囲内において、特に限定されるものではない。
【０１１６】
結晶性半導体膜３０７はフッ素系のガスと酸素とをエッチングガスとして用いることにより第３絶縁膜３０５と選択性をもってエッチングすることができる。勿論、第３絶縁膜３０５がエッチングされてしまってもその下にある第１絶縁膜３０２や第２絶縁膜３０３との選択性さえ確保できれば何ら問題はない。なお、エッチングガスとしては、ＣＦ４とＯ２の混合ガスやＮＦ３ガスを用いたプラズマエッチング法により行っても良いし、ＣｌＦ３ガス等のフッ化ハロゲンガスを励起しないで用いたプラズマレスのガスエッチングを行っても良い。プラズマレスのガスエッチングは、結晶性半導体膜にプラズマダメージを与えないで済むので結晶欠陥の抑制により効果的な手法である。
【０１１７】
次に、実施の形態１で図３を用いて説明したようにレジストマスク（図示せず）を設け、半導体領域３５８のチャネル形成領域となる部分及び半導体領域３５９のストライプパターンになっている部分を薄膜化する。この薄膜化工程は、ＣＦ４ガスとＯ２ガスとの混合ガスを用いれば良い。そして、薄膜化が終了したら、レジストマスクを除去した後、図４を用いて説明したように半導体領域をマスクにして自己整合的に第３絶縁膜３０５及び第２絶縁膜３０３をエッチングして図２９に示す状態を得る。図２９において、３５８ａ、３５９ａは、それぞれチャネル形成領域となる部分及びストライプパターンとなっている部分を薄膜化した半導体領域である。勿論、図２９（Ｃ）に示すように、図２９（Ａ）をＣ−Ｃ’で切断した断面には、第２絶縁膜３０３が残存しており、半導体領域も薄膜化前の膜厚で残っている。
【０１１８】
次に、図３０に示すように、半導体領域３５８ａ、３５９ａを覆うようにゲート絶縁膜３６０、ゲート配線（ゲート電極としても機能する。）３６１及び容量配線３６２を形成する。ゲート絶縁膜３６０は、実施の形態１で説明した酸化珪素膜、窒化珪素膜、酸窒化珪素膜、窒酸化珪素膜、窒化アルミニウム膜、窒酸化アルミニウム膜、酸窒化アルミニウム膜もしくは酸化アルミニウム膜のいずれを用いても良いし、これらを適宜組み合わせた積層膜としても良い。ゲート絶縁膜のカバレッジを良くするためには、酸化珪素膜ならばＴＥＯＳを用いた酸化珪素膜が好ましく、窒酸化アルミニウム膜であればＲＦスパッタ法で形成した窒酸化アルミニウム膜を用いたり、当該窒酸化アルミニウム膜と酸化珪素膜の積層膜（酸化珪素膜は、活性層となる半導体膜を過酸化水素で酸化させたものであっても良い。）を用いたりすると良い。また、ゲート電極３６１及び容量配線３６２はタングステン又はタングステンを含有する合金や、アルミニウム又はアルミニウム合金などで形成する。
【０１１９】
この状態において、第１の結晶性半導体領域を含む半導体領域３５９ａ、ゲート絶縁膜３６０及び容量配線３６２で保持容量が構成される。即ち、半導体領域３５９ａは一方の電極として、ゲート絶縁膜３６０は誘電体として、容量配線３６２は他方の電極として、それぞれ保持容量の部分としての機能を果たしている。
【０１２０】
次に、図３１に示すように、半導体領域３５８ａ、３５９ａに一導電型の不純物領域３６３、３６４を形成する。ここでは、便宜的にｎ型不純物領域３６３、３６４を設けるものとする。これらの不純物領域はゲート電極３６１及び容量配線３６２をマスクとして自己整合的に形成しても良いし、フォトレジストなどでマスキングして形成しても良い。不純物領域３６３、３６４はスイッチング素子として機能する薄膜トランジスタのソース領域又はドレイン領域となる領域であり、必要に応じて低濃度ドレイン領域（一般的にはＬＤＤ領域と呼ばれる。）を設けることもできる。
【０１２１】
この時、半導体領域３５８ａ、３５９ａのうち、ゲート電極３６１の下にあり、かつ、凹部３５４に形成された半導体領域３６５が薄膜トランジスタのチャネル形成領域となり、容量配線３６２の下にある半導体領域３６６が保持容量の下部電極となる。
【０１２２】
そして、図３２に示すように５０〜１００ｎｍ程度の水素を含有する窒化珪素膜又は酸窒化珪素膜によるパッシベーション膜３６７を形成する。この状態で４００〜４５０℃に熱処理をすることにより窒化珪素膜又は酸窒化珪素膜が含有する水素が放出され島状の半導体膜に対する水素化を行うことができる。次いで、酸化珪素膜などで形成する層間絶縁膜３６８を形成し、不純物領域３６４に接続するデータ配線３６９及び不純物領域３６３に接続するドレイン配線３７０を形成する。なお、３７１は、不純物領域３６４とデータ配線３６９のコンタクト部であり、３７２は、不純物領域３６３とドレイン配線３７０のコンタクト部である。
【０１２３】
ここまでのプロセスを経て、ｎチャネル型薄膜トランジスタが完成する。図３２に示されるｎチャネル型薄膜トランジスタは、複数のチャネル形成領域３６５が並列に配設され、かつ、一対の不純物領域３６３と３６４との間に連接して設けられたマルチチャネル型の構造となっている。この構成において並列に配設するチャネル形成領域の数に限定はなく、必要に応じて複数個配設すれば良い。
【０１２４】
ｎチャネル型薄膜トランジスタが完成したら、さらに層間絶縁膜３７３を形成する。層間絶縁膜３７３は、公知の絶縁膜であれば如何なる材料を用いてもよく、特に平坦化の可能な有機樹脂膜が好ましい。また、必要に応じて窒化絶縁膜を有機樹脂膜と組み合わせて積層しても良い。そして、層間絶縁膜３７３の上に酸化物導電膜（代表的にはＩＴＯ）からなる画素電極３７４を形成する。こうして、スイッチング素子として機能する薄膜トランジスタ３８０と電荷保持手段として機能する保持容量３８１を有したアクティブマトリクス基板が完成する。なお、アクティブマトリクス基板とは、液晶表示装置等の半導体装置において、各種回路や画素部を形成する側の基板を指す。
【０１２５】
以上のようなプロセスで完成したアクティブマトリクス基板において、図３２（Ｂ）の保持容量３８１の部分を拡大した断面を図３３（Ａ）に示す。図３３（Ａ）において、Ｃｓと記載された部分にはコンデンサ（保持容量と言ってもよい。）が形成されており、半導体領域３６６の側面及び上面の計３辺にそれぞれ３つのコンデンサが形成される。本実施の形態では、半導体領域３６６が３つ並列に設けられているため、Ｃｓと記載されるコンデンサは計９つ形成されていることになる。
【０１２６】
図３３（Ｂ）は、図３３（Ａ）に示す保持容量の等価的な模式図である。半導体領域３６６の高さをｄとし、幅をＷとした時、模式図における半導体領域３６６の等価的な長さＬは、Ｌ＝６ｄ＋３Ｗ１で表される。即ち、本発明を実施して得られる半導体装置においては、半導体領域３１６の側面及び上面に個々に保持容量を形成することで、全体として保持容量の占有面積を小さくでき、かつ、高密度の電荷を蓄えることが可能となる。そのため、画素内の占有面積を小さくできることに伴い画素の開口率（または有効表示領域）を大きくすることができるという利点がある。
【０１２７】
［実施の形態５］
実施の形態３、４において、トランジスタはシングルドレイン構造で示されているが、低濃度ドレイン（ＬＤＤ）を設けても良い。図１３はＬＤＤ構造を持ったｎチャネル型マルチチャネルトランジスタの一例を示している。
【０１２８】
図１３（Ａ）で示すトランジスタの構造はゲート電極を窒化チタン又は窒化タンタルなど窒化物金属３４０ａとタングステン又はタングステン合金など高融点金属３４０ｂで形成する一例であり、ゲート電極３４０ｂの側面にスペーサ３４１を設けている。スペーサ３４１は酸化珪素などの絶縁体で形成しても良いし、導電性を持たせるためにｎ型の多結晶珪素で形成しても良く、異方性ドライエッチングにより形成する。ＬＤＤ領域３４２ａ、３４２ｂはこのスペーサを形成する前に形成することにより、ゲート電極３４０ｂに対し自己整合的に形成することができる。スペーサを導電性材料で形成した場合には、ＬＤＤ領域３４２ａ、３４２ｂが実質的にゲート電極と重畳するゲート・オーバーラップＬＤＤ（Ｇａｔｅ−Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造とすることができる。
【０１２９】
一方、図１３（Ｂ）はゲート電極３４０ａを設けない構造であり、この場合はＬＤＤ構造となる。
【０１３０】
図１３（Ｃ）は、ｎ型不純物領域３１５（実施の形態４における３６３）に隣接してＬＤＤ領域を形成するｎ型不純物領域３４４が形成されている。ゲート電極３４３は下層側ゲート電極３４３ａ、上層側ゲート電極３４３ｂの二層構造であり、ｎ型不純物領域３１４、３１５（実施の形態４における３６４、３６３）及びＬＤＤ領域３４４ａ、３４４ｂを自己整合的に形成することができる。このようなゲート電極と不純物領域、及びその作製方法の詳細については、特願２０００−１２８５２６号出願又は特願２００１−０１１０８５号出願を参照されたい。
【０１３１】
いずれにしても、このようなゲート構造により自己整合的にＬＤＤ領域を形成する構造は、特にデザインルールを微細化する場合において有効である。ここでは単極性のトランジスタ構造を示したが、実施の形態３または４と同様にＣＭＯＳ構造を形成することもできる。
【０１３２】
尚、本実施の形態においてゲート電極及びＬＤＤ領域の構成以外は、実施の形態３または４と同じであり詳細な説明は省略する。
【０１３３】
［実施の形態６］
本実施の形態は、実施の形態１で説明した構成とは別の実施形態であって、電極として機能する一導電型の不純物領域をそのまま配線としても利用したことを特徴とする発明に関する。当該実施の形態は、コンタクト部の数を減らして設計マージンの縮小による集積度の向上を図るとともに歩留まりの向上を図るものである。
【０１３４】
説明には図１４を用いる。図１４（Ａ）は上面図であり、図１４（Ｂ）〜（Ｆ）は各々該当個所の断面図を示している。なお、実施の形態１における図１１の状態に対応する図である。この状態に至る過程およびその後のトランジスタ形成過程については、実施の形態３を参照すれば良い。
【０１３５】
図１４（Ａ）において、４０１〜４０５は一導電型の不純物領域であり、４０１及び４０２はそれぞれＰチャネル型トランジスタのソース領域及びドレイン領域、４０３及び４０４はそれぞれＮチャネル型トランジスタのソース領域であり、４０５はＮチャネル型トランジスタのドレイン領域として機能する。この時、ドレイン領域４０５が二つのトランジスタを電気的に接続する配線として機能している点に特徴がある。
【０１３６】
本発明の特徴として、結晶性の悪い半導体領域も電極として活用することができるため、本実施の形態のように、配線として活用することでコンタクト部の数を減らすことができる上、コンタクト形成のための設計マージンを拡げることができる。そのため、特に微細化が進んだ論理回路を形成する際には、非常に有効である。
【０１３７】
なお、本実施の形態は一例に過ぎず、本発明において、一導電型の不純物領域を電極だけでなく配線として用いることができるという技術思想を開示するものである。従って、実施の形態１〜５に開示されたいずれの技術と組み合わせても本実施の形態で述べた効果を得ることができる。
【０１３８】
［実施の形態７］
本実施の形態は、実施の形態１で説明した構成とは別の実施形態であって、一導電型の不純物領域を配線として用いることにより複数個のトランジスタを直列に接続した構成のトランジスタを形成することを特徴とする発明に関する。当該実施の形態は、ソース領域及びドレイン領域の間に複数のチャネル形成領域を有するトランジスタを得ることも可能であることを開示するものであって、本発明のさらなる実施形態を示すものである。
【０１３９】
説明には図１５を用いる。図１５（Ａ）は上面図であり、図１５（Ｂ）〜（Ｆ）は各々該当個所の断面図を示している。なお、実施の形態３における図１１の状態に対応する図である。この状態に至る過程およびその後のトランジスタ形成過程については、実施の形態１を参照すれば良い。
【０１４０】
図１５（Ａ）において、４１１〜４１８は一導電型の不純物領域であり、４１１及び４１４はそれぞれＰチャネル型トランジスタのソース領域及びドレイン領域、４１２及び４１３は、配線として用いられる不純物領域である。なお、本発明の特徴として、不純物領域４１２、４１３の占有面積を大きくできるため、当該部分を単に配線として用いても良いし、面積を拡げて電極として用いることも可能である。また、屈曲した形状に加工して保護回路としての機能を持たせることも可能である。
【０１４１】
また、４１５はシングルチャネルのＮチャネル型トランジスタのソース領域であり、４１６はそのドレイン領域である。さらに、当該ドレイン領域４１６をソース領域とし、かつ、不純物領域４１８をドレイン領域とするトランジスタが構成される。この場合、不純物領域４１７は配線として機能する。当該トランジスタは、併せて三つのチャネル形成領域を有するが、うち二つが並列に設けられ、かつ、残りの一つと直列に接続された構成となっている。勿論、本実施の形態は、当該トランジスタの構造に限定されるものではない。
【０１４２】
なお、本実施の形態は一例に過ぎず、本発明において、一導電型の不純物領域を電極だけでなく配線として用いることができるという技術思想を開示するものである。従って、実施の形態１〜６に開示されたいずれの技術と組み合わせても良い。
【０１４３】
［実施の形態８］
本実施の形態は、実施の形態１で説明した構成とは別の実施形態であって、一導電型の不純物領域を配線として用いることにより複数個のトランジスタを直列に接続した構成のトランジスタを形成することを特徴とする発明に関する。当該実施の形態は、ソース領域及びドレイン領域の間に複数のチャネル形成領域を有するトランジスタを得ることも可能であることを開示するものであって、本発明のさらなる実施形態を示すものである。
【０１４４】
説明には図３４を用いる。図３４（Ａ）は上面図であり、図３４（Ｂ）、（Ｃ）は各々該当個所の断面図を示している。なお、実施の形態４における図３１の状態に対応する図である。この状態に至る過程およびその後のトランジスタ形成過程については、実施の形態１を参照すれば良い。
【０１４５】
図３４（Ａ）において、４５１及び４５２はそれぞれｎチャネル型薄膜トランジスタのソース領域及びドレイン領域であり、４５３はチャネル形成領域である。また、４５４は保持容量の一方の電極として機能する半導体領域である。この場合、不純物領域４５１と４５２との間には３つのチャネル形成領域４５３が設けられており、薄膜トランジスタがオフ状態となっている際のオフ電流（リーク電流ともいう。）を低減させる冗長設計となっている。勿論、本実施の形態は、当該トランジスタの構造に限定されるものではない。
【０１４６】
なお、本実施の形態は一例に過ぎず、本発明において、一導電型の不純物領域を電極だけでなく配線として用いることができるという技術思想を開示するものである。従って、実施の形態１〜６に開示されたいずれの技術と組み合わせても良い。
【０１４７】
［実施の形態９］
本発明のトランジスタにおいて、下層側に導電層を設けることにより、所謂基板バイアスを印加することが可能となる。トランジスタの作製方法は実施の形態３または４に従うものであるが、その差異について図１６を用いて説明する。
【０１４８】
図１６（Ａ）において、基板上には第１絶縁膜８０２として窒化珪素膜を形成し、その上にタングステン膜８０３をスパッタリング法にて形成する。特に窒化珪素膜は高周波スパッタリング法で形成すると緻密な膜を形成することが可能である。第２絶縁膜８０４は酸化珪素膜で形成する。酸化珪素膜はエッチングにより図示するように凹部を形成するが、下地のタングステン膜との選択比は３０程度あるので容易に加工できる。
【０１４９】
この上に、第３絶縁膜８０５として酸窒化珪素膜と非晶質珪素膜８０６を連続して形成し、該非晶質半導体膜８０６を溶融結晶化し、図１６（Ｂ）で示すように結晶性珪素膜８０７を形成する。その後、図１６（Ｃ）に示すようにトランジスタのチャネル形成領域８０８をエッチングにより形成し、ゲート絶縁膜８０９、ゲート電極８１０を形成する。タングステン膜８０３上にはゲート絶縁膜８０９が形成されるので、ゲート電極８１０と短絡することはない。
【０１５０】
このような形態において、タングステン膜８０３を接地電位に固定すると、トランジスタのしきい値電圧のばらつきを小さくすることができる。また、ゲート電極８１０と同電位を印加して駆動すると、オン電流を増加させることができる。
【０１５１】
また、放熱効果を高めるためには、図１７で示すようにタングステン膜８０３の上層に、酸窒化アルミニウム膜（又は窒化アルミニウム膜）８１１を形成すると良い。これらの膜を設ける目的は、エッチング加工の選択比を確保することにある。即ち、ＣＨＦ３などフッ素系のエッチングガスで第２絶縁膜８０４である酸化珪素を除去して、且つ下地のタングステン膜８０３を露出させないためには、窒化珪素膜では選択比が小さく、窒化アルミニウム膜又は酸窒化アルミニウムが適している。
【０１５２】
本実施の形態は、凸部及び凹部を形成する第２絶縁膜の下に導電膜を設けることにより放熱効果や実際の動作時のしきい値制御を図る構成を開示するものであり、実施の形態１〜６に開示される構成との組み合わせは可能であり、組み合わせたことによって本実施の形態に記載の効果を付与することができる。
【０１５３】
［実施の形態１０］
本実施の形態では、実施の形態３において、薄膜トランジスタの活性層３０８を形成する工程の前に結晶性半導体膜３０７の一部（後にチャネル形成領域となる部分）をエッチングして薄膜化する例を示す。
【０１５４】
まず実施の形態３に示した作製方法に従って、図８に示す状態を得る。次に、結晶性半導体膜３０７のうち、後にソース領域またはドレイン領域となる半導体領域の上にレジストマスクを形成する。
【０１５５】
そして、レジストマスクをマスクとしてドライエッチング法またはウェットエッチング法により結晶性半導体膜３０７をエッチングし、下地となる第３絶縁膜３０５を露出させる。この工程により凹部のみに選択的に結晶性半導体膜を残存させることができる。また、レジストマスクの下には元の膜厚で結晶性半導体膜が残存する。本実施の形態は、結晶性半導体膜を薄膜トランジスタのチャネル形成領域として用い、結晶性半導体膜を薄膜トランジスタのソース領域またはドレイン領域として用いることを特徴とする。
【０１５６】
なお、上記エッチング工程は、化学的手法だけでなく、ＣＭＰ（ケミカルメカニカルポリッシング）の如き機械的研磨法を用いても良い。また、化学的手法及び機械的手法を併用しても構わない。
【０１５７】
本実施の形態によれば、第２絶縁膜３０３により自己整合的にチャネル形成領域を形成することができるため、パターンずれによって第２絶縁膜の凸部に誤ってチャネル形成領域が形成されることを防ぐことができ、チャネル形成領域内に結晶粒界が含まれてしまうような事態を減らすことができる。
【０１５８】
これ以降の工程については、実施の形態３の図１０以降の工程を参照にすれば良いので、本実施の形態での説明は省略する。なお、本実施の形態は、実施の形態１〜７のいずれの形態とも自由に組み合わせることが可能である。
【０１５９】
［実施の形態１１］
本実施の形態では、本発明の半導体装置として液晶表示パネル及び有機ＥＬ（エレクトロルミネッセンス）パネルを例に挙げ、それぞれの画素構造に本発明を適用した例を示す。なお、有機ＥＬ表示パネルは、有機ライトエミッティングダイオード表示パネル（ＯＬＥＤ）と呼ばれる場合もあるが、同一の対象を指す。
【０１６０】
図３５（Ａ）は液晶表示パネルの画素構造の一例であり、図３５（Ａ）において、ゲート線５０１及びデータ線５０２の交差部にはスイッチング素子としてＴＦＴ５０３が設けられる。そして、ＴＦＴ５０３の一端はデータ線５０２に接続され、他端は保持容量（Ｃｓ）５０４及び液晶素子５０５に接続される。当該構成は、実施の形態３で説明した液晶表示装置の画素構造と同一であり、本発明は、ＴＦＴ５０３の形成及び保持容量５０４の形成において、非常に有用である。即ち、特に液晶表示パネルが透過型である場合には、開口率を大きくするために素子サイズの縮小が必須であるところ、実施の形態３で説明したように、保持容量５０４は、占有面積が小さいながらも高密度に電荷を蓄積することができる。
【０１６１】
また、図３５（Ｂ）は有機ＥＬ表示パネルの画素構造の一例であり、図３５（Ｂ）において、ゲート線５１１及びデータ線５１２の交差部にはスイッチング素子としてスイッチングＴＦＴ５１３が設けられる。そして、スイッチングＴＦＴ５１３の一端はデータ線５１２に接続され、他端は保持容量（Ｃｓ）５１４及び駆動ＴＦＴ５１５のゲートに接続される。この駆動ＴＦＴ５１５のドレインは発光素子５１６に接続され、ソースは電源線５１７に接続される。当該構成において、本発明を実施して得た薄膜トランジスタは、スイッチングＴＦＴ５１３としても駆動ＴＦＴ５１５としても用いることができる。また、実施の形態４で説明したように、保持容量５１４は、占有面積が小さいながらも高密度に電荷を蓄積することができる。
【０１６２】
なお、有機ＥＬ表示パネルの回路構造は、さらに様々な例があるが、どのような回路構造であっても本発明を適用することが可能である。具体的には、電源線５１７を定電圧に保持する駆動方法であっても良いし、定電流に保持する駆動方法であっても良い。また、本出願人による特開２００１−３４３９３３または特願２００１−２８９９８３に記載される画素構造に適用することも可能である。
【０１６３】
以上のように、本発明は、基板上に容量素子を形成する必要のある半導体装置、特に画素部を有する表示パネルにおいて非常に有用な技術であり、上述した二つの例に限らず、さらに様々な形態の半導体装置に適用することができる。なお、本実施の形態は、実施の形態１〜６のいずれの構成とも組み合わせが可能である。
【０１６４】
［実施の形態１２］
本実施の形態では、本発明の半導体装置としてダイナミックランダムアクセスメモリ（ＤＲＡＭ）及び容量型ＤＡコンバータ（Ｃ−ＤＡＣ）を例に挙げ、それぞれの回路構成に本発明を適用した例を示す。
【０１６５】
図３６（Ａ）はＤＲＡＭの回路構成の一例であり、図３６（Ａ）において、ワード線５２１及びビット線５２２の交差部にはスイッチング素子としてＴＦＴ５２３が設けられる。そして、ＴＦＴ５２３の一端はビット線５２２に接続され、他端は保持容量（Ｃｓ）５２４に接続される。当該構成は、実施の形態３で説明した液晶表示装置の画素構造に似ており、実際には画素のように集積化してメモリ回路を構成する。本発明は、ＴＦＴ５２３の形成及び保持容量５２４の形成において、非常に有用である。即ち、メモリの小型化が要求されている現状を鑑みると、如何に専有面積を小さくするかが集積化の鍵であるところ、実施の形態４で説明したように、保持容量５２４は、占有面積が小さいながらも高密度に電荷を蓄積することができる。
【０１６６】
また、図３６（Ｂ）はＣ−ＤＡＣの回路構成の一例であり、３ビット分（Ｄ０、Ｄ１、Ｄ２）の入力線に対応した回路構成となっている。１ビット分について説明すると、入力線５３１に対応して、インバータ５３２、二つのトランスファゲート５３３及び容量素子５３４を基本構成とする回路が設けられた構成となっている。これら３ビット分の入力線に対応する基本回路には、それぞれ容量素子５３４〜５３６が設けられ、容量素子５３４の容量をＣで表すと、容量素子５３５の容量は２Ｃ、容量素子５３６の容量は４Ｃで表される関係にある。
【０１６７】
そして、Ｄ０、Ｄ１及びＤ２のそれぞれの入力線に入力されたデジタル信号は、最終的に出力線５３７からアナログ信号として出力される。なお、５３８はインバータとトランスファゲートを組み合わせてなるリセット回路である。
【０１６８】
このようなＣ−ＤＡＣ回路を構成した場合、容量素子５３４〜５３６は、電極間距離も等しく、誘電体の比誘電率も等しくなるため、容量をＣ、２Ｃ及び４Ｃの関係とするには容量が大きくなるほど容量素子の占有面積を大きくする他ない。このような場合に本発明を実施して容量素子を得ることができれば、占有面積の増大を防ぎながら必要十分な容量を確保することができ、高集積化されたＣ−ＤＡＣ回路を得ることが可能となる。
【０１６９】
以上のように、本発明は、基板上に容量素子を形成する必要のある半導体装置、特に容量を用いたメモリを有する表示装置においても非常に有用な技術であり、上述した二つの例に限らず、さらに様々な形態の半導体装置に適用することができる。なお、本実施の形態は、実施の形態１〜７のいずれの構成とも組み合わせが可能である。特に、実施の形態７に示した半導体装置において、同一基板上に画素部、駆動回路部及びメモリ部を形成する際に本発明は非常に有用である。
【０１７０】
［実施の形態１３］
本発明は様々な半導体装置に適用できるものであり、実施の形態１乃至１２に基づいて作製される表示パネルの形態を説明する。なお、本実施の形態に示す表示パネルの具体例としては、液晶表示パネル、ＥＬ（エレクトロルミネセンス）表示パネル、ＦＥＤ（フィールドエミッションディスプレイ）用表示パネルといった半導体素子としてトランジスタを用いる表示パネルが挙げられる。勿論、これら表示パネルは、モジュールとして市場に流通するものを含む。
【０１７１】
図１８は基板９００には画素部９０２、ゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃ、入出力端子部９０８、配線又は配線群９１７が備えられている。
【０１７２】
シールパターン９４０は、対向基板９２０と基板９００との間に密閉空間を作るためのパターンであり、液晶表示パネルなら液晶を封入し、ＥＬパネルならＥＬ材料（特に有機ＥＬ材料）を外気から保護する役割を果たす。ゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃ及び当該駆動回路部と入力端子とを接続する配線又は配線群９１７と一部が重なっていても良い。このようにすると、表示パネルの額縁領域（画素部の周辺領域）の面積を縮小させることができる。外部入力端子部には、ＦＰＣ（フレキシブルプリントサーキット）９３６が固着されている。
【０１７３】
さらに、本発明を実施して得たトランジスタを用いて各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ／ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、グラフィクス用ＬＳＩ、暗号ＬＳＩ、アンプなどが形成されたチップ９５０が実装されていても良い。これらの機能回路は、画素部９０２、ゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃとは異なるデザインルールで形成されるものであり、具体的には１μｍ以下のデザインルールが適用される。なお、上記外部入力端子部やチップ９５０は樹脂（モール樹脂等）９３７によって保護しておくと良い。また、実装の方法に限定はなく、ＴＡＢテープを用いた方式やＣＯＧ（チップオングラス）方式などが適用することができる。
【０１７４】
なお、本実施の形態において、トランジスタのゲート構造としては、図１３（Ａ）、（Ｂ）などが適している。例えば、実施の形態３乃至４で示すトランジスタは画素部９０２のスイッチング素子として、さらにゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃを構成する能動素子として適用することができる。勿論、本実施の形態は、本発明を実施して得た表示パネルの一例を示すものであり、図１８の構成に限定されるものではない。
【０１７５】
［実施の形態１４］
本実施の形態では、可撓姓を有する基体（典型的には、プラスチック基体やプラスチックフィルム）を支持基体として用い、本発明を実施して半導体装置を作製した例を示す。なお、基体上に形成される各回路構成については、実施の形態１３において図１８を用いて説明したような構成を選択することが可能である。さらに、可撓姓を有する基体を用いた半導体装置は、厚みが薄く軽量であるということに加えて、曲面を有するディスプレイや、ショーウィンドウ等などに応用することができる。よって、その用途は携帯機器のみに限られず、応用範囲は多岐にわたる。
【０１７６】
ところで、基体が非平面の場合、課題となるのは、曲率をどこまで高められるかということである。基体の曲率を高めていくと、基体上に成膜された絶縁膜に生じる応力によって、該絶縁膜上に形成される半導体素子が、所望の特性を得られなくなるという事態が生じる。特に絶縁膜の厚さが増してくるとその傾向が強い。
【０１７７】
従って、本実施の形態のように、本発明を可撓性基体に適用する場合においては、直線状のストライプパターンで延在する絶縁膜の長手方向（図２（Ａ）におけるＹ軸方向）と、基体の曲面における母線の長手方向とを等しくすることが好ましい。勿論、基体の曲面における母線の長手方向は半導体装置の用途によって異なるため、半導体装置を電子装置等に組み込んだり、ショーウィンドウに貼り合わせたりする際に、上述の点を意識して使用することが好ましいという意味である。
【０１７８】
図３７は、本発明の実施により可撓姓を有する基体を用いて作製された半導体装置を湾曲させた様子を示す。基体６０１には、画素部６０２、走査線駆動回路６０３及び信号線駆動回路６０４が形成されている。基体６０１には、後の工程における処理温度に耐え得る素材を用いる。代表的には、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＳ（ポリエチレンサルファイト）、ＰＣ（ポリカーボネート）もしくはＰＥＮ（ポリエチレンナフタレート）を用いれば良い。特に、ＰＣは耐熱性が高く、有用である。
【０１７９】
走査線駆動回路６０３及び信号線駆動回路６０４において、直線状のストライプパターンで延在する絶縁膜６０５のそれぞれの間に設けられた凹部には、本発明の実施により得られた第１の結晶性半導体領域を用いたチャネル形成領域を有する薄膜トランジスタが形成されている。そして、直線状のストライプパターンで延在する絶縁膜６０５の長手方向と、基体６０１の曲面における母線の長手方向とが矢印で示す方向に一致している。このようにすることでえ、上述の応力を分散させることができ、薄膜トランジスタへの応力の影響を軽減することができる。
【０１８０】
なお、本実施の形態は、半導体装置の一例であり、実施の形態１〜１３と自由に組み合わせて実施することが可能である。また、組み合わせによって他の実施の形態の効果を損なうものではなく、結晶性の良い半導体膜を形成することが困難な可撓性基体上において、本発明を実施する技術的意義は大きいと言える。
【０１８１】
［実施の形態１５］
本発明を用いて様々な電子装置を完成させることができる。その一例は、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話など）、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ受像器、携帯電話などが挙げられる。それらの一例を図１９に示す。なお、ここで示す電子装置はごく一例であり、これらの用途に限定するものではない。
【０１８２】
図１９（Ａ）は本発明を適用してテレビ受像器を完成させる一例であり、筐体３００１、支持台３００２、表示部３００３などにより構成されている。本発明により作製されるトランジスタは表示部３００３の他に、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりテレビ受像器を完成させることができる。
【０１８３】
図１９（Ｂ）は本発明を適用してビデオカメラを完成させた一例であり、本体３０１１、表示部３０１２、音声入力部３０１３、操作スイッチ３０１４、バッテリー３０１５、受像部３０１６などにより構成されている。本発明により作製されるトランジスタは表示部３０１２の他に、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりビデオカメラを完成させることができる。
【０１８４】
図１９（Ｃ）は本発明を適用してノート型のパーソナルコンピュータを完成させた一例であり、本体３０２１、筐体３０２２、表示部３０２３、キーボード３０２４などにより構成されている。本発明により作製されるトランジスタは表示部３０２３の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりパーソナルコンピュータを完成させることができる。
【０１８５】
図１９（Ｄ）は本発明を適用してＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）を完成させた一例であり、本体３０３１、スタイラス３０３２、表示部３０３３、操作ボタン３０３４、外部インターフェース３０３５などにより構成されている。本発明により作製されるトランジスタは表示部３０３３の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりＰＤＡを完成させることができる。
【０１８６】
図１９（Ｅ）は本発明を適用して音響再生装置を完成させた一例であり、具体的には車載用のオーディオ装置であり、本体３０４１、表示部３０４２、操作スイッチ３０４３、３０４４などにより構成されている。本発明により作製されるトランジスタは表示部３０４２の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、増幅回路など様々な集積回路がガラス上に形成し組み込むことができ、本発明によりオーディオ装置を完成させることができる。
【０１８７】
図１９（Ｆ）は本発明を適用してデジタルカメラを完成させた一例であり、本体３０５１、表示部（Ａ）３０５２、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などにより構成されている。本発明により作製されるトランジスタは表示部（Ａ）３０５２および表示部（Ｂ）３０５５の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりデジタルカメラを完成させることができる。
【０１８８】
図１９（Ｇ）は本発明を適用して携帯電話を完成させた一例であり、本体３０６１、音声出力部３０６２、音声入力部３０６３、表示部３０６４、操作スイッチ３０６５、アンテナ３０６６などにより構成されている。本発明により作製されるトランジスタは表示部３０６４の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩ、携帯電話用ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明により携帯電話を完成させることができる。
【０１８９】
［実施の形態１６］
本実施の形態では、本発明の実施に用いられるレーザー照射装置の構成について、図２０を用いて説明する。１１はレーザー発振装置である。なお、図２０では２台のレーザー発振装置を用いているが、レーザー発振装置はこの数に限定されず、３台でも４台でも良いし、それ以上であっても良い。
【０１９０】
また、レーザー発振装置１１は、チラー１２を用いてその温度を一定に保つようにしても良い。チラー１２は必ずしも設ける必要はないが、レーザー発振装置１１の温度を一定に保つことで、出力されるレーザー光のエネルギーが温度によってばらつくのを抑えることができる。
【０１９１】
また、１４は光学系であり、レーザー発振装置１１から出力された光路を変更したり、そのレーザービームの形状を加工したりして、レーザー光を集光することができる。さらに、図２０のレーザー照射装置では、光学系１４によって、複数のレーザー発振装置１１から出力されたレーザー光のレーザービームを互いに一部を重ね合わせることで、合成することができる。
【０１９２】
なお、レーザー光を一次的に完全に遮蔽することができるＡＯ変調器１３を、被処理物である基板１６とレーザー発振装置１１との間の光路に設けても良い。また、ＡＯ変調器の代わりに、アテニュエイター（光量調整フィルタ）を設けて、レーザー光のエネルギー密度を調整するようにしても良い。
【０１９３】
また、被処理物である基板１６とレーザー発振装置１１との間の光路に、レーザー発振装置１１から出力されたレーザー光のエネルギー密度を測定する手段（エネルギー密度測定手段）２０を設け、測定したエネルギー密度の経時変化をコンピューター１０において監視するようにしても良い。この場合、レーザー光のエネルギー密度の減衰を補うように、レーザー発振装置１０からの出力を高めるようにしても良い。
【０１９４】
合成されたレーザービームは、スリット１５を介して被処理物である基板１６に照射される。スリット１５は、レーザー光を遮ることが可能であり、なおかつレーザー光によって変形または損傷しないような材質で形成するのが望ましい。そして、スリット１５はスリットの幅が可変であり、該スリットの幅によってレーザービームの幅を変更することができる。
【０１９５】
なお、スリット１５を介さない場合の、レーザー発振装置１１から発振されるレーザー光の基板１６におけるレーザービームの形状は、レーザーの種類によって異なり、また光学系により成形することもできる。
【０１９６】
基板１６はステージ１７上に載置されている。図２０では、位置制御手段１８、１９が、被処理物におけるレーザービームの位置を制御する手段に相当しており、ステージ１７の位置が、位置制御手段１８、１９によって制御されている。図２０では、位置制御手段１８がＸ方向におけるステージ１７の位置の制御を行っており、位置制御手段１９はＹ方向におけるステージ１７の位置制御を行う。
【０１９７】
また図２０のレーザー照射装置は、メモリ等の記憶手段及び中央演算処理装置を兼ね備えたコンピューター１０を有している。コンピューター１０は、レーザー発振装置１５１の発振を制御し、レーザー光の走査経路を定め、なおかつレーザー光のレーザービームが定められた走査経路にしたがって走査されるように、位置制御手段１８、１９を制御し、基板を所定の位置に移動させることができる。
【０１９８】
なお、図２０では、レーザービームの位置を、基板を移動させることで制御しているが、ガルバノミラー等の光学系を用いて移動させるようにしても良いし、その両方であってもよい。
【０１９９】
さらに図２０では、コンピューター１０によって、スリット１５の幅を制御し、マスクのパターン情報に従ってレーザービームの幅を変更することができる。なおスリットは必ずしも設ける必要はない。
【０２００】
さらにレーザー照射装置は、被処理物の温度を調節する手段を備えていても良い。また、レーザー光は指向性およびエネルギー密度の高い光であるため、ダンパーを設けて、反射光が不適切な箇所に照射されるのを防ぐようにしても良い。ダンパーは、反射光を吸収させる性質を有していることが望ましく、ダンパー内に冷却水を循環させておき、反射光の吸収により隔壁の温度が上昇するのを防ぐようにしても良い。また、ステージ１５７に基板を加熱するための手段（基板加熱手段）を設けるようにしても良い。
【０２０１】
なお、マーカーをレーザーで形成する場合、マーカー用のレーザー発振装置を設けるようにしても良い。この場合、マーカー用のレーザー発振装置の発振を、コンピューター１０において制御するようにしても良い。さらにマーカー用のレーザー発振装置を設ける場合、マーカー用のレーザー発振装置から出力されたレーザー光を集光するための光学系を別途設ける。なおマーカーを形成する際に用いるレーザーは、代表的にはＹＡＧレーザー、ＣＯ２レーザー等が挙げられるが、無論この他のレーザーを用いて形成することは可能である。
【０２０２】
またマーカーを用いた位置合わせのために、ＣＣＤカメラ２１を１台、場合によっては数台設けるようにしても良い。なおＣＣＤカメラとは、ＣＣＤ（電荷結合素子）を撮像素子として用いたカメラを意味する。また、マーカーを設けずに、ＣＣＤカメラ２１によって絶縁膜または半導体膜のパターンを認識し、基板の位置合わせを行うようにしても良い。この場合、コンピューター１０に入力されたマスクによる絶縁膜または半導体膜のパターン情報と、ＣＣＤカメラ２１において収集された実際の絶縁膜または半導体膜のパターン情報とを照らし合わせて、基板の位置情報を把握することができる。この場合マーカーを別途設ける必要がない。
【０２０３】
また、基板に入射したレーザー光は該基板の表面で反射し、入射したときと同じ光路を戻る、いわゆる戻り光となるが、該戻り光はレーザの出力や周波数の変動や、ロッドの破壊などの悪影響を及ぼす。そのため、前記戻り光を取り除きレーザの発振を安定させるため、アイソレータを設置するようにしても良い。
【０２０４】
なお、図２０では、レーザー発振装置を複数台設けたレーザー照射装置の構成について示したが、こうすることで光学系の設計が容易となるメリットがある。本発明は、非晶質半導体膜の溶融に際して特に線状レーザー光を用いることがスループット向上の観点からも好ましい。しかしながら、長さの長い方向（図３におけるＸ軸方向）が長くなるとその光学設計が非常に精密になるため、複数の線状レーザー光を重ね合わせて用いることで光学設計の負担を軽減することができる。
【０２０５】
例えば、複数のレーザー発振装置から発振される複数のレーザー光を光学的に複合して一つの線状レーザー光を形成することが可能である。図２１（Ａ）に示したのは、個々のレーザー光の照射断面である。ここではレーザー光の照射領域が楕円形状となる場合を例に挙げているが、形状による違いはない。
【０２０６】
レーザー光の形状はレーザーの種類によって異なり、また光学系により成形することもできる。例えば、ラムダ社製のＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅３０ｎｓ）Ｌ３３０８から射出されたレーザー光の形状は、１０ｍｍ×３０ｍｍ（共にビームプロファイルにおける半値幅）の矩形状である。また、ＹＡＧレーザーから射出されたレーザー光の形状は、ロッド形状が円筒形であれば円状となり、スラブ型であれば矩形状となる。このようなレーザー光を光学系により、さらに成形することにより、所望の大きさのレーザー光をつくることもできる。
【０２０７】
図２１（Ｂ）に図２１（Ａ）に示したレーザー光の長軸方向（Ｘ軸方向）におけるレーザー光のエネルギー密度の分布を示す。図２１（Ａ）に示すレーザー光は、図２１（Ｂ）におけるエネルギー密度のピーク値の１／ｅ２のエネルギー密度を満たしている領域に相当する。レーザー光が楕円形状であるレーザー光のエネルギー密度の分布は、楕円の中心Ｏに向かうほど高くなっている。このように図２１（Ａ）に示したレーザー光は、中心軸方向におけるエネルギー密度がガウス分布に従っており、エネルギー密度が均一だと判断できる領域が狭くなる。
【０２０８】
次に、図２１（Ａ）に示したレーザー光を二つ合成したときの線状レーザー光の照射断面形状を図２１（Ｃ）に示す。なお、図２１（Ｃ）では二つのレーザー光を重ね合わせることで１つの線状のレーザー光を形成した場合について示しているが、重ね合わせるレーザー光の数はこれに限定されない。
【０２０９】
図２１（Ｃ）に示すように、各レーザー光は、各楕円の長軸が一致し、なおかつ互いにレーザー光の一部が重なることで合成され、１つの線状レーザー光３０が形成されている。なお以下、各楕円の中心Ｏを結ぶことで得られる直線をレーザービーム３０の中心軸とする。
【０２１０】
図２１（Ｄ）に、図２１（Ｃ）に示した合成後の線状レーザー光の中心軸ｙ方向におけるエネルギー密度の分布を示す。なお、図２１（Ｃ）に示すレーザー光は、図２１（Ｂ）におけるエネルギー密度のピーク値の１／ｅ２のエネルギー密度を満たしている領域に相当する。合成前の各レーザー光が重なり合っている部分において、エネルギー密度が加算される。例えば図示したように重なり合ったレーザー光のエネルギー密度Ｌ１とＬ２を加算すると、個々のレーザー光のエネルギー密度のピーク値Ｌ３とほぼ等しくなり、各楕円の中心Ｏの間においてエネルギー密度が平坦化される。
【０２１１】
なお、Ｌ１とＬ２を加算するとＬ３と等しくなるのが理想的だが、現実的には必ずしも等しい値にはならない。Ｌ１とＬ２を加算した値とＬ３との値のずれの許容範囲は、設計者が適宜設定することが可能である。
【０２１２】
レーザー光を単独で用いると、エネルギー密度がガウス分布に従っているので、絶縁膜の平坦な部分に接している半導体膜全体に均一なエネルギー密度のレーザー光を照射することが難しい。しかし、図２１（Ｄ）からわかるように、複数のレーザー光を重ね合わせてエネルギー密度の低い部分を互いに補い合うようにすることで、複数のレーザー光を重ね合わせないで単独で用いるよりも、エネルギー密度の均一な領域が拡大され、半導体膜の結晶性を効率良く高めることができる。
【０２１３】
なお、Ｂ−Ｂ’、Ｃ−Ｃ’におけるエネルギー密度の分布は、Ｂ−Ｂ’の方がＣ−Ｃ’よりも弱冠小さくなっているが、ほぼ同じ大きさとみなすことができ、合成前のレーザー光のピーク値の１／ｅ２のエネルギー密度を満たしている領域における合成された線状レーザー光の形状は、線状と言って差し支えない。
【０２１４】
なお、合成された線状レーザー光３０の照射領域の外縁近傍にはエネルギー密度の低い領域が存在する。当該領域を用いると結晶性を却って損なう可能性もあるため、図２１においてスリット１５を用いたように、線状レーザー光の外縁を用いない方が好ましい形態と言える。
【０２１５】
本実施の形態で説明したレーザー照射装置は、本発明のレーザー光照射を実施するにあたって用いることができ、実施の形態１〜１０のいずれの形態を実施するに際しても使用することができる。また、合成して線状レーザー光を得るメリットはあるものの光学系やレーザー発振装置のコストは増加してしまうため、１台のレーザー発振装置及び１組みの光学系で所望の線状レーザー光を得ることができれば、そのようなレーザー照射装置を本発明の実施に使用することに何ら問題はない。
【０２１６】
【実施例】
［実施例１］
本実施例では、本発明を実施して得た結晶性半導体膜を示す。なお、本実施例は、実施の形態２及び３に従って結晶化工程を行ったので、図６〜８を参照して説明する。
【０２１７】
本実施例では、図６における第１絶縁膜３０２として、５０ｎｍの厚さの窒酸化珪素膜を用い、第２絶縁膜３０３として、２００ｎｍの厚さの酸窒化珪素膜を用いた。この場合、第２絶縁膜３０３をエッチングした際に下地の第１絶縁膜３０２もエッチングされてしまったため、結果的に図１における段差ｄに相当する高さは２５０ｎｍとなった。また、第２絶縁膜３０３の幅（図１におけるＷ１に相当する）は０．５μｍとし、隣接間距離（図１におけるＷ２に相当する）は０．５μｍとした。
【０２１８】
また、第２絶縁膜３０３上には第３絶縁膜３０５として２０ｎｍの厚さの酸窒化珪素膜を設けた後、大気解放せずに連続的に非晶質半導体膜３０６として、１５０ｎｍの厚さの非晶質珪素膜を形成した。また、非晶質珪素膜は、実施の形態２の結晶化技術を用いて結晶化した。具体的には、１０ｐｐｍの酢酸ニッケル水溶液を非晶質珪素膜上に保持した状態で５５０℃４時間の加熱処理を行って結晶化した後、線状のレーザー光を照射した。当該線状レーザー光は、連続発振モードのＹＶＯ４レーザー発振器を用い、その第２高調波（波長５３２ｎｍ）の出力５．５Ｗを光学系にて線状レーザー光に集光し、室温で５０ｃｍ／ｓｅｃの速度で走査した。
【０２１９】
図２５（Ａ）は、結晶性珪素膜３０７を形成した状態（図８に示す状態）のＴＥＭ（透過型電子顕微鏡）写真であり、図２５（Ｂ）はその模式図である。第１絶縁膜３０２と第２絶縁膜３０３との積層体は、結晶性珪素膜３０７の下に完全に埋まった状態で存在している。
【０２２０】
図２６（Ａ）は、図２５（Ａ）の断面を観察した断面ＴＥＭ写真であり、図２６（Ｂ）はその模式図である。ストライプパターンで形成された第２絶縁膜３０３の間（凹部）には、充填されるように結晶性珪素膜３０７ａが形成され、かつ、第２絶縁膜３０３の上面部（凸部）には結晶性珪素膜３０７ｂが形成されている。
【０２２１】
図２７（Ａ）は、図２６（Ａ）の断面を拡大観察した断面ＴＥＭ写真であり、図２７（Ｂ）はその模式図である。当該写真では、第３絶縁膜３０５が観察される。結晶性珪素膜３０７ａの内部には全く結晶粒界や欠陥らしきものが観察されず、極めて高い結晶性を有していることが判る。
【０２２２】
本発明は、結晶性の良好な結晶性珪素膜３０７ａをチャネル形成領域として用い、かつ、結晶性の劣る結晶性珪素膜３０７ｂを積極的に電極または配線として用いることにより高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さい薄膜トランジスタ又は該薄膜トランジスタ群を高い集積度で集積して構成される半導体装置を提供することができる。
【０２２３】
［実施例２］
本実施例では、図１に示した第２絶縁膜１０３〜１０５を形成するにあたって、ガラス基板をエッチングストッパーとして用いて第２絶縁膜１０３〜１０５上に第１絶縁膜に相当する絶縁膜を形成する例を示す。
【０２２４】
図３９において、まずガラス基板８５１上に酸化珪素又は酸窒化珪素で第２絶縁膜８５３〜８９５を、１０〜３０００ｎｍ、好ましくは１００〜２０００ｎｍの厚さで直線状のストライプパターンに形成する。詳細は、実施の形態１と同様である。エッチングの方法としては、緩衝フッ酸を用いたエッチング、又はＣＨＦ３を用いたドライエッチングにより行う。本実施例では、ＣＨＦ３ガスを用いたドライエッチングを用いる。この場合、ガス流量は３０〜４０ｓｃｃｍ、反応圧力は２．７〜４．０ＫＰａ、印加電力は５００Ｗ、基板温度は２０℃とすればよい。
【０２２５】
また、本実施例の場合、ガラス基板８５１としては、第２絶縁膜（酸化珪素膜）との選択比が高い材質（例えばコーニング社製１７３７ガラス基板等）を用いることが好ましい。選択比が高ければ第２絶縁膜８５３〜８５５を形成するとき、ガラス基板８５１をエッチングストッパーとして用いることが可能だからである。
【０２２６】
そして、第２絶縁膜８５３〜８５５を形成したら、その上を窒化珪素、酸窒化珪素、窒酸化珪素、またはこれらの積層膜からなる第１絶縁膜８５２で覆い、さらにその上に非晶質半導体膜８５６を形成したのが、図３９（Ｂ）の状態である。本実施例では、第２絶縁膜の上に、窒酸化珪素膜と酸窒化珪素膜とを第１絶縁膜として積層し、その上に非晶質半導体膜を形成する。これら第１絶縁膜８５２、非晶質半導体膜８５６の詳細は、実施の形態１の記載を参照にすればよい。また、図３９（Ｂ）以降の工程は、実施の形態１に従えばよいのでここでの説明は省略する。
【０２２７】
本実施例によれば、ガラス基板８５１と第２絶縁膜８５３〜８５５との選択比を十分高くすることが可能であるため、第２絶縁膜８５３〜８５５を直線状のストライプパターンに形成する際のプロセスマージンが向上する。また、第２絶縁膜８５３〜８５５の下端部におけるえぐれ等の問題も起こることがなく平坦性も向上する。
【０２２８】
［実施例３］
本実施例では、図１に示した第２絶縁膜１０３〜１０５を形成するにあたって、ガラス基板上を第２絶縁膜１０３〜１０５が覆って形成し、その上に第１絶縁膜に相当する絶縁膜を形成する例を示す。
【０２２９】
図３８において、まずガラス基板９５１上に酸化珪素又は酸窒化珪素で第２絶縁膜９５３〜９５５を、１０〜３０００ｎｍ、好ましくは１００〜２０００ｎｍの厚さで形成する。そして、第２絶縁膜をガラス基板上に直線状のストライプパターンに形成する。その時、第２絶縁膜を、ガラス基板まで達してエッチングするのではなく、ガラス基板上にある程度厚さを残してエッチングする。詳細は、実施の形態１と同様である。エッチングの方法としては、緩衝フッ酸を用いたエッチング、又はＣＨＦ３を用いたドライエッチングにより行う。本実施例では、ＣＨＦ３ガスを用いたドライエッチングを用いる。この場合、ガス流量は３０〜４０ｓｃｃｍ、反応圧力は２．７〜４．０ＫＰａ、印加電力は５００Ｗ、基板温度は２０℃とすればよい。
【０２３０】
そして、第２絶縁膜９５３〜９５５を形成したら、その上を窒化珪素、酸窒化珪素、窒酸化珪素、またはこれらの積層膜からなる第１絶縁膜９５２で覆い、さらにその上に非晶質半導体膜９５６を形成したのが、図３８（Ｂ）の状態である。本実施例では、第２絶縁膜の上に、窒酸化珪素膜と酸窒化珪素膜とを第１絶縁膜として積層し、その上に非晶質半導体膜を形成する。これら第１絶縁膜９５２、非晶質半導体膜９５６の詳細は、実施の形態１の記載を参照にすればよい。また、図３８（Ｂ）以降の工程は、実施の形態１に従えばよいのでここでの説明は省略する。
【０２３１】
本実施例によれば、ガラス基板９５１は第２絶縁膜９５３〜９５５に覆われているため、酸窒化珪素等の第２絶縁膜によって、ナトリウム（Ｎａ）に対するブロッキング効果が期待でき、ガラス基板からの汚染対策として有効である。
【発明の効果】
以上説明したように、絶縁膜により凹凸形状を有する直線状のストライプパターンを形成し、その上に非晶質半導体膜を堆積し、レーザー光の照射により溶融状態を経て結晶化させることにより凹部に半導体を流し込み凝固させ、凹部以外の領域に結晶化に伴う歪み又は応力を集中させることができ、結晶粒界など結晶性の悪い領域を選択的に形成することが可能となる。
【０２３２】
そして、トランジスタなどの半導体素子、特にそのチャネル形成領域の場所を指定して、結晶粒界が存在しない結晶性半導体膜を形成することができる。これにより不用意に介在する結晶粒界や結晶欠陥により特性がばらつく要因を無くすことができ、特性ばらつきの小さいトランジスタ又はトランジスタ素子群を形成することができる。
【０２３３】
以上のように、本発明は、結晶性の良好な結晶半導体膜をチャネル形成領域として用い、かつ、結晶性の劣る結晶性半導体膜を積極的に電極または配線として用いることにより高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さい半導体素子又は該半導体素子群を高い集積度で集積して構成される半導体装置を提供することができる。
【０２３４】
さらに、高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さい半導体素子を形成すると同時に、小さい占有面積で高密度な電荷保持能力を有する保持容量を形成することが可能なため、容量素子を用いる必要のある半導体装置において、メモリにおける集積度の向上や画素部における有効表示領域の向上といった効果を奏することが可能である。
【図面の簡単な説明】
【図１】本発明の結晶化方法を説明する斜視図。
【図２】本発明の結晶化方法を説明する斜視図。
【図３】本発明で結晶化方法を説明する斜視図。
【図４】本発明の結晶化方法を説明する斜視図。
【図５】結晶化における開口部の形状と結晶性半導体膜の形態との関係を説明する縦断面図。
【図６】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図７】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図８】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図９】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図１０】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図１１】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図１２】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図１３】本発明のトランジスタにおいて適用することができるゲート構造の一例を示す縦断面図。
【図１４】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図１５】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図１６】本発明のトランジスタの作製工程を説明する縦断面図。
【図１７】本発明のトランジスタの作製工程を説明する縦断面図。
【図１８】本発明の半導体装置の外観図の一例を示す図。
【図１９】本発明の電子装置の具体例を示す図。
【図２０】本発明の実施に使用するレーザー照射装置を示す図。
【図２１】本発明の実施に使用するレーザー光の構成を示す図。
【図２２】本発明を実施して得た結晶性珪素膜のセコ・エッチング後の上面を観察したＴＥＭ写真及びその模式図。
【図２３】本発明を実施して得た結晶性珪素膜のセコ・エッチング後の上面を観察したＴＥＭ写真及びその模式図。
【図２４】凹部に形成された結晶の配向を示すＥＢＳＰマッピングデータ。
【図２５】本発明を実施して得た結晶性珪素膜の上面を観察したＴＥＭ写真及びその模式図。
【図２６】本発明を実施して得た結晶性珪素膜の断面を観察したＴＥＭ写真及びその模式図。
【図２７】本発明を実施して得た結晶性珪素膜の断面を観察したＴＥＭ写真及びその模式図。
【図２８】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図２９】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図３０】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図３１】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図３２】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図３３】本発明を実施して得た保持容量の断面図及び模式図。
【図３４】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図３５】本発明の半導体装置の一例を示す図。
【図３６】本発明の半導体装置の一例を示す図。
【図３７】本発明の半導体装置の外観図の一例を示す図。
【図３８】本発明の結晶化方法を説明する斜視図。
【図３９】本発明の結晶化方法を説明する斜視図。
Claims (15)
- 絶縁表面上に、直線状のストライプパターンで延在する絶縁膜と、前記絶縁膜に跨って形成された導電性領域と、前記導電性領域と電気的に接続された複数のチャネル形成領域とを有し、
前記複数のチャネル形成領域は、それぞれ第１の結晶性半導体領域の一部からなり、
前記導電性領域は、前記絶縁膜上の第２の結晶性半導体領域、及び第１の結晶性半導体領域の一部からなることを特徴とする半導体素子。 - 絶縁表面上に、直線状のストライプパターンで延在する絶縁膜と、前記絶縁膜に跨って形成された導電性領域と、前記導電性領域と電気的に接続された複数のチャネル形成領域とを有し、
前記複数のチャネル形成領域は、それぞれ第１の結晶性半導体領域の一部からなり、
前記導電性領域は、前記絶縁膜上の第２の結晶性半導体領域、及び第１の結晶性半導体領域の一部からなり、
前記複数の第１の結晶性半導体領域は、互いに平行に延在していることを特徴とする半導体素子。 - 絶縁表面上に、直線状のストライプパターンで延在する絶縁膜と、前記絶縁膜に跨って形成された導電性領域と、前記導電性領域と電気的に接続された複数のチャネル形成領域とを有し、
前記複数のチャネル形成領域は、それぞれ第１の結晶性半導体領域の一部からなり、
前記導電性領域は、前記絶縁膜上の第２の結晶性半導体領域、及び第１の結晶性半導体領域の一部からなり、かつ、配線として用いられていることを特徴とする半導体素子。 - 絶縁表面上に、直線状のストライプパターンで延在する絶縁膜と、前記絶縁膜に跨って形成された導電性領域と、前記導電性領域と電気的に接続された複数のチャネル形成領域とを有し、
前記複数のチャネル形成領域は、それぞれ第１の結晶性半導体領域の一部からなり、
前記導電性領域は、前記絶縁膜上の第２の結晶性半導体領域、及び第１の結晶性半導体領域の一部からなり、かつ、配線として用いられており、
前記複数の第１の結晶性半導体領域は、互いに平行に延在していることを特徴とする半導体素子。 - 絶縁表面上に、直線状のストライプパターンで延在する絶縁膜と、前記絶縁膜に跨って形成された導電性領域と、前記導電性領域と電気的に接続された複数のチャネル形成領域とを有し、
前記複数のチャネル形成領域は、それぞれ第１の結晶性半導体領域の一部からなり、
前記導電性領域は、前記絶縁膜上の第２の結晶性半導体領域、及び第１の結晶性半導体領域の一部からなり、
前記導電性領域に含まれる第１の結晶性半導体領域の膜厚は、前記複数のチャネル形成領域の膜厚よりも大きいことを特徴とする半導体素子。 - 絶縁表面上に、直線状のストライプパターンで延在する絶縁膜と、前記絶縁膜に跨って形成された導電性領域と、前記導電性領域と電気的に接続された複数のチャネル形成領域とを有し、
前記複数のチャネル形成領域は、それぞれ第１の結晶性半導体領域の一部からなり、
前記導電性領域は、前記絶縁膜上の第２の結晶性半導体領域、及び第１の結晶性半導体領域の一部からなり、
前記複数の第１の結晶性半導体領域は、互いに平行に延在しており、
前記導電性領域に含まれる第１の結晶性半導体領域の膜厚は、前記複数のチャネル形成領域の膜厚よりも大きいことを特徴とする半導体素子。 - 絶縁表面上に、直線状のストライプパターンで延在する絶縁膜と、前記絶縁膜に跨って形成された導電性領域と、前記導電性領域と電気的に接続された複数のチャネル形成領域とを有し、
前記複数のチャネル形成領域は、それぞれ第１の結晶性半導体領域の一部からなり、
前記導電性領域は、前記絶縁膜上の第２の結晶性半導体領域、及び第１の結晶性半導体領域の一部からなり、かつ、配線として用いられ、
前記導電性領域に含まれる第１の結晶性半導体領域の膜厚は、前記複数のチャネル形成領域の膜厚よりも大きいことを特徴とする半導体素子。 - 絶縁表面上に、直線状のストライプパターンで延在する絶縁膜と、前記絶縁膜に跨って形成された導電性領域と、前記導電性領域と電気的に接続された複数のチャネル形成領域とを有し、
前記複数のチャネル形成領域は、それぞれ第１の結晶性半導体領域の一部からなり、
前記導電性領域は、前記絶縁膜上の第２の結晶性半導体領域、及び第１の結晶性半導体領域の一部からなり、かつ、配線として用いられており、
前記複数の第１の結晶性半導体領域は、互いに平行に延在しており、
前記導電性領域に含まれる第１の結晶性半導体領域の膜厚は、前記複数のチャネル形成領域の膜厚よりも大きいことを特徴とする半導体素子。 - 請求項１乃至請求項８のいずれか一において、前記複数の第１の結晶性半導体領域は、それぞれ１つの結晶方位を含んでいることを特徴とする半導体素子。
- 請求項１乃至請求項９のいずれか一において、前記複数の第１の結晶性半導体領域は、それぞれ結晶粒界を有していないことを特徴とする半導体素子。
- 請求項１乃至請求項１０のいずれか一において、前記絶縁表面は、ガラス基板上に設けられた絶縁膜の表面であることを特徴とする半導体素子。
- 請求項１乃至請求項１１のいずれか一において、前記直線状のストライプパターンで延在する絶縁膜の幅は０．１〜１０μｍであり、隣接するパターン間隔は０．０１〜２μｍであり、かつ、膜厚は０．０１〜３μｍであることを特徴とする半導体素子。
- 請求項１乃至請求項１２のいずれか一において、前記第１の結晶性半導体領域は、チャネル形成領域を含み、前記導電性領域は、ソース領域またはドレイン領域であることを特徴とする半導体素子。
- 請求項１乃至請求項１３のいずれか一において、前記半導体素子を集積化した回路を備えたことを特徴とする半導体装置。
- 請求項１乃至請求項１３のいずれか一において、前記半導体素子を用いたことを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003072180A JP4141292B2 (ja) | 2002-03-15 | 2003-03-17 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002071664 | 2002-03-15 | ||
| JP2002080391 | 2002-03-22 | ||
| JP2003072180A JP4141292B2 (ja) | 2002-03-15 | 2003-03-17 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003101232A Division JP4141307B2 (ja) | 2002-03-15 | 2003-04-04 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004006712A true JP2004006712A (ja) | 2004-01-08 |
| JP4141292B2 JP4141292B2 (ja) | 2008-08-27 |
Family
ID=30449130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003072180A Expired - Fee Related JP4141292B2 (ja) | 2002-03-15 | 2003-03-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4141292B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351743A (ja) * | 2005-06-15 | 2006-12-28 | Fuji Electric Holdings Co Ltd | Ｍｏｓゲート型炭化珪素半導体装置およびその製造方法 |
| JP2010118677A (ja) * | 2010-01-15 | 2010-05-27 | Renesas Technology Corp | 半導体装置 |
| JP2018137482A (ja) * | 2013-09-13 | 2018-08-30 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP2018526836A (ja) * | 2015-08-28 | 2018-09-13 | ネーデルランツ オルガニサティー フォール トゥーゲパスト‐ナトゥールヴェテンシャッペリーク オンデルズーク テーエンオー | Ｔｆｔデバイスおよび製造方法 |
| JP7464554B2 (ja) | 2021-03-12 | 2024-04-09 | 株式会社東芝 | 高周波トランジスタ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961118A (ja) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61241909A (ja) * | 1985-04-19 | 1986-10-28 | Agency Of Ind Science & Technol | Ｓｏｉ結晶形成法 |
| JPH1168113A (ja) * | 1997-08-26 | 1999-03-09 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JPH11121753A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2000068520A (ja) * | 1997-12-17 | 2000-03-03 | Matsushita Electric Ind Co Ltd | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 |
-
2003
- 2003-03-17 JP JP2003072180A patent/JP4141292B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961118A (ja) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61241909A (ja) * | 1985-04-19 | 1986-10-28 | Agency Of Ind Science & Technol | Ｓｏｉ結晶形成法 |
| JPH1168113A (ja) * | 1997-08-26 | 1999-03-09 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JPH11121753A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2000068520A (ja) * | 1997-12-17 | 2000-03-03 | Matsushita Electric Ind Co Ltd | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351743A (ja) * | 2005-06-15 | 2006-12-28 | Fuji Electric Holdings Co Ltd | Ｍｏｓゲート型炭化珪素半導体装置およびその製造方法 |
| JP2010118677A (ja) * | 2010-01-15 | 2010-05-27 | Renesas Technology Corp | 半導体装置 |
| JP2018137482A (ja) * | 2013-09-13 | 2018-08-30 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US10797179B2 (en) | 2013-09-13 | 2020-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having gate electrode overlapping semiconductor film |
| US11508852B2 (en) | 2013-09-13 | 2022-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11869977B2 (en) | 2013-09-13 | 2024-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2018526836A (ja) * | 2015-08-28 | 2018-09-13 | ネーデルランツ オルガニサティー フォール トゥーゲパスト‐ナトゥールヴェテンシャッペリーク オンデルズーク テーエンオー | Ｔｆｔデバイスおよび製造方法 |
| JP7464554B2 (ja) | 2021-03-12 | 2024-04-09 | 株式会社東芝 | 高周波トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4141292B2 (ja) | 2008-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6709873B2 (ja) | 表示パネル、電子機器 | |
| US6847050B2 (en) | Semiconductor element and semiconductor device comprising the same | |
| KR100979926B1 (ko) | 반도체소자 및 그것을 사용한 반도체장치 | |
| KR101024957B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP4137460B2 (ja) | 半導体装置の作製方法 | |
| JP4141292B2 (ja) | 半導体装置 | |
| JP4141307B2 (ja) | 半導体装置の作製方法 | |
| JP4230159B2 (ja) | 半導体装置の作製方法 | |
| JP4137461B2 (ja) | 半導体装置の作製方法 | |
| JP4137473B2 (ja) | 半導体装置の作製方法 | |
| JP4338996B2 (ja) | 半導体装置の作製方法 | |
| JP2004006679A (ja) | 半導体素子及びそれを用いた半導体装置 | |
| JP4526773B2 (ja) | 半導体装置の作製方法 | |
| JP4397599B2 (ja) | 半導体装置の作製方法 | |
| JP4689150B2 (ja) | 半導体回路及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070201 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080610 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |