JPS6115318A - Ｓｏｉ結晶形成法 - Google Patents
Ｓｏｉ結晶形成法Info
- Publication number
- JPS6115318A JPS6115318A JP13676184A JP13676184A JPS6115318A JP S6115318 A JPS6115318 A JP S6115318A JP 13676184 A JP13676184 A JP 13676184A JP 13676184 A JP13676184 A JP 13676184A JP S6115318 A JPS6115318 A JP S6115318A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- insulator layer
- substrate
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電子デバイス工業に用いられる半導体装置用基
板の一つであるＳＯＩ （Ｓｉ ｏｎ Ｉｎ５ｕｌａｔ
ｏｒ）結晶の形成法に関するものである。
板の一つであるＳＯＩ （Ｓｉ ｏｎ Ｉｎ５ｕｌａｔ
ｏｒ）結晶の形成法に関するものである。
（従来技術とその問題点）
絶縁体基板上のシリコン膜をレーザビームアニールによ
り再結晶化させて、単結晶化する場合、結晶学的方位制
御の一つとして単結晶シリコン基板表面を絶縁体層で覆
い、一部に窓を開け、基板シリコンの表面を露出させた
後、シリコン膜を堆積し、レーザでアニールし、基板シ
リコンを種子結晶として用いるＳＯＩ形成法（Ｍ、 Ｔ
ａｍｕｒａ ｅｔａｌ。
り再結晶化させて、単結晶化する場合、結晶学的方位制
御の一つとして単結晶シリコン基板表面を絶縁体層で覆
い、一部に窓を開け、基板シリコンの表面を露出させた
後、シリコン膜を堆積し、レーザでアニールし、基板シ
リコンを種子結晶として用いるＳＯＩ形成法（Ｍ、 Ｔ
ａｍｕｒａ ｅｔａｌ。
Ｊｐｒｔ、 Ｊ、Ａｐｐｌ、 Ｐｈｙｓ、 １９ Ｌ
２３ （１９８０））が知られている。しかしながら、
このような方法では、使用する基板が８ｉ基板に限定さ
れてしまうことや常に種子領域を残しておく必要がある
等の問題点がある。
２３ （１９８０））が知られている。しかしながら、
このような方法では、使用する基板が８ｉ基板に限定さ
れてしまうことや常に種子領域を残しておく必要がある
等の問題点がある。
（発明の目的）
本発明は、このような従来例の欠点、特に常に８１
基板を用いなければならないこと、を改善する目的で、
どのような基板を用いでも配向性が制御された単結晶Ｓ
ＯＩ形成が可能な形成方法を提供することにある。
基板を用いなければならないこと、を改善する目的で、
どのような基板を用いでも配向性が制御された単結晶Ｓ
ＯＩ形成が可能な形成方法を提供することにある。
（発明の構成）
本発明によれば、少なくとも表面に絶縁体層が形成され
た基板上にシリコン膜を堆積した後５表面に溝を有する
絶縁体層をさらに積み重ね、溝にシリコン膜を埋め込ん
だ後、溝に埋め込まれたシリコン膜表面の一部を残して
他の部分をさらに絶縁体層で覆った試料を形成し、溝中
のシリコン膜−が露出している部分から絶縁層で被覆さ
れた部分へ向ってレーザビームを走査して前記露出部分
のシリコン膜が加熱状態で固相と液相が共存する比較的
低い温度に加熱して単結晶シリコン膜が形成可能となる
。
た基板上にシリコン膜を堆積した後５表面に溝を有する
絶縁体層をさらに積み重ね、溝にシリコン膜を埋め込ん
だ後、溝に埋め込まれたシリコン膜表面の一部を残して
他の部分をさらに絶縁体層で覆った試料を形成し、溝中
のシリコン膜−が露出している部分から絶縁層で被覆さ
れた部分へ向ってレーザビームを走査して前記露出部分
のシリコン膜が加熱状態で固相と液相が共存する比較的
低い温度に加熱して単結晶シリコン膜が形成可能となる
。
（構成の詳細な説明）
本発明は、上述の構成をとるこきにより従来技術の問題
点を解決した。先ず、絶縁体層上にシリコン膜を形成し
、さらに溝に埋め込まれたノリコン膜を有する絶縁体層
を積み重ねたＳＯＩ構造を取ることにより、レーザアニ
ールを施すと、下地のシリコン膜もレーザのエネルギー
を吸収し、加熱され、溝周辺部の温度上昇をもたらし、
溝周辺部からの不必要な核成長を防止する働きを有する
ので、大面積ＳＯＩが形成可能である。
点を解決した。先ず、絶縁体層上にシリコン膜を形成し
、さらに溝に埋め込まれたノリコン膜を有する絶縁体層
を積み重ねたＳＯＩ構造を取ることにより、レーザアニ
ールを施すと、下地のシリコン膜もレーザのエネルギー
を吸収し、加熱され、溝周辺部の温度上昇をもたらし、
溝周辺部からの不必要な核成長を防止する働きを有する
ので、大面積ＳＯＩが形成可能である。
この方法では単に広い単結晶領域が形成されるだけで、
結晶学的方位は制御されない。本発明では、さらに溝に
埋め込まれたシリコン膜の表面を絶縁体層で覆い、絶縁
体層は通常、シリコンよりも光学的な屈折率が小さいこ
とを利用し、シリコン、膜表面が絶縁体層で覆われてい
る領域ではレーザ光の反射率が小さくなるようにした構
造を形成し、試料表面で温度の不均一性を生じさせた。
結晶学的方位は制御されない。本発明では、さらに溝に
埋め込まれたシリコン膜の表面を絶縁体層で覆い、絶縁
体層は通常、シリコンよりも光学的な屈折率が小さいこ
とを利用し、シリコン、膜表面が絶縁体層で覆われてい
る領域ではレーザ光の反射率が小さくなるようにした構
造を形成し、試料表面で温度の不均一性を生じさせた。
再結晶化時のレーザパワー条件を、シリコン膜表面が露
出している部分では、加熱されたシリコンが同相と液相
が共存する比較的温度が低いシリコンの融点付近になる
ようｌこして、アニールする。すると、絶縁体層で覆れ
た溝中のシリコンでは表面の反射率が低下しているため
、シリコン膜面が露出している部分より温度が上昇する
。レーザビームが通り過ぎた後では温度の低い部位から
結晶化が進むので、１ム相と液相が共存する領域が最初
に再結晶化し、結晶方位を引さつきながら再結晶化が進
行する。本発明者は固相と液、Ｆ目が共存しでいる領域
が結晶化すると、基板垂直方向に＜ ｉｏｏ ＞優先配
向することを見い出し、溝中のシリコン膜の基板垂直方
向は（１００＞ 方向となり、種子結晶を用いＣいな
いのにもかかわらす、配回性制御が可能である。
出している部分では、加熱されたシリコンが同相と液相
が共存する比較的温度が低いシリコンの融点付近になる
ようｌこして、アニールする。すると、絶縁体層で覆れ
た溝中のシリコンでは表面の反射率が低下しているため
、シリコン膜面が露出している部分より温度が上昇する
。レーザビームが通り過ぎた後では温度の低い部位から
結晶化が進むので、１ム相と液相が共存する領域が最初
に再結晶化し、結晶方位を引さつきながら再結晶化が進
行する。本発明者は固相と液、Ｆ目が共存しでいる領域
が結晶化すると、基板垂直方向に＜ ｉｏｏ ＞優先配
向することを見い出し、溝中のシリコン膜の基板垂直方
向は（１００＞ 方向となり、種子結晶を用いＣいな
いのにもかかわらす、配回性制御が可能である。
（実施例）
以下、本発明の実施例について１図面を参照して詳細に
説明する。第１図は本発明の一実施例を示すＳＯＩ基板
の概観図である２ １に径７５朋、板厚４５０μ７７′Ｌのサファイア基板
１上に化学気相成長法で多結晶シリコン膜２を堆積した
。なお、シリコン膜２の膜厚は０．４μｍ とした。
説明する。第１図は本発明の一実施例を示すＳＯＩ基板
の概観図である２ １に径７５朋、板厚４５０μ７７′Ｌのサファイア基板
１上に化学気相成長法で多結晶シリコン膜２を堆積した
。なお、シリコン膜２の膜厚は０．４μｍ とした。
次いで、化学気相成長法でＳｉｎ、膜３を堆積した。な
お、Ｓ ’０２ 膜３の膜厚は１０μｍとした。このｓ
ｉｏ、膜３上をこフォトリングラフィ技術、ドライエラ
千ングによりストライプ状の溝４を加工した。溝４の幅
Ｗは１０〜２５μｍとした。溝と溝の間隔は１０μｍの
一定とした。また溝４の深さｄは０４〜０．７μｍ と
した。
お、Ｓ ’０２ 膜３の膜厚は１０μｍとした。このｓ
ｉｏ、膜３上をこフォトリングラフィ技術、ドライエラ
千ングによりストライプ状の溝４を加工した。溝４の幅
Ｗは１０〜２５μｍとした。溝と溝の間隔は１０μｍの
一定とした。また溝４の深さｄは０４〜０．７μｍ と
した。
次いで、再結晶化用の多結晶シリコン膜５を堆積した。
多結晶シリコン膜５は減圧化学気相成長法、７００℃で
堆積し、堆積後、溝分離領域上の不必要部分をケミカル
−メカニカルポリシンク技術で研摩加工し、敗りのぞい
た。さらに、溝４の中に埋め込まれたシリコン膜５表面
の一部を露出させ、他の領域にＰ Ｓ Ｇ （Ｐｈｏｓ
ｐｈｏｒ −５ｉｌｉｃａｔｅ −Ｇｌａｓ、ｓ）膜６
を厚さ１．２μｍ 堆積させた。以上のごとく、本発明
のＳＯＬ試料を作成した。
堆積し、堆積後、溝分離領域上の不必要部分をケミカル
−メカニカルポリシンク技術で研摩加工し、敗りのぞい
た。さらに、溝４の中に埋め込まれたシリコン膜５表面
の一部を露出させ、他の領域にＰ Ｓ Ｇ （Ｐｈｏｓ
ｐｈｏｒ −５ｉｌｉｃａｔｅ −Ｇｌａｓ、ｓ）膜６
を厚さ１．２μｍ 堆積させた。以上のごとく、本発明
のＳＯＬ試料を作成した。
次いで、レーザとしてｃｗ−Ａｒ＋レーサを用い、ハ’
７−７ Ｗ、 ビーム径７０μｍ、走ｔスピード５ ａ
ｘ／ｓの条件で、第１図に示した矢印方向に走査した。
７−７ Ｗ、 ビーム径７０μｍ、走ｔスピード５ ａ
ｘ／ｓの条件で、第１図に示した矢印方向に走査した。
なお、基板加熱温度は３００℃で、アニールは空気中で
行った。
行った。
レーザアニール後、ＰＳＧ膜６をエツチングにより取り
のぞき、結晶粒界を頭在化さぜる５ｅｃｃ。
のぞき、結晶粒界を頭在化さぜる５ｅｃｃ。
ｅｔｃｈ を施し１表面観察を行った。Ｐ８Ｇ膜６を被
覆していなかった領域ではラメラ状の細長いＳｉ粒が形
成され゛ており、その一部が種子結晶となってＰＳＧ膜
６を被覆しておいた領域に向って溝中のシリコン膜が、
結晶粒界を含まない単結晶となって、長さ数量に渡って
成長していることが認められた。さらに、電子チャネリ
ング法で、溝４中の再結晶化シリコン膜５の結晶学方位
を評価したところ、基板垂直方向は＜ １００ ＞ で
、溝の長手方向は比較的高い割合で＜ １１０＞ 、＜
１００＞方位になっていることが分った。
覆していなかった領域ではラメラ状の細長いＳｉ粒が形
成され゛ており、その一部が種子結晶となってＰＳＧ膜
６を被覆しておいた領域に向って溝中のシリコン膜が、
結晶粒界を含まない単結晶となって、長さ数量に渡って
成長していることが認められた。さらに、電子チャネリ
ング法で、溝４中の再結晶化シリコン膜５の結晶学方位
を評価したところ、基板垂直方向は＜ １００ ＞ で
、溝の長手方向は比較的高い割合で＜ １１０＞ 、＜
１００＞方位になっていることが分った。
本実施例では基板として、サファイア基板を用いたが、
他の基板（表面に酸化膜が形成された８１基板１石英ガ
ラス）を用いても、同様な結果が侍られた。才た。レー
ザとして、ＣＷ−Ａｒ＋ レーザを用いたが、他の波長
の異なるレーザを用いても良く、本発明はレーザの種類
に限定されない、（９色間の効果） 単結晶３ｉ基板を種子結晶として用いる従来例では、基
板が限定されたが、本発明では用いる基板に限定されず
、その応用範囲が広い。再結晶化ニ用いる同一シリコン
膜上にレーザアニ・−ル榮件の違いを利用して一部に＜
１００ ＞ ｔｅｘｔｕｒｅ を形成し、これを種
子として、結晶粒成長を行わせしめるので、本発明はプ
ロセス上の有利点が多く、デバイス回路設計の自由度が
大きいさいう利点を有する。
他の基板（表面に酸化膜が形成された８１基板１石英ガ
ラス）を用いても、同様な結果が侍られた。才た。レー
ザとして、ＣＷ−Ａｒ＋ レーザを用いたが、他の波長
の異なるレーザを用いても良く、本発明はレーザの種類
に限定されない、（９色間の効果） 単結晶３ｉ基板を種子結晶として用いる従来例では、基
板が限定されたが、本発明では用いる基板に限定されず
、その応用範囲が広い。再結晶化ニ用いる同一シリコン
膜上にレーザアニ・−ル榮件の違いを利用して一部に＜
１００ ＞ ｔｅｘｔｕｒｅ を形成し、これを種
子として、結晶粒成長を行わせしめるので、本発明はプ
ロセス上の有利点が多く、デバイス回路設計の自由度が
大きいさいう利点を有する。
以上、詳細に述べた通り１本発明により、種子結晶を用
いずに、基板垂直方向が＜ １００ ＞に配向したスト
ライプ状単結晶シリコン膜カン再現性良く得られ、半導
体装＋ｆｔ、Ｈ造に当り、多大の効果をもたらす。
いずに、基板垂直方向が＜ １００ ＞に配向したスト
ライプ状単結晶シリコン膜カン再現性良く得られ、半導
体装＋ｆｔ、Ｈ造に当り、多大の効果をもたらす。
第１図は本発明の一実施例を説明するために用いた基板
の模式図２ １・・・サファイア基板、２，５・・・シリコン膜、３
・・・Ｓ ｉ Ｏ，膜、４・・１溝、６・・・ＰＥＧ膜
。 代理人弁理士Ｐ１ 原 ！２４１、 。
の模式図２ １・・・サファイア基板、２，５・・・シリコン膜、３
・・・Ｓ ｉ Ｏ，膜、４・・１溝、６・・・ＰＥＧ膜
。 代理人弁理士Ｐ１ 原 ！２４１、 。
Claims (1)
- 絶縁体層上のシリコン膜をレーザビームアニールによ
って再結晶化させるＳＯＩ結晶形成法において、少なく
とも表面に絶縁体層が形成された基板上にシリコン膜を
堆積し、次いで、該シリコン膜上に絶縁体層を堆積し、
該絶縁体層表面に溝加工を施し、溝中のみにシリコン膜
を埋め込み、さらに溝中のシリコン膜の一部を残して基
板表面を絶縁体層で被覆し、溝中のシリコン膜が露出し
ている部分から絶縁体層で被覆された部分へ向ってレー
ザビームを走査して前記露出した部分のシリコン膜が加
熱状態で固相と液相が共存する比較的低い温度に加熱し
て単結晶シリコン膜を形成することを特徴とするＳＯＩ
結晶形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13676184A JPS6115318A (ja) | 1984-07-02 | 1984-07-02 | Ｓｏｉ結晶形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13676184A JPS6115318A (ja) | 1984-07-02 | 1984-07-02 | Ｓｏｉ結晶形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6115318A true JPS6115318A (ja) | 1986-01-23 |
Family
ID=15182886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13676184A Pending JPS6115318A (ja) | 1984-07-02 | 1984-07-02 | Ｓｏｉ結晶形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6115318A (ja) |
-
1984
- 1984-07-02 JP JP13676184A patent/JPS6115318A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6281709A (ja) | 半導体装置の製造方法 | |
| EP0141506A2 (en) | Method for producing a semiconductor structure | |
| JPH05507390A (ja) | 基板の薄化エッチングのための方法 | |
| JPS61241909A (ja) | Ｓｏｉ結晶形成法 | |
| US4678538A (en) | Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects | |
| JPH027415A (ja) | Ｓｏｉ薄膜形成方法 | |
| JPS6115318A (ja) | Ｓｏｉ結晶形成法 | |
| JPS5886717A (ja) | 単結晶シリコン膜形成法 | |
| JPH06140321A (ja) | 半導体薄膜の結晶化方法 | |
| JPH0442358B2 (ja) | ||
| JPS58184720A (ja) | 半導体膜の製造方法 | |
| JPH0228560B2 (ja) | Tanketsushoshirikonmakukeiseiho | |
| KR930000227B1 (ko) | Sog를 이용한 soi 소자 제조방법 | |
| JPS58139423A (ja) | ラテラルエピタキシヤル成長法 | |
| JPS5825220A (ja) | 半導体基体の製作方法 | |
| JPS6091622A (ja) | 半導体基板の製造方法 | |
| JPS60189215A (ja) | Ｓｏｉ結晶形成法 | |
| JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
| JPH06140324A (ja) | 半導体薄膜の結晶化方法 | |
| JPH04307735A (ja) | 半導体装置の製造方法 | |
| JPS6362892B2 (ja) | ||
| JP2674751B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS62179112A (ja) | Ｓｏｉ構造形成方法 | |
| JPS6236381B2 (ja) | ||
| JPH01276614A (ja) | Ｓｏｉ膜形成方法 |