JPH01276614A - Ｓｏｉ膜形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、レーザビームアニールすることによって絶縁
膜上に単結晶半導体薄膜を形成する、５ＯＩ（セミコン
ダクタ・オン・インシュレータ、Ｓｅｍ１ｃｏｎｄｕｃ
ｔｏｒ　ｏｎ　Ｉｎ５ｕｌａｔｏｒ）膜形成方法に関す
る。

（従来の技術） 従来、ＳＯＩ基板を形成する際には、次の方法が用いら
れている。まず、第２図の様に、下地半導体碁歴である
シリコン基板１を用い、下層デバイス（この・例ではＭ
ＯＳ　）ランジスタ）を形成する。３がゲート電極、１
２がソース・ドレイン、１０が素子分離用酸化シリコン
膜である。次に層間絶縁膜となる酸化シリコン膜２を形
成し、下層デバイス表面を被覆する。上層デバイスを平
坦に形成するため酸化シリコン膜２の表面は、エッチバ
ック等の手法を用いて平坦化する。その上に、上層デバ
イスを形成する半導体膜である多結晶シリコン膜４を形
成し、さらにその上に窒化シリコン膜を形成する。この
際、窒化シリコン膜の膜厚は、レーザ光に対する反射防
止膜となる膜厚とする。次に窒化シリコン膜を選択的に
エツチングして除去しストライプ状の窒化シリコン膜６
を形成して、単結晶化したい領域を区画づけする。多結
晶シリコン膜４のうち、単結晶化したい領域は窒化シリ
コン膜６のストライプ間に位置する。その後、窒化シリ
コン膜６のストライブパターンにそってレーザ走査し、
レーザアニールを行う。この方法によれば、再結晶化す
べき多結晶シリコン膜４に入射されるレーザのパワー分
布を、多結晶シリコン膜４の、単結晶を形成したい領域
の端部、すなわち、ストライプ状の窒化シリコン膜６が
その表面に存在する領域の方が、その内側よりも大きい
分布に整形する事ができる。つまり、多結晶シリコン膜
４中の温度分布は、単結晶を形成したい領域で低く、そ
の外側の領域で高い分布になる。この結果、単結晶を形
成したい領域では、その内側から外側へと再結晶化が進
み、多結晶シリコン膜４は単結晶となる。

この方法においては、単結晶を形成したい個々の領域に
おいて、独立して再結晶化が始まり、窒化シリコン膜６
の下に位置する多結晶シリコン膜の領域内には、アニー
ル後に結晶粒界が生じる。このため個々の領域は面方位
の異なった帯状の単結晶となってしまう。このような技
術は、ジェー・ピー・コリーンジ（Ｊ、　Ｐ、　ＣｏＣ
ｏ１１ｎ、　ｅｔａｌ、）他の論文が、アプライド・フ
ィシツク・レターズ（ＡｐｐｌｉｅｄＰｈｙｓｉｃ　Ｌ
ｅｔｔｅｒｓ）誌、第４１巻、１９８２年、第３４６頁
に記載されている。

（発明が解決しようとする課題） 以上述べた従来方法において、層間絶縁膜である酸化シ
リコン膜２の厚さはゲート電極３上、ソース・ドレイン
１２上、素子分離領域上で異なる。このため、多結晶シ
リコン膜４のうち、ゲート電極３上の領域５では、その
他の領域９に比べ、熱が下地シリコン基板１へ逃げやす
くなる、すなわち、冷却しりコン膜の厚さが異なるが、
膜厚比で考えると、領域５と領域９との差異の方が大き
な問題である。

その結果、領域５と９で最適なアニール条件が異なり多
結晶シリコン膜４を均一に単結晶化することが困難であ
った。つまりどちらかの条件に合わせてレーザアニール
せざるを得ない状況あった。

本発明の目的はこのような困難を解決し、凹凸のある下
層デバイス上の半導体膜と他の領域上の半導体膜を均一
に単結晶化できるＳＯＩ膜形成方法を提供することにあ
る。

（課題を解決するための手段） 本発明は凹凸があるデバイス上に層間絶縁膜を設け、そ
の上に多結晶または非晶質半導体薄膜を形成しそれをレ
ーザアニールして単結晶化するＳＯＩ膜形成方法におい
て、前記デバイスの凸パターンと同じパターンでしかも
このパターンの下に位置する前記半導体薄膜のレーザ光
吸収率を高める膜厚を有する薄膜を前記半導体薄膜上に
形成し、前記半導体薄膜内の熱収支を均一化してレーザ
アニールすることを特徴とするＳＯＩ膜形成方法である
。

（実施例） 以下、本発明について実施例を用いて説明する。本実施
例においては、半導体薄膜として多結晶シリコン薄膜、
層間絶縁膜としてシリコン酸化膜、半導体基板としてシ
リコン基板、レーザ光反射防止膜としてシリコン窒化膜
、レーザとしてアルゴンガスレーザを用いている。また
、デバイスとして、ＭＯＳ　）ランジスタを考えている
。

第１図は、レーザアニールを施す試料の断面図である。

まずシリコン基板１の表面に通常のＬＯＣＯ８（Ｌｏｃ
ａｌ　０ｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉ：　Ｓｉの選択
酸化）工程に従って膜厚１．０μｍのシリコン酸化膜１
０を形成し、素子分離を行なう。

次にシリコン酸化膜のない領域上にゲート酸化膜を形成
し、その上にＭＯＳ　）ランジスタのゲート電極となる
リンドープ多結晶シリコン膜を減圧ＣＶＤ法で厚さ０．
５ｐｍ堆積する。このあと通常のりソゲラフイエ程によ
りゲート電極３として成形する。

そのあとＡｓのイオン注入を行ないソース・ドレイン１
２を形成する。

次に層間絶縁膜となるシリコン酸化膜２を厚さ１１１ｍ
形成し、平坦化剤として有機膜を塗布して表面を平坦に
し有機膜とシリコン酸化膜２のエッチレートが１：１と
なる条件でエッチバックを行ないシリコン酸化膜２の表
面を平坦化する。この処理をすることで、ゲート電極３
の上のシリコン酸化膜２の膜厚は、０．５ｐｍ、ソース
ドレイン１２上では１．０ｐｍ、素子分離領域のシリコ
ン酸化膜厚は１．４ｐｍとなる。この上に、膜厚０．５
ｐｍの多結晶シリコン膜４、膜厚０．０３ｐｍのシリコ
ン窒化膜７、膜厚０．０１ｐｍのシリコン酸化膜８を順
次形成する。その後、前記ゲートパターンと同じマスク
を用いてシリコン酸化膜８とシリコン窒化膜７をバター
ニングする。このとき下層のゲート電極のパターンとの
間に目合わせずれが生じる可能性があるが、一般にレー
ザアニール時の熱分布には多少ボケが生じるのでさほど
大きな問題とはならない。最後に、膜厚０．００４ｐｍ
のシリコン窒化膜６を形成し、エツチングによりストラ
イプ状に加工する。

多結晶シリコン膜４中のゲート電極３上の領域５とそれ
以外の領域９での熱収支を比較すると、本発明者の実験
によればシリコン酸化膜の膜厚の違いにより、領域９の
多結晶シリコン膜の方が、領域５よりも約１．２倍蓄熱
しやすい。従来の方法においては、この蓄熱効果が、多
結晶シリコン膜４全域を同一条件のレーザアニールによ
り単結晶化する妨げになっていた。

本発明においては、多結晶シリコン膜４の領域５の上に
、シリコン酸化膜８とシリコン窒化膜７が形成されてお
り、この二つの薄膜は多結晶シリコン膜４の領域５には
領域９の約１．２倍の量のレーザ光が入射される様に膜
厚が設定されている。それゆえ、前述の蓄熱効果による
多結晶シリコン膜中の熱的不均一は入射レーザ光量の違
いで相殺される。この結果、多結晶シリコン膜４の全域
を、同一条件のレーザアニールで単結晶化することが可
能となる。

なお領域９内でもソース・ドレイン１２上と素子分離領
域上とでシリコン酸化膜の厚さがそれぞれ１．０μｍ、
１．４ｐｍと異なっているが、比率でみるとゲート電極
３上と素子分離領域上（それぞれ０．５１１ｍと１、Ｑ
ｍ）の差異はど大きくないので、蓄熱効果の差はさほど
大きくない。従って前記実施例では熱収支上は一つの領
域９としてあった。しかし厳密に蓄熱効果を均一にした
い場合はソース・ドレイン１２上の多結晶シリコン膜４
の表面にも前記のようなレーザ光をより多く吸収する効
果をもつ薄膜を設けれレーザ光をより多く吸収するため
の薄膜としてシリコン窒化膜、レーザビームとしてアル
ゴンガスレーザ、デバイスパターンとしてＭＯＳ　）ラ
ンジスタのゲートパターンを用いたが、非晶質シリコン
膜などの他の半導体薄膜、ＰＳＧ、ＳｉＮ等他等地間絶
縁膜、他の半導体基板、他の薄膜、Ｎｄ：ＹＡＧレーザ
等の他のレーザビーム、バイポーラトランジスタ等地の
デバイスパターンにも本発明は適用できる。

（発明の効果） 以上説明した様に、本発明によれば凹凸のあるデバイス
上に層間絶縁膜を形成した場合でもレーザアニールによ
り容易にその上の半導体薄膜を均一に単結晶化できる。

【図面の簡単な説明】

第１図は、本発明の詳細な説明するための断面図、第２
図は従来の方法を説明するための断面図である。 図において、 １はシリコン基板、２，８．１０はシリコン酸化膜、３
はゲート電極、４は多結晶シリコン膜、６，７はシリコ
ン逮化膜、５，９は多結晶シリコン膜中の領域である。

Claims (1)

【特許請求の範囲】
1. 　凹凸があるデバイス上に層間絶縁膜を設けその上に多
   結晶または非晶質半導体薄膜を形成しそれをレーザアニ
   ールして単結晶化するＳＯＩ膜形成方法において、前記
   デバイスの凸パターンと同じパターンでしかもこのパタ
   ーンの下に位置する前記半導体薄膜のレーザ光吸収率を
   高める膜厚を有する薄膜を前記半導体薄膜上に形成し、
   前記半導体薄膜内の熱収支を均一化してレーザアニール
   することを特徴とするＳＯＩ膜形成方法。