JPS61244018A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61244018A JPS61244018A JP60085864A JP8586485A JPS61244018A JP S61244018 A JPS61244018 A JP S61244018A JP 60085864 A JP60085864 A JP 60085864A JP 8586485 A JP8586485 A JP 8586485A JP S61244018 A JPS61244018 A JP S61244018A
- Authority
- JP
- Japan
- Prior art keywords
- parts
- heat treatment
- growth
- polycrystalline
- polycrystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法、特に多結晶半導体層
を固相成長により大単結晶粒化する工程を有する半導体
装置の製造方法に関する。
を固相成長により大単結晶粒化する工程を有する半導体
装置の製造方法に関する。
本発明は、絶縁体上に多結晶半導体層を形成して固相成
長を行なわしめる熱処理を行って単結晶粒化するに予め
多結晶半導体層の特定部に他部に比し薄い部分を形成し
ておき、此処において優先的に固相成長が生じるように
して少なくとも特定部で単結晶化が得られるようにする
。
長を行なわしめる熱処理を行って単結晶粒化するに予め
多結晶半導体層の特定部に他部に比し薄い部分を形成し
ておき、此処において優先的に固相成長が生じるように
して少なくとも特定部で単結晶化が得られるようにする
。
基体上に形成された多結晶層をアニール、即ち熱処理す
ることによって固相成長を生ぜしめて単結晶粒化させる
技術は古くから知られているところであり、既に種々の
半導体装置の製造工程で用いられている。このような固
相成長を行わしめる熱処理方法による場合、溶融再結晶
化による場合に比べ熱処理温度が格段に低くできるとい
う利点がある。しかしながらこの固相成長後の単結晶粒
の大きさは、高々数１０００人程度であった。
ることによって固相成長を生ぜしめて単結晶粒化させる
技術は古くから知られているところであり、既に種々の
半導体装置の製造工程で用いられている。このような固
相成長を行わしめる熱処理方法による場合、溶融再結晶
化による場合に比べ熱処理温度が格段に低くできるとい
う利点がある。しかしながらこの固相成長後の単結晶粒
の大きさは、高々数１０００人程度であった。
これに対し最近では、この固相成長の熱処理前における
多結晶層の厚さを１０００Å以下の薄膜とすることによ
って界面エネルギーの助けを借りて成長速度の促進を図
ることができ粒径が５μ曙程度の単結晶粒を成長させる
ことができている。また固相成長を行わしめる熱処理前
において、他結晶層にＳｉやＡｒ等のイオンを注入する
ことによって微細結晶粒を破壊することでその後の熱処
理における結晶成長速度の促進を図ることも知られてい
る。
多結晶層の厚さを１０００Å以下の薄膜とすることによ
って界面エネルギーの助けを借りて成長速度の促進を図
ることができ粒径が５μ曙程度の単結晶粒を成長させる
ことができている。また固相成長を行わしめる熱処理前
において、他結晶層にＳｉやＡｒ等のイオンを注入する
ことによって微細結晶粒を破壊することでその後の熱処
理における結晶成長速度の促進を図ることも知られてい
る。
しかしながら上述した固相成長或いは溶融再結晶化によ
る単結晶化のいずれの方法による場合でも基体単結晶の
粒の成長位置が全く不規則で確定された位置での単結晶
化がなされないために、このような単結晶化処理後にお
いて、単結晶部分で半導体素子を形成して単体半導体装
置或いは半導体集積回路等を得る場合、均一な特性の半
導体装置が得難いとか単結晶化された部分を捜し出して
半導体素子を形成する必要があるなど、実際上この技術
の各種の半導体装置への汎用化は充分でない。
る単結晶化のいずれの方法による場合でも基体単結晶の
粒の成長位置が全く不規則で確定された位置での単結晶
化がなされないために、このような単結晶化処理後にお
いて、単結晶部分で半導体素子を形成して単体半導体装
置或いは半導体集積回路等を得る場合、均一な特性の半
導体装置が得難いとか単結晶化された部分を捜し出して
半導体素子を形成する必要があるなど、実際上この技術
の各種の半導体装置への汎用化は充分でない。
本発明は上述した単結晶の成長位置の不規則性の問題を
解決し特定した位置において大粒径の結晶粒の成長、即
ち固相成長を確実に生ゼしめるようにする。
解決し特定した位置において大粒径の結晶粒の成長、即
ち固相成長を確実に生ゼしめるようにする。
〔問題点を解決するための手段〕
本発明においては第１図Ｂに示すように所要の面積及び
配列をもって他部に比しその厚さが例えば１０００Å以
下の薄い半導体層部分（２ａ）が配列形成された多結晶
層（２）を形成する。その後この多結晶半導体層（２）
に対して固相拡散の熱処理を行う。
配列をもって他部に比しその厚さが例えば１０００Å以
下の薄い半導体層部分（２ａ）が配列形成された多結晶
層（２）を形成する。その後この多結晶半導体層（２）
に対して固相拡散の熱処理を行う。
このようにすることによって第１図Ｃに示すように薄い
部分（２＾）において単結晶粒成長部分（３）を生ぜし
め得たものである。
部分（２＾）において単結晶粒成長部分（３）を生ぜし
め得たものである。
上述したように本発明においては薄い多結晶半導体部分
（２ａ）を特定して形成するものであり、このようにす
ることによって確実にこの部分において、即ち特定され
た位置で単結晶粒成長が形成されることが認められた。
（２ａ）を特定して形成するものであり、このようにす
ることによって確実にこの部分において、即ち特定され
た位置で単結晶粒成長が形成されることが認められた。
そして、このように本発明においては、予め特定した部
分（２ａ）において単結晶化が発生させることができる
ので、この特定された部分に目的とする半導体層を形成
することができるので例えば集積回路を得る場合におい
て回路設計を容易に行うことができ、また各素子に関し
て或いは各半導体集積回路装置に関して均一な特性なも
のを容易に得ることができる。
分（２ａ）において単結晶化が発生させることができる
ので、この特定された部分に目的とする半導体層を形成
することができるので例えば集積回路を得る場合におい
て回路設計を容易に行うことができ、また各素子に関し
て或いは各半導体集積回路装置に関して均一な特性なも
のを容易に得ることができる。
更に図面を参照して本発明による半導体装置の製造方法
の一例を詳細に説明する。先ず第１図Ａに示すようにガ
ラスその他各種の絶縁基板、或いは各物質基板上に絶縁
層が形成されて成る絶縁体（ｂ１上に周知の技術例えば
化学的気相成長法（ＣＶＤ法）によって多結晶シリコン
半導体層（２）を全面的に成長させる。
の一例を詳細に説明する。先ず第１図Ａに示すようにガ
ラスその他各種の絶縁基板、或いは各物質基板上に絶縁
層が形成されて成る絶縁体（ｂ１上に周知の技術例えば
化学的気相成長法（ＣＶＤ法）によって多結晶シリコン
半導体層（２）を全面的に成長させる。
次に、第１図Ｂに示すように、多結晶半導体層（２）に
対して選択的にエツチングを行って他部に比し薄い多結
晶半導体部分（２ａ）をモザイク状に配列形成する。こ
の部分（２ａ）の配列は例えば第２図に示すように縦横
格子状の肉厚の多結晶半導体部分（２ｂ）によって、図
に斜線を付して示すように方形状の網目配列パターンに
形成することもできるし、第３図に同様に斜線をもって
示すようにハニカム状の例えば正六角形のパターン等に
形成し得る。この場合、部分（２ａ）の幅Ｗは例えば１
０〜１００μ論とし、また隣り合う部分（２ａ）の間隔
、即ち肉厚部分（２ｂ）の幅ｄは１〜１０μ翔程度に選
定し得る。
対して選択的にエツチングを行って他部に比し薄い多結
晶半導体部分（２ａ）をモザイク状に配列形成する。こ
の部分（２ａ）の配列は例えば第２図に示すように縦横
格子状の肉厚の多結晶半導体部分（２ｂ）によって、図
に斜線を付して示すように方形状の網目配列パターンに
形成することもできるし、第３図に同様に斜線をもって
示すようにハニカム状の例えば正六角形のパターン等に
形成し得る。この場合、部分（２ａ）の幅Ｗは例えば１
０〜１００μ論とし、また隣り合う部分（２ａ）の間隔
、即ち肉厚部分（２ｂ）の幅ｄは１〜１０μ翔程度に選
定し得る。
その後特に薄い部分（２ａ）における界面エネルギーに
よる結晶成長の生じやすい部分において固相成長が生じ
得る条件をもって熱処理を施す０例えば部分（２ａ）に
おいてその厚さを１０００Å以下とし、部分（２ｂ）に
おいてこれより充分厚さの大なる部分を形成するとき、
９００℃程度の熱処理を行う、このようにすると第１図
Ｃに示すように、部分（２ａ）において単結晶粒成長部
分（３）が形成され厚さの大なる部分（２ｂ）において
は多結晶半導体層が残存する単結晶パターンが形成され
る。
よる結晶成長の生じやすい部分において固相成長が生じ
得る条件をもって熱処理を施す０例えば部分（２ａ）に
おいてその厚さを１０００Å以下とし、部分（２ｂ）に
おいてこれより充分厚さの大なる部分を形成するとき、
９００℃程度の熱処理を行う、このようにすると第１図
Ｃに示すように、部分（２ａ）において単結晶粒成長部
分（３）が形成され厚さの大なる部分（２ｂ）において
は多結晶半導体層が残存する単結晶パターンが形成され
る。
またこのようにして各部分（２ａ）間に多結晶半導体層
として残存した肉厚部分（２ｂ）においてこれを酸化さ
せて絶縁層とすることによって各部分（２ａ）間のアイ
ソレーションを絶縁体＋１１との共働によって行うこと
もできる。この場合の例を第１図り以下を参照して説明
する。この場合単結晶化された部分（２ａ）を含んで半
導体層（２）上に全面的に耐酸化性のマスク層（４）を
形成する。この耐酸化性マスク層（４）は、例えば半導
体層（２）の全表面に薄い酸化膜を形成して後、これの
上に窒化物膜などを周知の技術によって形成し得る０次
にエツチングマスク材（５）、例えばフォトレジスト膜
をスピンコードして薄い部分（２ａ）によって形成され
た凹部（６）に選択的に充填し厚さの大なる部分（２ｂ
）上の耐酸化マスク層（４）を外部に露呈する。
として残存した肉厚部分（２ｂ）においてこれを酸化さ
せて絶縁層とすることによって各部分（２ａ）間のアイ
ソレーションを絶縁体＋１１との共働によって行うこと
もできる。この場合の例を第１図り以下を参照して説明
する。この場合単結晶化された部分（２ａ）を含んで半
導体層（２）上に全面的に耐酸化性のマスク層（４）を
形成する。この耐酸化性マスク層（４）は、例えば半導
体層（２）の全表面に薄い酸化膜を形成して後、これの
上に窒化物膜などを周知の技術によって形成し得る０次
にエツチングマスク材（５）、例えばフォトレジスト膜
をスピンコードして薄い部分（２ａ）によって形成され
た凹部（６）に選択的に充填し厚さの大なる部分（２ｂ
）上の耐酸化マスク層（４）を外部に露呈する。
次にエツチングマスク材（５）をマスクとして、これに
よって覆われていない厚さの大なる部分（２ｂ）上の耐
酸化マスク層（４）を選択的に除去して、第１図Ｅに示
すように多結晶部分（２ｂ）の表面を外部に露出させる
。
よって覆われていない厚さの大なる部分（２ｂ）上の耐
酸化マスク層（４）を選択的に除去して、第１図Ｅに示
すように多結晶部分（２ｂ）の表面を外部に露出させる
。
その後耐酸化性マスク層（４）によって覆われていない
多結晶部分（２ｂ）を熱酸化する。この場合多結晶部分
（２ｂ）と単結晶部分（２ａ）とはその酸化速度が格段
に相違し、多結晶部分（２ｂ）において大なることを利
用してこの部分（２ｂ）においてのみ選択的にマスク（
４）の露呈部分から酸化させることができる。このよう
にすれば第１図Ｆに示すように部分（２ｂ）に電気的分
離層（７）が形成される。
多結晶部分（２ｂ）を熱酸化する。この場合多結晶部分
（２ｂ）と単結晶部分（２ａ）とはその酸化速度が格段
に相違し、多結晶部分（２ｂ）において大なることを利
用してこの部分（２ｂ）においてのみ選択的にマスク（
４）の露呈部分から酸化させることができる。このよう
にすれば第１図Ｆに示すように部分（２ｂ）に電気的分
離層（７）が形成される。
従って各単結晶粒成長部分（２ａ）は、電気的分離層（
７）と絶縁体（ｂ）との共働によって夫々電気的に分離
される。
７）と絶縁体（ｂ）との共働によって夫々電気的に分離
される。
このようにして単結晶粒成長部分（２ａ）が所定のパタ
ーンにモザイク状に配列された半導体装置用の基板（８
）が構成されるので部分（２ａ）において目的とする半
導体素子を形成すれば、各部分（２ａ）に形成された半
導体素子が電気的に分離層（７）及び絶縁体（ｂ）によ
って分離された例えば半導体集積回路を得ることができ
る。
ーンにモザイク状に配列された半導体装置用の基板（８
）が構成されるので部分（２ａ）において目的とする半
導体素子を形成すれば、各部分（２ａ）に形成された半
導体素子が電気的に分離層（７）及び絶縁体（ｂ）によ
って分離された例えば半導体集積回路を得ることができ
る。
なお上述した例においては、薄い部分（２ａ）によって
大単結晶粒化の成長が特定部位に生じるようにした場合
であるが、更にこの部分（２ａ）にイオン注入を行って
固相成長の促進を行うようにすることもできる。
大単結晶粒化の成長が特定部位に生じるようにした場合
であるが、更にこの部分（２ａ）にイオン注入を行って
固相成長の促進を行うようにすることもできる。
このイオン注入は、部分（２ａ）に選択的に行うに限ら
れるものではなく、成る場合は、全面的にイオン注入を
行うこともできる。この場合においては、薄い部分（２
ａ）と厚い部分（２ｂ）との厚さの差を利用してイオン
注入エネルギーを適当に選択することによって薄い部分
（２ａ）においてのみ注入イオンがその全厚さに亘るよ
うにすればこの部分（２ａ）においてその厚さが薄いこ
ととイオン注入によることとが相俟って単結晶粒化の成
長促進をはかることができる。なお、このイオン注入に
当たって例えば部分（２ａ）においてその厚さ方向に関
してより平坦なイオン注入分布を得るようにするために
は、数回のイオン注入を行ってそのイオン注入のピーク
値が厚さ方向に分布するようにして全体として平坦なイ
オン注入分布を形成するようになすこともできる。
れるものではなく、成る場合は、全面的にイオン注入を
行うこともできる。この場合においては、薄い部分（２
ａ）と厚い部分（２ｂ）との厚さの差を利用してイオン
注入エネルギーを適当に選択することによって薄い部分
（２ａ）においてのみ注入イオンがその全厚さに亘るよ
うにすればこの部分（２ａ）においてその厚さが薄いこ
ととイオン注入によることとが相俟って単結晶粒化の成
長促進をはかることができる。なお、このイオン注入に
当たって例えば部分（２ａ）においてその厚さ方向に関
してより平坦なイオン注入分布を得るようにするために
は、数回のイオン注入を行ってそのイオン注入のピーク
値が厚さ方向に分布するようにして全体として平坦なイ
オン注入分布を形成するようになすこともできる。
そして、このようにイオン注入を行うときは固相拡散の
ための熱処理温度は例えば６００℃の低い温度で行うこ
とができる。
ための熱処理温度は例えば６００℃の低い温度で行うこ
とができる。
上述したように本発明においては、特定した部分に単結
晶化を発生するようにしたので、ここに半導体素子を形
成することによって均一な特性を有する半導体素子、ひ
いては単体半導体装置または半導体集積回路を製造でき
るので実用に供してその工業的利益は大である。
晶化を発生するようにしたので、ここに半導体素子を形
成することによって均一な特性を有する半導体素子、ひ
いては単体半導体装置または半導体集積回路を製造でき
るので実用に供してその工業的利益は大である。
第１図は本発明方法の一例の工程図、第２図及び第３図
はその多結晶半導体層の肉薄部分のパターンの各別の平
面図である。 （ｂ）は絶縁体、（２）は多結晶半導体層、（２ａ）は
肉薄部分、（２ｂ）は肉厚部分、（４）は耐酸化マスク
層、（５）はエツチングマスク材、（６）は凹部、（７
）は電気的分離層である。 ｌ虐 本梵明方丞のニオ１図 第１図 第２Ｎ ２に 平面ハ０ターフａｓ４ｅ＃１イ列 第３図
はその多結晶半導体層の肉薄部分のパターンの各別の平
面図である。 （ｂ）は絶縁体、（２）は多結晶半導体層、（２ａ）は
肉薄部分、（２ｂ）は肉厚部分、（４）は耐酸化マスク
層、（５）はエツチングマスク材、（６）は凹部、（７
）は電気的分離層である。 ｌ虐 本梵明方丞のニオ１図 第１図 第２Ｎ ２に 平面ハ０ターフａｓ４ｅ＃１イ列 第３図
Claims (1)
- （ａ）絶縁体上に形成された半導体層を固相成長させる
熱処理を行う半導体装置の製造方法において、（ｂ）上
記半導体層の一部を他部より薄くした後上記熱処理を施
し、上記薄い半導体層を優先的に固相成長させることを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085864A JPS61244018A (ja) | 1985-04-22 | 1985-04-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085864A JPS61244018A (ja) | 1985-04-22 | 1985-04-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61244018A true JPS61244018A (ja) | 1986-10-30 |
Family
ID=13870755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60085864A Pending JPS61244018A (ja) | 1985-04-22 | 1985-04-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61244018A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63170912A (ja) * | 1987-01-08 | 1988-07-14 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57159017A (en) * | 1981-03-27 | 1982-10-01 | Toshiba Corp | Manufacture of semiconductor single crystal film |
| JPS5837913A (ja) * | 1981-08-28 | 1983-03-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS5939791A (ja) * | 1982-08-27 | 1984-03-05 | Agency Of Ind Science & Technol | 単結晶の製造方法 |
-
1985
- 1985-04-22 JP JP60085864A patent/JPS61244018A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57159017A (en) * | 1981-03-27 | 1982-10-01 | Toshiba Corp | Manufacture of semiconductor single crystal film |
| JPS5837913A (ja) * | 1981-08-28 | 1983-03-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS5939791A (ja) * | 1982-08-27 | 1984-03-05 | Agency Of Ind Science & Technol | 単結晶の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63170912A (ja) * | 1987-01-08 | 1988-07-14 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4874718A (en) | Method for forming SOI film | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JPS61244018A (ja) | 半導体装置の製造方法 | |
| JPH0252419A (ja) | 半導体基板の製造方法 | |
| US7749873B2 (en) | Polycrystalline silicon layer, flat panel display using the same, and methods of fabricating the same | |
| JPS6240716A (ja) | 半導体装置の製造方法 | |
| JP2638868B2 (ja) | 半導体装置の製造方法 | |
| JPS62119914A (ja) | 半導体層の固相成長方法 | |
| JPS5860556A (ja) | 半導体装置の製法 | |
| JPH0682631B2 (ja) | 半導体装置の製造方法 | |
| JP2687393B2 (ja) | 半導体装置の製造方法 | |
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JPH04299518A (ja) | 半導体装置およびその製造方法 | |
| JPS5946021A (ja) | 半導体装置の製造方法 | |
| JPH034514A (ja) | ウエハの製造方法 | |
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JPS5892209A (ja) | 半導体装置の製造方法 | |
| JPH0732123B2 (ja) | 半導体装置用基板の製造方法 | |
| JPS63196032A (ja) | 半導体薄膜の結晶化方法 | |
| JPS6248015A (ja) | 半導体層の固相成長方法 | |
| JP2680114B2 (ja) | 結晶性半導体薄膜の形成方法 | |
| JPH01181569A (ja) | Ｓｏｉ型の電界郊果トランジスタ | |
| JPS6038023B2 (ja) | 半導体装置の製法 | |
| JPS60752A (ja) | 半導体装置の製造方法 | |
| JPH01196811A (ja) | 絶縁膜上への単結晶シリコン膜の形成方法 |