JPH01181569A - Ｓｏｉ型の電界郊果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は、絶縁性基体上の単結晶シリコ／を半導体層と
するＳｏｌ型の電界効果トランジスタに関する。

（発明の概要〕 本発明は、絶縁性基体上の単結晶シリコンを半導体層と
する、ＳＯＩ型の電界効果トランジスタにおいて、絶縁
性基体上に多結晶シリコン層を有し、多結晶シコン層上
に絶縁膜を積層し、絶縁膜に多結晶シリコン層に致る溝
を構成し、溝の内部に、多結晶シリコン層を種結晶とし
て選択エピタキシ等ル成長させた単結晶シリコン層を存
し、単結晶シリコン層内の上履部に、絶縁性基体とおお
よそ平行になるようにソース電極部とチャンネル部及び
ドレイン電極部を設け、単結晶シリコン層上にゲート絶
縁膜を存し、ゲート絶ＲＢ上にゲート電極を設けること
によってＳｏｆｍの電界効果トランジスタを構成したこ
とにより、絶縁性基体の種類と形伏の選択性を広げ、高
電界移動度、低す／り電流特性を存し、製作が容易すつ
安価で、基体上の特性個体差を少なく、高集積化及び三
次元積層化が容易な構造としたものである。

（従来の技術〕 従来の絶縁性基体上の結晶性シリコンを半導体層とする
Ｓｏｌ型の電界効果トランジスタは、特開昭５０−１９
３８２公報に記載され、第４図に示すようにす７フイヤ
やスピネル等の絶縁物１１上に半導体層を′有するもの
や、特開昭８２−８６８６４公報に記載され第６図に示
すように、二酸化シリコンの絶縁ｆｆ１１５が窒化シリ
コンの絶縁層１Ｂの上に半導体層を有する構造のものが
知られていた。

〔発明が解決しようとする課題〕

しかし、従来のＳｏｌ型の電界効果トランジスタは、次
に示すような問題点を存していた。

第４図に示した絶縁物１０がサファイヤやマグネシア・
スピネル（Ｍ　ｇ　Ｏ”　Ａ　Ｉ　１０１　）　％　フ
ッ化物混晶（Ｃａ　Ｆ　ｓ　、Ｓ　ｒ　Ｆ　ｓ　）、　
シ／Ｌ／　：ｌ　ニア（ＺｒＯ＊）、リン化ホウ素（Ｉ
ｌｌ’）などの絶縁物結晶の場合、それらの絶縁物１０
の積層される単結晶シリコン層と絶縁物１０との熱膨張
係数と格子定数の違いから、積層された単結晶シリコン
層は結晶欠陥を多量にをしやすく、低電界効果移動度の
低動作速度の電界効果トランジスタとなってしまう、ま
た、サファイア基板は高価であり、さらにマグネシア−
スピネル等の絶縁物１０の上に結晶方位の制御性を得て
良質の単結晶シリコン層を構成するためには、絶縁物結
晶自体を、シリコン基板上に成長させる必要があり、シ
リコン基板が不可欠となる。

また、第５図に示すように、二酸化シリコンの絶縁層１
４や窒化シリコンの絶縁層１５の上に、半導体層となる
単結晶シリコン層を形成する場合は、レーザーや電子ビ
ームのエネルギー照射やアニール処理などを必要とし、
成長する単結晶シリコン層内のよった（任意の場所から
の結晶成長が生じ、結晶成長の中心となる結晶核の数と
その位置を完全に設定することはできなかった。このた
め、電界効果トランジスタの半導体層となる単結晶シリ
コン届が、多結晶化したり、多くの結晶欠陥を存するこ
とが多（、基体上での電界効果トランジスタの電界効果
移動度の低下を生じ、特性個体差を生む原因となってい
た。そのうえ、絶＆を層１４と１５の上に結晶方位のそ
ろった単結晶シリコン層を得るためには、絶Ｒ層１４Ａ
−１５をＭ＃晶（シード）となるシリコン基板上に積層
し、絶縁層１４と１５の一部に開口部を作り、絶縁Ｂ１
４と１５の下にあるシリコン基板を露出させ、半導体と
なる単結晶シリコン届の一部とシリコン基板とを接触さ
せ、単結晶シリコン層の成長の際には、シリコン基板の
結晶方位性を利用して単結晶シリコン層の結晶方位をそ
ろえる工夫が必要であった。絶縁Ｊ！１１４と１５の下
の種結晶（シード）となるシリコン基板と単結晶シリコ
ン層との接触部を設けず、二酸化シリコン絶！ｌＢ１４
に開口部を構成しない場合や、二酸化シリコンの絶縁層
１４の下に非品性の基板を育する場合は、単結晶シリコ
ン層内部の任意の位置から、異なった結晶方位への成長
が生じることが多く、単結晶シリコン層内部で、多結晶
化が生じたり、異なった結晶方位へ成長した結晶粒同士
が接合した部分で結晶方位の異方性による歪みが生じ、
結晶の構造欠陥が構成されることが多かった。このため
、構造欠陥を存する単結晶シリコン府として電界効果ト
ランジスタを動作させると、キャリヤとなる電子やホー
ルの電界効果移動度が低下し、特性の悪化を招いていた
。さらに、半導体層となる単結晶シリコン農の多結晶シ
リコン化が起きると、単結晶シ。

リコ／層内部に、ソース電極部５やドレイン電極部７を
構成する際に、チャンネル部８への不純物の異常拡散が
生じ、両電極部５と７とチャンネル部６の境界が十分に
形成されず、電界効果トラ７ジスタのリーク電流が増大
し、特性を悪化させるという問題点ををしていた。

そこで、本発明は従来のこのような問題点を解決するた
め、絶縁性基体上の任意に設定した位置に、半導体層と
なる結晶方位の制御された構造欠陥の少ない単結晶シリ
コン層を存する高電界移動度の電界効果トランジスタの
構造を提供することを目的としている。

〔課題を解決するための手段〕

上記問題点を解決するために、本発明の３０１型の電界
効果トランジスタは、絶縁性基体上に構成された単結晶
シリコン層を半導体層とするＳＯＩ！！の電界効果トラ
ンジスタにおいて、絶縁性基体上に多結晶シリコン層を
育し、前記多結晶シリコン謹上に絶縁膜を積層し、前記
絶縁膜に前記多結晶シリコン層に到る溝を構成し、前記
溝の内部に、前記多結晶シリコン層を種結晶として選択
エピタキシャル成長させた単結晶シリコンを存し、前記
単結晶シリコン層内の上、Ｉｇｌに、前記絶縁性基体の
面に略平行になるようにソース電極部とチャンネル部及
びドレイン電極部を設け、前記単結晶シリコン層上にゲ
ート絶縁膜を有し、前記ゲート絶縁股上にゲート電極層
を設けていなｔくことを特徴とする。

〔実施例〕

以下に本発明の実施例を図面にもとづいて説明する。第
１図において、絶縁性基体１の上に、多結晶シリコンＢ
２を設ける。絶縁性基体１は、シリコン基板上に絶＆１
１１２を積層したものや、石英基板、サフフイヤ基板、
あるいはそれらの基板上に絶ｇ膜や絶縁物結晶を積層さ
せた基体でもよい。

絶縁性μ体１上に設けられた多結晶シリコン層２は、そ
の上に積ｎする単結晶シリコン層の形成の際に種結晶（
シード）となるもので、この多結晶シリコン′ａ２が存
在することによって、シリコンと熱膨張率の異なる種々
の絶縁性基体１上でも構造欠陥の少ない単結晶シリコン
層を形成することが可能となる。また、多結晶シリコン
層２が存在することによって、熱膨張率の異なる絶縁性
基体１の使用が可能となり基体の選択範囲が広がるばか
りでなく、絶縁性基体１の形状の自由性も広がることに
なる。第２図に、絶縁性基体１の形状を凹凸伏にし、凹
部を多結晶シリコン層２で埋め込んだ実施例を示した。

　このような基体においては、多結晶シリ０／層２の成
長が、絶縁性基体１の形状の影響を受けやす（、多結晶
シリコン層２の成長方位が基体形状によって制御される
ことがわかっている。また、このように絶縁性基体１の
凹部を埋め込むように多結晶シリコンＢ２を積層すると
、第１図のように平坦な絶縁性基体！上に多結晶シリコ
ン層２を積層する場合に比べ、平担性に富んだ状態とな
り、さらに上層に成膜する膜厚の設定範囲が広がり、整
形性の容易さも得られる。多結晶シリコン層２を絶縁性
基体上に構成した後は、７８１図や第２図に示したよう
に、多結晶シリコンＪ５１２上に絶縁膜３の溝４を構成
する。この絶縁Ｈ３は、溝４の底部は露出した多結晶シ
リコンＢ２に対し、シリコンの選択エピタキシャル成長
を行なう際に選択性を育する物質で、一般には二酸化シ
リコン（ＳｉＯ＝）が使われる。シリコンの選択エピタ
キシャル成長を行なうと、多結晶シリコン届２上のみに
、シリコンが単結晶成長し、二酸化シリコンなどの絶縁
膜８の上にはシリコンは積層しない、したがって、単結
晶シリコン層は、多結晶シリコン層２上のみに積層され
、溝４の一部を埋め込むようになる。また、この絶縁膜
３によって構成された溝４の幅は、溝４内部に成長する
単結晶シリコン層の平坦性を確保するために５０〜７０
μｍ以下の幅であることが望ましい。これは、溝４中央
部と溝４の絶縁膜３との外接部における成膜時の反応ガ
スの濃度差が溝４の幅が大きくなるほど増大するためで
、一般的に、＃４の中央部より溝４の多接部の方が反応
ガスの濃度が高（、溝の幅があまり大きいと、溝４の中
央部の単結晶シリコン層の高さは、多接部に比べ低くな
る。また、溝４０幅は、多結晶シリコン層２の上に成長
する、単結晶シリコン層の結晶性にも、影響を与える。

これは、溝４の幅が多結晶シリコン層２のシリコン結晶
粒径より、はるかに大きくなり多結晶シリコン届２の溝
４底部での露出面積が増大すると、選択エピタキシャル
成長によって成長する単結晶シリコンの成長結晶核発生
確率が高くなり、一つの溝４の内部に複数の結晶核や発
生し、単結晶シリコン層の多結晶化が結晶方位の不正合
領域を生じ、結晶欠陥増大を招くためである。したがっ
て、以上のように単結晶シリコン層の平坦性と高結晶性
を得るには、絶縁膜３によって構成された溝４の幅を５
０〜７０μｍ以下にするのが望ましい、このように構成
された溝４の中に半導体層となる単結晶シリコン層が構
成され、この単結晶シリコン層内には、絶縁性基体１の
面におおよそ平行になるように、ソース電極部６、チャ
ンネル部６及びドレイン電極部７が構成され、単結晶シ
リコン層上にゲート絶縁ｌＩ８とゲート電極層９が設け
られ、ＳＯＩ型の電界効果トランジスタができる。ソー
ス電極部５やドレイン電極部７はゲート電極Ｊｌ！１９
構成後、イオン打込みやアニール処理によって不純物を
拡散し構成してもよく、通常のシリコン基板上にＭＯ３
Ｉｉ界効呆トランジスタを構成する工程を、単結晶シリ
コン層構成後は適用することが容易な素子構造となって
いる。

さらに、電界効果トランジスタ全体が絶縁膜３で囲まれ
た素子分離形の形状を成しているため近接して別の素子
を構成することも容易で高集積化にも適した構造となっ
ている。

ｍ３図は、第１図の電界効果トランジスタを二層積属し
た伏態の実施例を示すもので、このように、多結晶シリ
コン層２上に成長する単結晶シリ。

コン層を半導体層とする電界効果トランジスタを積層し
、三次元素子を組むこともできる。

（発明の効果〕 本発明は、以上説明したように、絶縁基体上の多結晶シ
リコン層を設け、多結晶シリコン層上に構成された絶縁
膜の溝の内部に、選択エピタキシャル成長させた単結晶
シリコン層を半導体層とする電界効果トランジスタを、
構成することによって、以下に示す効果を仔する。

０）・・・多結晶シリコン層を、半導体層となる単結晶
シリコン届の選択エピタキシャル成長時の種結晶とする
ため、シリコン基板上に絶縁層を積層させた基体、サラ
１イヤ基板、石英基板あるいは、それらの基板上に絶縁
膜や絶縁物結晶を積層させた基体のいずれの絶縁性基体
上にも電界効果トランジスタを作成することが容易とな
る。

（２）・・・多結晶シリコン層の存在によって、絶縁性
基体の表面形状の選択性が広がり、凹凸上の表面形状の
絶縁性基体上にも、Ｓｏｌ型の電界効果トランジスタが
構成可能である。

（３）・・・多結晶シリコン層の種結晶となるシリコン
と半導体層となる単結晶シリコン層との熱膨張率が同じ
で、結晶欠陥の少ない単結晶シリコン層を半導体層にも
つ電界効果トランジスタとなり、高電界移動度の高速動
作可能なＳｏｌ型の電界効果トランジスタが可能となる
。

（４）・・・種結晶となる多結晶シリコン層の存在と、
絶ｌ膜により構成された溝の幅を制限することにより、
選択エピタキシャル成長する単結晶シリコン層の高結晶
化と平坦性を向上させ、製形の容易な低リーク電流特性
を有する高性能な電界効果トランジスタが容易に実現で
きる。

■・・・単結晶シリコン層構成後は、通常ＩＣ製作工程
に使われている半導体ＭＯ８電界効果トランジスタ作成
の工程が、容易に適用でき、新たな工程技術を特に必要
とせず作成が容易で、工数の増大も防ぎ価格を上げるこ
ともない実現容易な構造である。

（６）・・・絶縁物により構成された溝の幅を変化させ
ることにより、多結晶シリコン層上に形成される結晶核
の形成密度を制御し、多結晶シリコン層が種結晶となる
ことにより結晶方位のそろった半導体層となる単結晶シ
リコン層を得ることが可能で、同一基板上の複数の電界
効果トランジスタの特性差を減少させることが可能であ
る。

■・・・電界効果トランジスタが絶縁膜の溝の中に構成
されているため、近接の素子に対する電気的影響が少な
い素子分離構造が容易に実現でき高集積化が可能である
。

但）・・・多結晶シリコン層を種結晶とする単結晶成長
を行なっているために、電界効果トランジスタの積層化
が容易であり、三次元素子を構成できる構造である。

【図面の簡単な説明】

第１図、ｍ２図、第３図は、本発明１７）Ｓｏ　Ｉ型の
電界効果トランジスタの実施例を示す主要断面図、第４
図、第５図は、従来のＳｏｌ型の電界効果トランジスタ
を示す主要断面図である。 １・・・絶縁性基体 ２・・・多結晶シリコン層 ８・・・絶ＩｉＩ膜 ４・・・溝 ５・・・ソース電極部 ６・・・チャンネル部 ７・・・ドレインｆＩ！極部 ８・・・ゲート絶縁膜 ９・・・ゲート電極層 １０・・・絶縁物 ！ｌ・・・半導体酸化−物 １２・・・金属配線 １３・・・シリコン基板 １４・・・二酸化シリコンの絶＆１層 １６・・・窒化シリコンの絶縁層 以　　上 出願人　セイコーエプソン株式会社 １１１．１ 瀾　１１幻 葛　ぎ　１謁

Claims (1)

【特許請求の範囲】
1. 　絶縁性基体上に構成された単結晶シリコン層を半導体
   層とするＳＯＩ型の電界効果トランジスタにおいて、絶
   縁性基体上に多結晶シリコン層を有し、前記多結晶シリ
   コン層上に絶縁膜を積層し、前記絶縁膜に前記多結晶シ
   リコン層に到る溝を構成し、前記溝の内部に、前記多結
   晶シリコン層を種結晶として選択エピタキシャル成長さ
   せた単結晶シリコン層を有し、前記単結晶シリコン層内
   の上履部に、前記絶縁性基体の面に略平行なるようにソ
   ース電極部とチャンネル部及びドレイン電極部を設け、
   前記単結晶シリコン層上にゲート絶縁膜を有し、前記ゲ
   ート絶縁膜上にゲート電極層を設けていることを特徴と
   するＳＯＩ型の電界効果トランジスタ。