JPH05326688A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 半導体基板の素子間の誘電体分離を格子欠陥
の少ない素子の特性の良好な状態で行うこと。 【構成】 基板１に形成された第１絶縁膜２上に薄膜パ
ターンの単結晶半導体４ａ，４ｂを各素子形成領域に対
応して形成し、基板上に一様に第２絶縁膜５を形成し、
パターンニングされた単結晶半導体４ａ，４ｂが露出す
るように、第２絶縁膜５に窓を形成し、窓を介して露出
された単結晶半導体を種として、その単結晶半導体上に
低温エピタキシャル成長により各素子形成領域７ａ，７
ｂを形成する。素子形成領域７ａ，７ｂの作成後に熱酸
化工程がないので、素子形成領域７ａ，７ｂの歪みが低
下し素子特性が向上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、各素子が誘電体により
分離された集積回路を製造するための半導体基板に関
し、特に、素子形成領域の半導体の熱歪みを低下させる
ことにより素子性能の向上を図った半導体基板に関す
る。

【０００２】

【従来の技術】従来、誘電体分離集積回路の製造方法の
１つに、絶縁膜を介して２つのシリコン基板を直接接合
させ、一方のシリコン基板を薄く研磨した後に、エッチ
ングにより素子間分離溝を形成し、熱酸化により素子間
絶縁分離膜を形成し、分離溝に多結晶シリコンを堆積
し、余分な多結晶シリコン及び表面の酸化膜を研磨して
除去し、素子形成領域のシリコン基板を露出させて、完
全に素子形成領域間が誘電体で分離されたシリコン基板
を製造する方法が知られている（特開平１−３０２７３
９号公報）。上記の方法は、素子間の絶縁分離が完全に
行えると共に直接接合であるため半導体を厚く堆積する
工程がないので製造が容易であるという利点を有してい
る。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
製造方法では、エッチングにより分離溝を形成した後
に、熱酸化により酸化シリコン膜を形成する工程が存在
する。このために、酸化シリコンとシリコンとの間の熱
膨張係数の相違により、分離溝近くの素子形成領域に格
子欠陥が多く発生するという問題がある。この格子欠陥
が素子特性を悪化させる原因となる。

【０００４】本発明は上記の課題を解決するために成さ
れたものであり、その目的は、集積回路を製造するため
の半導体基板において、素子間の誘電体分離を、格子欠
陥の少ない、従って、形成される素子の特性の良好な状
態で行うことである。

【０００５】

【課題を解決するための手段】上記課題を解決するため
の発明の構成は、各素子形成領域の間が誘電体により絶
縁分離された半導体基板を製造する方法において、基板
に形成された第１絶縁膜上に薄膜パターンの単結晶半導
体を各素子形成領域に対応して形成し、基板上に一様に
第２絶縁膜を形成し、パターンニングされた単結晶半導
体が露出するように、第２絶縁膜に窓を形成し、窓を介
して露出された単結晶半導体を種として、その単結晶半
導体上に低温エピタキシャル成長により各素子形成領域
を形成することを特徴とする。

【０００６】

【作用及び発明の効果】本発明では、上述のように、基
板上に形成された第１絶縁膜上に各素子形成領域に対応
して薄膜パターンの単結晶半導体が形成される。そし
て、基板上全面に第２絶縁膜が形成されパターンニング
された単結晶半導体が露出するように第２絶縁膜に窓が
形成される。そして、その窓を介して露出された単結晶
半導体を種としてその単結晶半導体上に選択的に各素子
形成領域が低温エピタキシャル成長される。この状態で
各素子形成領域は第１絶縁膜及び第２絶縁膜により絶縁
分離される。よって、その後に、熱酸化工程が存在しな
いために、各素子形成領域に加熱による格子欠陥が発生
することがない。従って、素子形成領域の結晶性を向上
させることができるので、その領域に形成される素子の
特性が向上する。

【０００７】

【実施例】以下、本発明を具体的な実施例に基づいて説
明する。第１実施例 図２は本実施例にかかる半導体基板の製造工程を示した
基板の断面図である。図２の（１）に示すように、単結
晶シリコン基板１の主面１ａを鏡面研磨する。次に、図
２の（２）に示すように、主面１ａを１０００℃で熱酸
化して、厚さ１μｍの酸化膜２（第１絶縁膜）を形成す
る。次に、別の単結晶シリコン基板３の主面３ａを鏡面
研磨して、図２の（３）に示すように、主面３ａが酸化
膜２に接合するように、単結晶シリコン基板１と単結晶
シリコン基板３とを直接接合させる。

【０００８】次に、図２の（４）に示すように、単結晶
シリコン基板３を上面３ｂ側から時間制御により研磨し
て、厚さ約０．５μｍとした。次に、図２の（５）に示
すように、ホトエッチングにより、単結晶シリコン基板
３を所定のパターンに形成した。即ち、各素子形成領域
にのみ単結晶シリコン基板３が存在し、各素子形成領域
が分離するように単結晶シリコン基板３はパターンニン
グされ、シード基板４ａ、４ｂとなる。

【０００９】次に、図２の（６）に示すように、常圧Ｃ
ＶＤにより、ウエハ全面にＳｉＯ₂を３μｍ程度成膜し
て、酸化膜５を形成する。次に、１０００℃前後の熱処
理でデンシファイする。さらに、表面を平坦化するため
エッチバックあるいは研磨を行う。デンシファイと平坦
化は前後どちらでもよい。また最終的にシード基板４
ａ、４ｂをＮ^- 型またはＰ^- 型にするため、たとえば、
図２の（５）の工程において、シード基板４ａ、４ｂが
露出するようにレジストによるマスクを形成して、シー
ド基板４ａ、４ｂにＡｓあるいはＢをイオン注入しても
良い。そして、その場合イオン注入後の活性化は酸化膜
５のデンシファイを行うときの熱処理で可能となる。

【００１０】次に、酸化膜５の上にレジスト塗布し、ホ
トリソグラフによる露光、現像により所定パターンのレ
ジストマスクを形成し、ドライエッチングにより、図２
の（７）に示すように、シード基板４ａ、４ｂの上部の
酸化膜５を除去した。尚、酸化膜５の窓の大きさは、シ
ード基板４ａ、４ｂよりも大きくなっても良い。これに
より素子間絶縁分離のための酸化膜６（第２絶縁膜）が
形成される。

【００１１】次に、露出したシード基板４ａ、４ｂ上
に、３００℃前後の低温で、光ＣＶＤを用いて、単結晶
シリコンを選択成長させた。尚、この時、酸化膜６上に
は単結晶シリコンは成長しない。これにより各素子形成
領域を構成するエピタキシャル成長膜７ａ、７ｂが形成
される。これらの各エピタキシャル成長膜７ａ、７ｂ
は、横方向には酸化膜６により、縦方向には酸化膜２に
より、完全に絶縁分離されている。

【００１２】次に、各エピタキシャル成長膜７ａ、７ｂ
に、通常のトランジスタ製造工程により、バイポーラト
ランジスタ群、ＭＯＳトランジスタ群を形成し、電極、
配線層、表面絶縁膜等を形成して、図１のような耐環境
性ＳＯＩデバイスを実現させることができる。

【００１３】上記のように集積回路を形成するための半
導体基板を製造する場合には、各素子形成領域であるエ
ピタキシャル成長膜７ａ、７ｂを形成した後に、素子間
絶縁分離膜を形成するための熱酸化工程（側壁酸化な
ど）がないので、エピタキシャル成長膜７ａ、７ｂにか
かる応力を低減し、結晶欠陥や転位を減少させることが
できる。よって、エピタキシャル成長膜７ａ、７ｂに形
成される素子の特性を向上させることができる。又、本
実施例方法により製造された半導体基板は、各素子ごと
に完全に絶縁分離されるためパワーデバイス等の大電流
制御用デバイスの隣にその他のデバイスを配置しても互
いに影響を及ぼし合うことはない。

【００１４】第２実施例 第１実施例では、図２の（５）に示すように、シード基
板４ａ、４ｂをホトエッチングによりパターンニングし
たが、本実施例では、次に示す工程によりエピタキシャ
ル成長のシード基板を形成している。

【００１５】図３の（１）に示すように、単結晶シリコ
ン基板１１の主面１１ａに凹凸をエッチングにより形成
する。次に、主面１１ａを熱酸化して、表面に酸化膜１
２を０．５μｍの厚さに形成する。次に、単結晶シリコ
ン基板１１の凹凸と嵌合するように主面１３ａに凹凸の
形成された単結晶シリコン基板１３を準備する。そし
て、単結晶シリコン基板１３の主面１３ａと単結晶シリ
コン基板１１の主面１１ａとを酸化膜１２を介して直接
接合させる。次に、図３の（４）に示すように、単結晶
シリコン基板１３を上面１３ｂから研磨して、酸化膜１
２の凸部１２ａ、１２ｂを除去して下の単結晶シリコン
基板１１の凸面１１ａ、１１ｂが露出するようにする。
この状態で、素子形成領域に対応して、島状に酸化膜１
２で単結晶シリコン基板１１から絶縁分離されたシード
基板１４ａ、１４ｂ、１４ｃが形成される。

【００１６】さらに、シード基板１４ａをエッチングに
より２つの絶縁分離された島状のシード基板１４ａ_1,１
４ａ₂ に分離する（図４）。次に、レジスト塗布、ホト
リソグラフによる露光、現像より、レジストマスクを所
定のパターンに形成して、図４に示すように、素子間を
分離するためのＳｉＯ₂ から成る酸化膜１６を形成す
る。その後、その酸化膜１６をマスクとして、シード基
板１４ａ₁ 、１４ａ₂ 、１４ｂ、１４ｃ及び露出してい
る単結晶シリコン基板１１の凸面１１ａ、１１ｂの上
に、３００℃前後の低温で、光ＣＶＤを用いて、単結晶
シリコンを選択成長させた。この時、酸化膜１６上には
単結晶シリコンは成長しない。これにより各素子形成領
域を構成するエピタキシャル成長膜１７ａ₁ 、１７
ａ₂ 、１７ｂ、１７ｃ及び１８ａ、１８ｂが形成され
る。これらの各エピタキシャル成長膜１７ａ₁ 、１７ａ
₂ 、１７ｂ、１７ｃは、それぞれ、横方向には酸化膜１
６により、縦方向には酸化膜１２により、完全に絶縁分
離されている。

【００１７】次に、各エピタキシャル成長膜１７ａ₁ 、
１７ａ₂ 、１７ｂ、１７ｃに、通常のトランジスタ製造
工程により、バイポーラトランジスタ群、ＭＯＳトラン
ジスタ群を形成し、電極、配線層、表面絶縁膜等を形成
して、図４に示す構造の集積回路を製造することができ
る。又、エピタキシャル成長膜１８ａ、１８ｂは、単結
晶シリコン基板１１に対するリードとすることができ
る。尚、エピタキシャル成長膜１８ａ、１８ｂには、大
電流制御用パワーＭＯＳ等を形成しても良い。

【００１８】上記のように集積回路を形成するための半
導体基板を製造する場合には、各素子形成領域であるエ
ピタキシャル成長膜１７ａ₁ 、１７ａ₂ 、１７ｂ、１７
ｃを形成した後に、素子間絶縁分離膜を形成するための
熱酸化工程（側壁酸化など）がないので、エピタキシャ
ル成長膜１７ａ₁ 、１７ａ₂ 、１７ｂ、１７ｃにかかる
応力を低減し、結晶欠陥や転位を減少させることができ
る。よって、エピタキシャル成長膜１７ａ₁ 、１７
ａ₂ 、１７ｂ、１７ｃに形成される素子の特性を向上さ
せることができる。又、本実施例方法により製造された
半導体基板は、各素子ごとに完全に絶縁分離されるため
パワーデバイス等の大電流制御用デバイスの隣にその他
のデバイスを配置しても互いに影響を及ぼし合うことは
ない。

【００１９】第３実施例 エピタキシャル成長膜を形成するためのシード基板の形
成は、次の工程により行うこともできる。

【００２０】図５の（１）に示すように、Ｎ型単結晶シ
リコン基板２１を準備し、（２）に示すように、主面２
１ａ上に、図示する形状にレジスト３０を塗布する。こ
こでレジスト３０で覆われていない窓３１の側壁はテー
パーに形成する。そして、（２）に示すようにレジスト
３０をマスクとして、酸素イオンを単結晶シリコン基板
２１に注入し、高温熱処理して、図５の（４）に示すよ
うにＳＩＭＯＸ基板を作成する。２２は酸化膜であり、
２４は各素子形成領域をエピタキシャル成長させるため
のシード基板となる。このシード基板２４（ＳＩＭＯＸ
基板）の膜厚は酸素イオン注入時の加速電圧を制御する
ことで容易に制御することができる。

【００２１】次に、図６の（５）に示すように、単結晶
シリコン基板２１の主面２１ａ上に一様に、ＣＶＤを用
いて、ＳｉＯ₂ 層３２を形成する。そして、図６の
（６）に示すように、レジスト３４を一様に塗布した
後、ホトリソグラフによる露光、現像により素子形成領
域に対応するシード基板２４の上部に窓を形成するよう
にレジスト３４に窓を形成する。次に、窓の形成された
レジスト３４をマスクとして、ＳｉＯ₂ 層３２をエッチ
ングして、素子形成領域に対応するシード基板２４の上
部に窓の形成された酸化膜３３を形成する。次に、
（６）に示すように、シード基板２４をＰ⁺ 型とするた
めに、ボロンをイオン注入する。

【００２２】次に、レジスト３４を除去し、ボロンの注
入されたシード基板２４を活性化及び酸化膜３３をデン
シファイするために１０００℃前後でＮ₂ 雰囲気におい
てアニーリングを行う。

【００２３】次に、光ＣＶＤを用いて低温でシリコンの
選択エピタキシャル成長を行い、図６の（７）に示すよ
うに、シード基板２４上にのみ素子形成領域を構成する
エピタキシャル成長膜２７を形成する。この時、酸化膜
３３上には単結晶シリコンは成長しない。これにより各
素子形成領域を構成するエピタキシャル成長膜２７は横
方向には酸化膜３３により、縦方向には酸化膜３２によ
り、完全に絶縁分離されている。

【００２４】次に、各エピタキシャル成長膜２７に、図
６の（８）に示すように、通常のトランジスタ製造工程
により、バイポーラトランジスタ群、ＭＯＳトランジス
タ群を形成し、電極、配線層、表面絶縁膜等を形成し
て、集積回路を形成することができる。

【００２５】上記のように集積回路を形成するための半
導体基板を製造する場合には、各素子形成領域であるエ
ピタキシャル成長膜２７を形成した後に、素子間絶縁分
離膜を形成するための熱酸化工程（側壁酸化など）がな
いので、エピタキシャル成長膜２７にかかる応力を低減
し、結晶欠陥や転位を減少させることができる。よっ
て、エピタキシャル成長膜２７に形成される素子の特性
を向上させることができる。又、本実施例方法により製
造された半導体基板は、各素子ごとに完全に絶縁分離さ
れるためパワーデバイス等の大電流制御用デバイスの隣
にその他のデバイスを配置しても互いに影響を及ぼし合
うことはない。

【００２６】尚、図５の（２）に示すレジスト３０に代
えてテーパーをつけたＳｉＯ₂ 膜を用いても良い。この
場合には、１回のホト工程で集積回路を形成するための
半導体基板を作成することができる。さらに図５の
（２）のレジスト３０を使わず、全面に酸素イオンを注
入して、第１実施例における図２の（４）に示すような
酸化膜が中間に一様に存在するシリコン基板を作成して
も良い。そして、図２の（５）以下の工程によりシード
基板、エピタキシャル成長膜を形成しても良い。

【図面の簡単な説明】

【図１】第１実施例にかかる製造工程を示した断面図。

【図２】第１実施例にかかる製造工程を示した断面図。

【図３】第２実施例にかかる製造工程を示した断面図。

【図４】第２実施例にかかる製造工程を示した断面図。

【図５】第３実施例にかかる製造工程を示した断面図。

【図６】第３実施例にかかる製造工程を示した断面図。

【符号の説明】

１，３，１１，２１，１３…単結晶シリコン基板 ２，１２，２２…酸化膜（第１絶縁膜） ４ａ，４ｂ，１４ａ，１４ｂ，１４ｃ，２４…シード基
板（パターンニングされた単結晶半導体） ７ａ，７ｂ，１７ａ_1,１７ａ_2,１７ｂ，１７ｃ，２７…
エピタキシャル成長膜（素子形成領域） ５，６，１６，３３…酸化膜（第２絶縁膜）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ｒ 29/784

Claims (1)

【特許請求の範囲】
1. 【請求項１】 各素子形成領域の間が誘電体により絶縁
   分離された半導体基板を製造する方法において、 基板に形成された第１絶縁膜上に薄膜パターンの単結晶
   半導体を各素子形成領域に対応して形成し、 前記基板上に一様に第２絶縁膜を形成し、 前記パターンニングされた単結晶半導体が露出するよう
   に、前記第２絶縁膜に窓を形成し、 前記窓を介して露出された前記単結晶半導体を種とし
   て、その単結晶半導体上に低温エピタキシャル成長によ
   り各素子形成領域を形成することを特徴とする半導体基
   板の製造方法。