JPS6364321A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6364321A JPS6364321A JP20841286A JP20841286A JPS6364321A JP S6364321 A JPS6364321 A JP S6364321A JP 20841286 A JP20841286 A JP 20841286A JP 20841286 A JP20841286 A JP 20841286A JP S6364321 A JPS6364321 A JP S6364321A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- layer
- substrate
- single crystal
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000013078 crystal Substances 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 3
- 238000001947 vapour-phase growth Methods 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 7
- 229910052596 spinel Inorganic materials 0.000 description 7
- 239000011029 spinel Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 238000002955 isolation Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関し、さらに詳し
くは、素子領域を電気的に絶縁させて、電気的特性の改
善を図るようにした。いわゆる絶ｕ＆Ａ！Ｉノｈｆｒｍ
ｌ＋ｆ？？ＡｉＱａ”２７１の”Ａ；−’＋−７７ノＬ
１７）＆［’Ｊに係るものである。
くは、素子領域を電気的に絶縁させて、電気的特性の改
善を図るようにした。いわゆる絶ｕ＆Ａ！Ｉノｈｆｒｍ
ｌ＋ｆ？？ＡｉＱａ”２７１の”Ａ；−’＋−７７ノＬ
１７）＆［’Ｊに係るものである。
従来例によるこの種の絶縁体分離法を施した半導体装置
の概要構成を第２図（ａ）および（ｂ）に示す。
の概要構成を第２図（ａ）および（ｂ）に示す。
すなわち、これらの第２図において、従来例装置では、
まず、単結晶サファイア基板６上にエピタキシャルシリ
コン層７を成長させ（同図（ａ））、ついで、このエピ
タキシャルシリコン層７の一部を分離酸化膜８により分
離させて素子構成領域８としたのち、この素子構成領域
Ｓ内にあって、例えばへイボーラトランジスタ構成のた
めの、ベース領域ｌＯ１それにエミッタ領域ｌＯなどを
形成するようにしている（同図（ｂ））。
まず、単結晶サファイア基板６上にエピタキシャルシリ
コン層７を成長させ（同図（ａ））、ついで、このエピ
タキシャルシリコン層７の一部を分離酸化膜８により分
離させて素子構成領域８としたのち、この素子構成領域
Ｓ内にあって、例えばへイボーラトランジスタ構成のた
めの、ベース領域ｌＯ１それにエミッタ領域ｌＯなどを
形成するようにしている（同図（ｂ））。
しかしながら、前記従来例による絶縁体分離法を施した
半導体装置の場合には、単結晶サファイア基板６上にシ
リコン層７をエピタキシャル成長させているために、基
板からのＡＭオートドーピングを生じて、直流電流増幅
率りやなどの電気的特性が劣化するなどの惧れがあると
云う問題点があった。
半導体装置の場合には、単結晶サファイア基板６上にシ
リコン層７をエピタキシャル成長させているために、基
板からのＡＭオートドーピングを生じて、直流電流増幅
率りやなどの電気的特性が劣化するなどの惧れがあると
云う問題点があった。
この発明は、従来のこのような問題点を解消するために
なされたものであって、その目的とするところは、素子
構成の電気的特性を劣化させずに絶縁体分離を図り得る
ようにした。この種の半導体装置の製造方法を提供する
ことである。
なされたものであって、その目的とするところは、素子
構成の電気的特性を劣化させずに絶縁体分離を図り得る
ようにした。この種の半導体装置の製造方法を提供する
ことである。
前記目的を達成するために、この発明に係る半導体装置
の製造方法は、シリコン半導体基板上に選択的に溝凹部
を穿設して、この溝凹部内を含む表面を、例えばスピネ
ル層などの薄い単結晶絶縁膜の気相成長により被覆させ
、かつこれらの表面を多結晶シリコン層により埋め込む
と共に、この多結晶シリコン層をレーザーアニールによ
り単結晶化させ、さらに溝間部内以外の単結晶化層を除
去して、同溝凹部内の単結晶化層を素子形成領域とした
ものである。
の製造方法は、シリコン半導体基板上に選択的に溝凹部
を穿設して、この溝凹部内を含む表面を、例えばスピネ
ル層などの薄い単結晶絶縁膜の気相成長により被覆させ
、かつこれらの表面を多結晶シリコン層により埋め込む
と共に、この多結晶シリコン層をレーザーアニールによ
り単結晶化させ、さらに溝間部内以外の単結晶化層を除
去して、同溝凹部内の単結晶化層を素子形成領域とした
ものである。
すなわち、この発明方法においては、シリコン半導体基
板上に溝凹部を穿設し、かつこの溝凹部内を含む表面を
単結晶絶縁膜により被覆させた状態で、多結晶シリコン
層により埋め込むと共に。
板上に溝凹部を穿設し、かつこの溝凹部内を含む表面を
単結晶絶縁膜により被覆させた状態で、多結晶シリコン
層により埋め込むと共に。
この埋め込み多結晶シリコン層をレーザーアニールで単
結晶化させであるため、溝凹部内に形成されるところの
、単結晶化層からなる素子形成領域を、シリコン半導体
基板に対して、単結晶絶縁膜により電気的に絶縁分離で
きる。
結晶化させであるため、溝凹部内に形成されるところの
、単結晶化層からなる素子形成領域を、シリコン半導体
基板に対して、単結晶絶縁膜により電気的に絶縁分離で
きる。
以下、この発明に係る半導体装置の製造方法の一実施例
につき、第１図（ａ）ないしくｃ）を参照して詳細に説
明する。
につき、第１図（ａ）ないしくｃ）を参照して詳細に説
明する。
第１図（ａ）ないしくｃ）はこの実施例方法を適用した
半導体装置の概要構成を製造工程；賄に示すそれぞれ断
面図である。
半導体装置の概要構成を製造工程；賄に示すそれぞれ断
面図である。
第１図実施例の場合、まず、シリコン半導体基板ｌ上に
は、適宜、エツチング手段により、選択的に溝凹部１ａ
を穿設させたのち、この溝凹部１ａ内を・含む表面上を
、薄い単結晶絶縁１模、こへではスピネル（Ａ又 ＯＭ
ｇ０）層２の気相成長によって被覆２３゛ させる（同図（ａ））。
は、適宜、エツチング手段により、選択的に溝凹部１ａ
を穿設させたのち、この溝凹部１ａ内を・含む表面上を
、薄い単結晶絶縁１模、こへではスピネル（Ａ又 ＯＭ
ｇ０）層２の気相成長によって被覆２３゛ させる（同図（ａ））。
ついで、前記スピネル層２上に、多結晶シリコン層３を
堆積成長させて、基板表面部の全体を埋め込むと共に、
同多結晶シリコン層３の表面からレーザービーム４を走
査、照射して、このレーザーアニールにより同層３を単
結晶化シリコン層５ａとする（同図（ｂ））。
堆積成長させて、基板表面部の全体を埋め込むと共に、
同多結晶シリコン層３の表面からレーザービーム４を走
査、照射して、このレーザーアニールにより同層３を単
結晶化シリコン層５ａとする（同図（ｂ））。
さらにその後、前記溝凹部１ａ内以外の単結晶化シリコ
ン層５ａを、基板表面部のスピネル層２の部分が露出す
るまで、適宜、エツチング手段により平坦化させながら
除去することにより、前記溝凹部１ａ内にあって、シリ
コン半導体基板１に対し。
ン層５ａを、基板表面部のスピネル層２の部分が露出す
るまで、適宜、エツチング手段により平坦化させながら
除去することにより、前記溝凹部１ａ内にあって、シリ
コン半導体基板１に対し。
前記単結晶絶縁膜であるスピネル層２によって′電気的
に絶縁分離された。単結晶化シリコン層５による素子形
成領域８を形成させるのである（同図（ｃ））。
に絶縁分離された。単結晶化シリコン層５による素子形
成領域８を形成させるのである（同図（ｃ））。
すなわち、このようにして、シリコン半導体基板１との
間を全てスピネル層２．ひいては単結晶絶縁膜で電気的
に絶縁分離した素子形成領域９な得２＾づ本Ｌ１ −小
←ちｊプ１イイ嘗乳＾を乞−７−ツｒＡ菌唸ｑでは、シ
リコン半導体基板１との間が、全て単結晶絶縁膜により
絶縁分離されているので、基板側からの不純物などのド
ーピングが効果的かつ完全に阻止されることになり、前
記した如くこの素子形成領域θ内に、例えばバイポーラ
トランジスタ構成のための、ベース領域１０．それにエ
ミッタ領域１１などを形成した場合にあっても、その直
流電波増幅率ｈＦＥなとの電気的特性が劣化するなどの
惧れを良好に解消し得るのである。
間を全てスピネル層２．ひいては単結晶絶縁膜で電気的
に絶縁分離した素子形成領域９な得２＾づ本Ｌ１ −小
←ちｊプ１イイ嘗乳＾を乞−７−ツｒＡ菌唸ｑでは、シ
リコン半導体基板１との間が、全て単結晶絶縁膜により
絶縁分離されているので、基板側からの不純物などのド
ーピングが効果的かつ完全に阻止されることになり、前
記した如くこの素子形成領域θ内に、例えばバイポーラ
トランジスタ構成のための、ベース領域１０．それにエ
ミッタ領域１１などを形成した場合にあっても、その直
流電波増幅率ｈＦＥなとの電気的特性が劣化するなどの
惧れを良好に解消し得るのである。
以上詳述したように、この発明方法によるときは、絶縁
体分離法を施した半導体装置の製造をなす場合にあって
、シリコン半導体基板上に溝凹部を穿設し、かつこの溝
凹部内を含む表面を単結晶絶縁膜により被覆させておき
、この状態で基板上の単結晶絶縁膜表面、殊に溝間部内
単結晶絶縁膜の表面部を、多結晶シリコン層により埋め
込むと共に、この埋め込み多結晶シリコン層をレーザー
アニールで単結晶化させて、溝凹部内に単結晶化層から
なる素子形成領域を形成させるようにしたので、この素
子形成領域を、シリコン半導体基板から独立的かつ電気
的に絶縁分離できて、構成される素子の電気的特性を低
下させるような不利がなくて、前記従来例でのようなノ
＾板側からのへ立のオートドーピングなどを生ずる惧れ
を完全に解消でき、しかも改めてサファイア基板などを
使用しなくて済むことから、半導体装置に対して、この
種の絶縁体分離法を低コストで施し得るなどの特長があ
る。
体分離法を施した半導体装置の製造をなす場合にあって
、シリコン半導体基板上に溝凹部を穿設し、かつこの溝
凹部内を含む表面を単結晶絶縁膜により被覆させておき
、この状態で基板上の単結晶絶縁膜表面、殊に溝間部内
単結晶絶縁膜の表面部を、多結晶シリコン層により埋め
込むと共に、この埋め込み多結晶シリコン層をレーザー
アニールで単結晶化させて、溝凹部内に単結晶化層から
なる素子形成領域を形成させるようにしたので、この素
子形成領域を、シリコン半導体基板から独立的かつ電気
的に絶縁分離できて、構成される素子の電気的特性を低
下させるような不利がなくて、前記従来例でのようなノ
＾板側からのへ立のオートドーピングなどを生ずる惧れ
を完全に解消でき、しかも改めてサファイア基板などを
使用しなくて済むことから、半導体装置に対して、この
種の絶縁体分離法を低コストで施し得るなどの特長があ
る。
第１図（ａ）ないしくＣ）はこの発明に係る製造方法の
一実施例を適用した半導体装置のＪ！Ｅ要構成を製造工
程順に示すそれぞれ断面図であり、また第２図（ａ）お
よび（ｂ）は同上従来例方法による半導体装置の概要構
成を製造工程順に示すそれぞれ断面図である。 ｌ・・・・シリコン半導体基板、ｌａ・・・・溝凹部、
２・・・・薄いスピネル層（単結晶絶縁膜）、３・・・
・多結晶シリコン層、４・・・・レーザービーム、５ａ
・・・・レーザー７二−ルされた単結晶化シリコン層、
５・・・・溝凹部内の単結晶化シリコン層、ａ・・・・
素子構成領域。 代理人 大 岩 増 雄 第１図 （ｔ）１ ９ ：光子２１八鏝員 第２図 （ｂ）
一実施例を適用した半導体装置のＪ！Ｅ要構成を製造工
程順に示すそれぞれ断面図であり、また第２図（ａ）お
よび（ｂ）は同上従来例方法による半導体装置の概要構
成を製造工程順に示すそれぞれ断面図である。 ｌ・・・・シリコン半導体基板、ｌａ・・・・溝凹部、
２・・・・薄いスピネル層（単結晶絶縁膜）、３・・・
・多結晶シリコン層、４・・・・レーザービーム、５ａ
・・・・レーザー７二−ルされた単結晶化シリコン層、
５・・・・溝凹部内の単結晶化シリコン層、ａ・・・・
素子構成領域。 代理人 大 岩 増 雄 第１図 （ｔ）１ ９ ：光子２１八鏝員 第２図 （ｂ）
Claims (1)
- （１）シリコン半導体基板の表面上に選択的に溝凹部を
形成すると共に、これらの表面部を薄い単結晶絶縁膜の
気相成長によつて被覆させる工程と、この単結晶絶縁膜
上を多結晶シリコン層により埋め込んだ後、この多結晶
シリコン層をレーザービーム照射により単結晶化する工
程と、この単結晶化層を基板表面部の単結晶絶縁膜部分
が露出するまで平坦化除去し、同単結晶化層を溝凹部内
に独立させて、素子構成領域とする工程とを含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20841286A JPS6364321A (ja) | 1986-09-03 | 1986-09-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20841286A JPS6364321A (ja) | 1986-09-03 | 1986-09-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6364321A true JPS6364321A (ja) | 1988-03-22 |
Family
ID=16555810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20841286A Pending JPS6364321A (ja) | 1986-09-03 | 1986-09-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6364321A (ja) |
-
1986
- 1986-09-03 JP JP20841286A patent/JPS6364321A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4824795A (en) | Method for obtaining regions of dielectrically isolated single crystal silicon | |
| US5321298A (en) | Soi wafer fabrication by selective epitaxial growth | |
| US4891092A (en) | Method for making a silicon-on-insulator substrate | |
| US4704186A (en) | Recessed oxide method for making a silicon-on-insulator substrate | |
| EP1067599B1 (en) | A method of forming structures with buried oxide regions in a semiconductor substrate | |
| JPS6364321A (ja) | 半導体装置の製造方法 | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPH01307241A (ja) | 半導体装置の製造方法 | |
| JPS5860556A (ja) | 半導体装置の製法 | |
| JPS58121642A (ja) | 半導体装置の製造方法 | |
| JPS5931865B2 (ja) | 半導体装置 | |
| JPS6021540A (ja) | 半導体装置の製造方法 | |
| JPH0425028A (ja) | 半導体装置の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPS5834943A (ja) | 半導体装置の製造方法 | |
| JPS60121737A (ja) | 半導体装置の素子分離方法 | |
| JPS58159348A (ja) | 半導体装置の分離方法 | |
| JPH01181569A (ja) | Ｓｏｉ型の電界郊果トランジスタ | |
| JPH01143231A (ja) | 半導体装置の製造方法 | |
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| JP2789965B2 (ja) | 半導体装置用貼り合わせ基板およびその製造方法 | |
| JPS63229856A (ja) | 半導体装置の製造方法 | |
| JPS6231139A (ja) | 絶縁分離溝の埋込方法 | |
| JPS61174736A (ja) | 誘電体分離基板の製造方法 | |
| JPS59218748A (ja) | 相補形誘電体分離基板の製造方法 |