JPS6038023B2 - 半導体装置の製法 - Google Patents

半導体装置の製法

Info

Publication number
JPS6038023B2
JPS6038023B2 JP14950976A JP14950976A JPS6038023B2 JP S6038023 B2 JPS6038023 B2 JP S6038023B2 JP 14950976 A JP14950976 A JP 14950976A JP 14950976 A JP14950976 A JP 14950976A JP S6038023 B2 JPS6038023 B2 JP S6038023B2
Authority
JP
Japan
Prior art keywords
region
single crystal
semiconductor
semiconductor single
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14950976A
Other languages
English (en)
Other versions
JPS5373087A (en
Inventor
久和 向井
昶 有吉
正延 道券
勝俊 泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP14950976A priority Critical patent/JPS6038023B2/ja
Publication of JPS5373087A publication Critical patent/JPS5373087A/ja
Publication of JPS6038023B2 publication Critical patent/JPS6038023B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は、半導体単結晶基板上に、半導体素子と、所要
のパターンを有する配線領域とを形成してなる半導体装
置の製法に関する。
従来の斯種半導体装置の製法に於ては、所要のパターン
を有する配線領域を得べく、半導体基板内に不純物を高
濃度で導入せしめて、低抵抗領域を形成せしめ、然して
、この低抵抗領域を、配線領域とするような工程を含ん
でいるのを普通としていた。
然しながら、斯る製法による場合、配線領域となる低抵
抗領域が、半導体基板内に、不純物を高濃度で所要のパ
ターンを以て導入せしめて得られる為、その低抵抗領域
のパターンが、半導体基板内に、不純物を、高濃度で所
要のパターンを以て導入せしめるとする、その所要のパ
ターンよりも拡がったものとして得られる。
この為、低抵抗領域、従って配線領域の占める面積が、
比較的大となり、依って得られる半導体装置を、小型化
するのに、一定の限度を有する、という欠点を有してい
た。又、配線領域となる低抵抗領域が、半導体基板内に
、不純物を、高濃度で導入せしめて得られるものである
が、その低抵抗領域、従って配線領域は、比較的大なる
厚さであるを可とし、然して、斯く低抵抗領域を厚くす
る場合、これを得る為の不純物の導入を、この為のみに
なすを要し、この分、全体としての半導体装置を得る工
程が増す、等の欠点を有していた。
依って、本発明は、上述せる欠点のない、新規な半導体
装置の製法を提案せんとするもので、以下詳述する所よ
り明らかとなるであろう。
先づ、第1図を伴なつて、本願第1番目の発明による半
導体装置の製法の実施例を述べよう。
第1図Aに示す如き、例えばシリコン単結晶基板1が予
め用意される。然して、この主面2側から例えば150
KeVの加速ェネルギで加速された酸素イオンを、23
×1び8イオン/仇の量で打込み、然る後、例えば11
50qoの熱処理をなして、第1図Bに示す如く、シリ
コン単結晶基板1の主面2側から例えば0.4山mの深
さをとった位置から、主面2側とは反対側に所要の深さ
をとった位置までの間の領域を酸化せしめて、シリコン
酸化物でなる絶縁化層3を形成し、且つこれに基ずき、
シリコン単結晶基板1による、絶縁化層3上のシリコン
単結晶層4を形成する。
次に、例えばフオトェッチング手段によって、第1図C
に示す如く、単結晶層4を、シリコン単結晶領域Qを形
成すべく、所要のパターンを以て除去せしめて、絶縁化
層3を、所要のパターンを以て露呈せしめる。
次に、シリコン単結晶領域Q上及び絶縁化層3の露呈せ
る領域上に、気相成長を行なう。
この際、気相成長の下地依存性、即ち、単結晶の上には
単結晶が成長するが、それ以外の、絶縁物が露呈してい
る部分には単結晶が成長せず、多結晶が堆積するという
性質により、第1図Dに示す如く、シリコン単結晶領域
Q上には、シリコン単結晶領域Mを、一方、絶縁化層3
の露呈せる領域上には、領域Mに連続延長せる多結晶領
域5を形成せしめる。次に、シリコン多結晶領域5の所
要の領域内に、不純物を高濃度に導入せしめて、この領
域5の領域を、第1図E示す如く、低抵抗領域6として
形成せしめ、斯くて、シリコン単結晶領域M乃至シリコ
ン単結晶領域Qを、半導体素子形成領域Pとし、又、低
抵抗領域6を配線領域7として得る。この場合、半導体
素子形成領域P内に、通常の如く、所要の不純物を導入
し、又、必要に応りて電極付けをなして、半導体素子形
成領域Pに半導体素子を形成し、目的とする半導体装置
を得る。
以上で、本願第1番目の発明の実施例が明らかとなった
。本願第1番目の発明による半導体装置の製法は、半導
体(シリコン)単結晶基板1内に、その主面2側から所
定の元素を導入せしめて、半導体単結晶基板1内に、主
面2側から所定の深さをとった位置から、主面2側とは
反対側に所要の深さをとった位置までの間の領域を絶縁
化せしめて、絶縁化層3を形成し、且つ半導体単結晶基
板1による絶縁化層3上に半導体単結晶層4を形成する
工程(第1図B)と、次に、半導体単結晶層4を、それ
による半導体単結晶領域Qを形成すべく、所要のパター
ンを以て除去せしめて、絶縁化層3を、所要のパターン
を以て露呈せしめる工程(第1図C)と、次に、半導体
単結晶領域Q上及び絶縁化層3の露呈せる領域上に、気
相成長により、半導体単結晶領域Q上には、半導体(シ
リコン)単結晶領域Mを、一方、絶縁化層3の露呈せる
領域上には、半導体単結晶領域Mに連接延長してなる半
導体多結晶領域5を同時に形成せしめる工程(第1図D
)と、然る後、半導体多結晶領域5の所要の領域内に、
不純物を高濃度に導入せしめて、低抵抗領域6を、配線
領域7として形成せしめる工程(第1図E)とを含む事
を特徴とするというものである。
このような、本願第1番目の発明によれば、半導体装置
が、半導体素子と、所要のパターンを有する配線領域7
とを半導体(シリコン)単結晶基板1上に形成してなる
もの、として得ることができるものであるが、この場合
、配線領域7が、絶縁化層3上に気相成長により成長さ
せて得られた半導体非単結晶領域5の所要の領域内に、
不純物を高濃度で導入せしめられて得られる。
ところで、一般に、非単結晶内での不純物の拡散速度は
、単結晶内でのそれに比し早い。従って非単結晶領域5
の所要の領域内に導入された不純物が、非単結晶領域5
の所要の領域外に広がることが実質的になく、従って、
配線領域7の占める面積が大となることはない。依って
、本願第1番目の発明によれば、半導体装置を小型化し
て得ることができるものである。
又、本願第1番目の発明によれば、低抵抗領域6、従っ
て配線領域7を、望ましい厚さに厚くすることができる
。さらに、本願第1番目の発明によれば、半導体素子を
、トランジスタとして得る場合、低抵抗領域6を得る為
の不純物の導入は、半導体素子形成領域P内にベース領
域を得べく不純物を導入して後、ェミッタ領域を得べく
不純物を導入するが、その不純物の導入と同時になされ
るものであるので、半導体装置を少ない工程及びマスク
数で得ることができるので、歩蟹りの向上とともに、経
済上大きな効果を得ることができるという大なる特徴を
有するものである。尚本願第1番目の発明のより得られ
るシリコン非単結晶領域5の低抵抗領域6としていない
領域は、それを挟んで半導体素子形成領域P上に形成さ
れた半導体素子を、互にシールドする作用をなすもので
ある。
次に、第2図を伴なつて、本願第2番目の発明の実施例
を述べよう。
第2図に於いて、第1図との対応部分には同一符号を付
して示すが、第2図A、及び第2図Bに示す如く、第1
図A、及び第1図Bにて上述せると同機の工程を経て、
シリコン単結晶基板1内に、絶縁化層3を形成し、且つ
その絶縁化層3上のシリコン単結晶層4を形成する。
次に、例えばシリコン単結晶層4内に、その上面側から
、例えば酸素イオンを、所要のパターンを以て打込んで
(但しそのイオンの加速ェネルギは絶縁化層3を得る場
合に比し4・である)、又はシリコン単結晶層4上に、
シリコン窒化膿による所要のパターンを有するマスクを
付して、熱酸化処理をなすことによって、第2図Cに示
す如く、シリコン単結晶層4を、シリコン単結晶領域Q
を形成すべく、所要のパターンを以て絶縁化して、絶縁
化領域9を形成せしめる。
次に、第2図Dに示す如く、第1図D上にて上述せるに
準じて、シリコン単結晶領域Q上及び絶縁化領域9上に
、気相成長法によって、第2図Dに示すごとく、単結晶
領域Q上には単結晶領域Mを、一方、絶縁化領域9上に
はシリコン単結晶領域Mに連接延長せるシリコン多結晶
領域5を形成せしめる。
次に、第2図Eに示す如く、第1図Eにて上述せると同
様に、シリコン多結晶領域5内に、不純物を導入して、
低抵抗領域6を得、斯くて、シリコン単結晶領域Mを半
導体素子形成領域Pとし、低抵抗領域6を配線領域7と
して得、目的とする半導体装置を得る。
以上で、本願第2番目の発明の実施例が明らかとなった
本願第2番目の発明による半導体装置の製法は、半導体
(シリコン)単結晶基板1内に、その主面2側から所定
の元素を導入せしめて、半導体単結晶基板1内に、主面
2側から所要の深さをとった位置から、主面2側とは反
対側に所要の深さをとった位置までの間の領域を絶縁化
せしめて、絶縁化層3を形成し、且つ半導体単結晶基板
1による絶縁化層3上の半導体単結晶層4を形成する工
程(第2図B)と、次に、半導体単結晶層4を、それに
よる半導体単結晶領域Qを形成すべく、所要のパターン
を以て絶縁化せしめて、絶縁化領域9を形成せしめる工
程(第2図C)と、次に、半導体単結晶領域Q上及び絶
縁化領域9上に、気相成長により、半導体単結晶領域Q
上には半導体単結晶領域Mを、一方、絶縁化領域9上に
は、半導体単結晶領域Mに連接延長してなる半導体多結
晶領域5を形成せしめる工程と(第2図D)、然る後、
半導体多結晶領域5の所要の領域内に、不純物を高濃度
にせしめて、低抵抗領域6を、配線領域7として形成せ
しめる工程(第2図E)とを含む事を特徴とするという
ものである。
従って、本願第2番目の発明は、本願第1番目の発明に
おける絶縁化層を所要のパターンを以て露呈させる工程
が、半導体(シリコン)単結晶層を所要のパターンを以
て絶縁化せしめて、絶縁化領域9を形成せしめるという
工程に置換されたことを除いては、本願第1番目の発明
と同様である。よって、本願第2番目の発明によっても
、本願第1番目の発明の場合と同様の特徴を有するもの
である。
以上で、本願第1及び第2の発明が明らかとなったが、
それ等の各発明の実施例として、シリコン単結晶基板1
を、任意所要の他の半導体単結晶基板とし、又、絶縁化
層3を酸素イオン以外の他のイオン、乃至放射線の打込
みにより得ることも出釆、又、上述せるN型をP型、P
型をN型と読み替えたものとすることも出釆、さらに、
本願第2番目の発明の各実施例として、絶縁化領域9を
酸素イオン以外の他のイオン、乃至放射線の打込みによ
り得ることも出来、その他、本発明の精神を脱すること
ないこ種々の変型変更をなし得るであろう。
【図面の簡単な説明】
第1図は本願第1番目の発明による半導体装置の製法の
実施例を示す略線的断面図である。 第2図は本願第2番目の発明による半導体装置の製法の
実施例を示す略線的断面図である。1・・・・・・シリ
コン基板、2・・・・・・主面、3…・・・絶縁化層、
4・・・・・・シリコン単結晶層、Q,M・・・・・・
シリコン単結晶領域、5・・・・・・シリコン多結晶領
域、6・・・・・・低抵抗領域、7・・・・・・配線領
域、P・・・・・・半導体素子形成領域、9・・・・・
・絶縁化領域。 ※1図第2図

Claims (1)

  1. 【特許請求の範囲】 1 半導体単結晶基板内に、その主面側から所定の元素
    を導入せしめて、当該半導体単結晶基板内に、上記主面
    側から所定の深さをとつた位置から、上記主面側とは反
    対側に所要の深さをとつた位置までの間の領域をも絶縁
    化せしめて、絶縁化層を形成し、且つ上記半導体単結晶
    基板による上記絶縁化層上の半導体単結晶層を形成する
    工程と、 次に、上記半導体単結晶層を、絶縁分離され
    た複数の第1の半導体単結晶領域に形成すべく、所要の
    パターンを以つて除去せしめて、上記絶縁化層を、上記
    所要のパターンを以つて露呈せしめる工程と、 次に、
    上記第1の半導体単結晶領域上及び上記絶縁化層の露呈
    せる領域上に、気相成長の下地依存性により、上記第1
    の半導体単結晶領域上には第2の半導体単結晶領域を、
    且つ上記絶縁化層の露呈せる領域上には、上記第2の半
    導体単結晶領域に連接延長してなる半導体多結晶領域を
    同時に形成せしめる工程と、 然る後、上記半導体多結
    晶領域の所要の領域内に、不純物を高濃度に導入せしめ
    て、低抵抗領域を、配線領域として形成せしめる工程と
    を含む事を特徴とする半導体装置の製法。 2 半導体単結晶基板内に、その主面側から所定の元素
    を導入せしめて、当該半導体単結晶基板内に、上記主面
    側から所定の深さをとつた位置から、上記主面側とは反
    対側に所要の深さをとつた位置までの間の領域をも絶縁
    化せしめて、絶縁化層を形成し、且つ上記半導体単結晶
    基板による上記絶縁化層上の半導体単結晶基板層を形成
    する工程と、 次に、上記半導体単結晶基板層を、絶縁
    分離された複数の第1の半導体単結晶領域に形成すべく
    、所要のパターンを以て絶縁化せしめて、絶縁化領域を
    形成せしめる工程と、 次に、上記第1の半導体単結晶
    領域上及び上記絶縁化領域上に、気相成長の下地依存性
    により、上記第1の半導体単結晶領域上には、第2の半
    導体単結晶領域を、且つ上記絶縁化領域上には、上記第
    2の半導体単結晶領域に連接延長してなる半導体多結晶
    領域を同時に形成せしめる工程と、 然る後、上記半導
    体多結晶領域の所要の領域内に、不純物を高濃度に導入
    せしめて、低抵抗領域を、配線領域として形成せしめる
    工程とを含む事を特徴とする半導体装置の製法。
JP14950976A 1976-12-13 1976-12-13 半導体装置の製法 Expired JPS6038023B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14950976A JPS6038023B2 (ja) 1976-12-13 1976-12-13 半導体装置の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14950976A JPS6038023B2 (ja) 1976-12-13 1976-12-13 半導体装置の製法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP27041384A Division JPS60173860A (ja) 1984-12-21 1984-12-21 半導体装置の製法

Publications (2)

Publication Number Publication Date
JPS5373087A JPS5373087A (en) 1978-06-29
JPS6038023B2 true JPS6038023B2 (ja) 1985-08-29

Family

ID=15476686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14950976A Expired JPS6038023B2 (ja) 1976-12-13 1976-12-13 半導体装置の製法

Country Status (1)

Country Link
JP (1) JPS6038023B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3545244A1 (de) * 1985-12-20 1987-06-25 Licentia Gmbh Strukturierter halbleiterkoerper

Also Published As

Publication number Publication date
JPS5373087A (en) 1978-06-29

Similar Documents

Publication Publication Date Title
EP0227085B1 (en) A method of manufacturing igfets having minimal junction depth using epitaxial recrystallization
USRE31652E (en) Method of producing a semiconductor device
US4502894A (en) Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion
US3950188A (en) Method of patterning polysilicon
JPH08293465A (ja) 半導体装置の製造方法
JPS58116764A (ja) 半導体装置の製造方法
JPS6038023B2 (ja) 半導体装置の製法
JPH0645340A (ja) 半導体装置及びその製造方法
JPS5852843A (ja) 半導体集積回路装置の製造法
JPS6095969A (ja) 半導体集積回路の製造方法
JPS5840851A (ja) 相補型mos半導体装置及びその製造方法
JPS593851B2 (ja) 誘電体分離方法
JPS58200554A (ja) 半導体装置の製造方法
JPS5878457A (ja) 半導体装置の製造方法
JPS6114664B2 (ja)
JP2875258B2 (ja) 半導体装置およびその製造方法
JPS5856460A (ja) 半導体装置の製造方法
JP2576664B2 (ja) Npnトランジスタの製造方法
JPS60244036A (ja) 半導体装置とその製造方法
JPS58170030A (ja) 半導体装置の製造方法
JP3041886B2 (ja) 半導体装置の製造方法
JP2594697B2 (ja) 半導体装置の製造方法
JPS628029B2 (ja)
JPS61156811A (ja) 半導体装置の製造方法
JPS62194617A (ja) 半導体装置の製造方法